JP2021530856A - 発光装置及びその製造方法 - Google Patents

発光装置及びその製造方法 Download PDF

Info

Publication number
JP2021530856A
JP2021530856A JP2020546148A JP2020546148A JP2021530856A JP 2021530856 A JP2021530856 A JP 2021530856A JP 2020546148 A JP2020546148 A JP 2020546148A JP 2020546148 A JP2020546148 A JP 2020546148A JP 2021530856 A JP2021530856 A JP 2021530856A
Authority
JP
Japan
Prior art keywords
layer
substrate
light emitting
emitting device
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2020546148A
Other languages
English (en)
Other versions
JP7436371B2 (ja
JPWO2020013563A5 (ja
Inventor
ホン ミン，デ
ホ ユン，ジュン
チョル グウァク，ウ
ウ ホ，ジン
ヒュン ベク，ヨン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seoul Viosys Co Ltd
Original Assignee
Seoul Viosys Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020180079626A external-priority patent/KR102554230B1/ko
Priority claimed from KR1020180119585A external-priority patent/KR20200039956A/ko
Priority claimed from KR1020180122759A external-priority patent/KR20200042316A/ko
Application filed by Seoul Viosys Co Ltd filed Critical Seoul Viosys Co Ltd
Publication of JP2021530856A publication Critical patent/JP2021530856A/ja
Publication of JPWO2020013563A5 publication Critical patent/JPWO2020013563A5/ja
Priority to JP2024017915A priority Critical patent/JP2024050867A/ja
Application granted granted Critical
Publication of JP7436371B2 publication Critical patent/JP7436371B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/10—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a light reflecting structure, e.g. semiconductor Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/025—Physical imperfections, e.g. particular concentration or distribution of impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body

Abstract

発光装置が提供される。発光装置は、基板と、前記基板から突出する複数の突出部のパターンと、前記基板に設けられた第１半導体層と、前記第１半導体層に設けられた活性層と、前記活性層に設けられた第２半導体層と、を含み、前記突出部の各々は、前記基板と一体かつ分離不能に形成され、前記ベース基板の上面から突出する第１層と、前記第１層に設けられ、前記第１層とは別の材料で形成された第２層と、を含む。

Description

例示的な実施形態は、発光装置及びその製造方法に関する。
発光ダイオード（ＬＥＤ）は自己発光光源の一つとして近年使用されている。発光ダイオードは、化合物半導体の特性を利用して、電気信号を赤外光、可視光、紫外光などの光の形に変換する。発光装置の発光効率が高まるにつれて、発光装置は表示装置や一般照明を含む様々な分野に応用されるようになってきた。
本発明の目的は、高い光抽出効率及び信頼性を有する発光装置及びその製造方法を提供することにある。
例示的な実施形態による発光装置は、基板と、前記基板から突出する複数の突出部のパターンと、前記基板上に設けられた第１半導体層と、前記第１半導体層上に設けられた活性層と、前記活性層上に設けられた第２半導体層とを含み、前記突出部の各々は、前記基板と一体かつ分離不能に形成され、かつ、前記ベース基板の上面から突出する第１層及び前記第１層上に設けられ、前記第１層とは異なる材料で形成された第２層を含み、隣り合う２つの突出部の中心間の間隔をピッチと呼ぶとき、前記突出部の直径と前記ピッチとの比は約０．８〜約１．０である。
例示的な実施形態によれば、突出部の各々の直径は、約２．５マイクロメートル〜約３．５マイクロメートルとすることができ、ピッチは、約２．５マイクロメートル以上約３．５マイクロメートル以下とすることができる。
例示的な実施形態によれば、突出部の各々の直径は、約２．６マイクロメートル〜約２．８マイクロメートルとすることができ、ピッチは、約２．９マイクロメートル〜約３．１マイクロメートルとすることができる。
例示的な実施形態によれば、突出部の各々の直径は、約２．８マイクロメートルとすることができる。
例示的な実施形態によれば、第１層の高さと第２層の高さとの比は、約０．２〜約１．５であってもよく、約０．７５〜約１．５であってもよい。あるいは、第２層の高さは第１層の高さよりも高くてもよい。
例示的な実施形態によれば、突出部の直径は、ピッチと等しいか、又はそれより小さくてもよい。
本開示の例示的な実施形態によれば、前記第１層の側面と前記第２層の側面との傾斜角度は異なってもよい。
例示的な実施形態によれば、第１半導体層は、突出部の側面に対応する領域の一部に空隙が設けられてもよい。
例示的な実施形態による発光装置は、基板と、前記基板と一体かつ分離不能に形成され、前記基板の上面から突出する第１層及び該第１層上に設けられ、該第１層とは異なる材料で形成される第２層を含む複数の突出部のパターンと、前記基板上に設けられ、発光する発光スタックと、を含んでもよく、該発光スタックは、前記突出部の前記第１層の少なくとも１つの側面上に設けられた空隙を有してもよく、前記第１層の高さと前記第２層の高さとの比は２．５より大きく、９．５より小さくてもよい。
例示的な実施形態によれば、発光スタックは、基板上に設けられた第１半導体層と、第１半導体層上に設けられた活性層と、活性層上に設けられた第２半導体層とを含んでもよく、前記空隙が第１半導体層内に設けられてもよい。
例示的な実施形態によれば、基板表面からの空隙の最上部の高さと、基板表面からの前記第１層の最上部の高さとは、実質的に同じであってもよい。
本開示の例示的な実施形態によれば、前記空隙は、前記第１層の上面が平面視で円形である場合、前記円に内接する正六角形の頂点に対応して設けられてもよい。
例示的な実施形態によれば、基板の上面に垂直で円の中心を通る平面に沿って切断した場合、空隙は直角三角形であってもよく、直角三角形の斜辺は第１層の側面であってもよい。
例示的な実施形態によれば、第１層の高さと第２層の高さの比は、２．５より大きく、９．５より小さくてもよい。
例示的な実施形態によれば、第１層の高さは約０．２５以上かつ約０．５５以下であってもよく、第１層と第２層の高さの合計は約２．１マイクロメートルであってもよい。
上述した例示的な実施形態による発光装置の製造方法は、複数の突出部のパターンを基板上に形成する工程であって、前記突出部の各々が、基板の上面から突出する第１層と、前記第１層上に設けられ、前記第１層とは異なる材料で形成される第２層とを含む工程と、基板上に、第１半導体層、活性層、及び第２半導体層を順次形成する工程と、含んでもよく、前記第１半導体層を形成する工程は、前記基板上に前記第１半導体層の材料を三次元（３Ｄ）成長させる工程と、前記基板上に前記第１半導体層の材料を二次元（２Ｄ）成長させる工程と、を含んでもよい。
例示的な実施形態による発光装置は、基板と、前記基板と一体かつ分離不能に形成され、かつ、前記基板の表面から突出する第１層及び前記第１層上に設けられ、前記第１層とは異なる材料で形成される第２層をそれぞれ含む複数の突出部のパターンと、前記基板上に設けられ、発光する発光スタックと、を含んでもよく、前記第１層は、上面及び前記基板の表面と前記第１層の上面とを接続する側面を含んでもよく、前記第１層の上面は、粗面を有していてもよい。
例示的な実施形態によれば、前記第１層の上面の粗面化された表面において、粗さの標準偏差Ｒｑは、約０．３００ｎｍ〜約０．５５０ｎｍであってもよく、粗さの算術平均Ｒａは、約０．２５０ｎｍ〜約０．４００ｎｍであってもよい。
例示的な実施形態によれば、前記発光スタックは、前記基板上に設けられ、突出部のパターンを覆う第１半導体層と、前記第１半導体層上に設けられた活性層と、前記活性層上に設けられた第２半導体層とを含んでもよく、前記活性層から放射された光は、前記第１半導体層を介して前記基板の方向に進んでもよい。
例示的な実施形態によれば、前記第１層の屈折率は、前記第２層の屈折率より大きくてもよい。
例示的な実施形態によれば、前記第１層の屈折率は、約１．６〜約２．４５であってもよく、前記第２層の屈折率は、約１．３〜約２．０であってもよい。
例示的な実施形態によれば、前記第１層及び前記第２層の屈折率は、前記第１半導体層の屈折率より小さくてもよい。例示的な実施形態によれば、前記第１半導体層の屈折率は、約２．０〜約２．５であってもよい。
例示的な実施形態によれば、前記基板は、前記複数の突出部が設けられていない領域に粗面を有してもよい。
例示的な実施形態によれば、前記側面は、前記第１半導体層から前記側面に向かって進行する光の９０％以上を反射する反射面であってもよい。
例示的な実施形態によれば、上述の構造を有する発光装置の製造方法は、基板を準備する工程と、前記基板の上面に粗面を形成する工程と、前記基板の屈折率とは異なる屈折率を有する材料の絶縁層を形成する工程と、前記絶縁層上にフォトレジストを形成し、フォトリソグラフィを用いてフォトレジストをパターニングする工程と、前記フォトレジストをリフローする工程と、前記フォトレジストをマスクとして用いて前記絶縁層及び前記基板をエッチングする工程と、前記基板上に発光スタックを形成する工程と、を含んでもよい。
例示的な実施形態によれば、粗面化された表面は、ウェットエッチング、ドライエッチング、及び研削のうちの少なくとも１つによって形成されてもよい。
例示的な実施形態によれば、前記絶縁層及び前記基板をエッチングする工程は、異方的に実行されてもよい。
例示的な実施形態は、高い光抽出効率及び信頼性を有する発光装置及びその製造方法を提供する。
例示的な実施形態による発光装置を示す概略断面図である。 図１の発光装置の要素のうち、その上に突出パターンが設けられた基板の平面図である。 図２のＩ−Ｉ’線に沿った断面図である。 例示的な実施形態による発光装置において、突出部が設けられた基板と当該基板の成長方向を示す図である。 突出部を伴って基板上に実際に成長している第１の半導体層を示す写真である。 図４ａに点線で示された矩形の拡大図である。 図５ａの一部の写真である。 横型半導体チップを示す、例示的な実施形態による半導体チップを示す断面図である。 フリップチップ型半導体チップを示す、例示的な実施形態による半導体チップを示す断面図である。 表１の突出パターンのピッチに応じた発光効率を示すグラフである。 表２の突出パターンのピッチに応じた発光効率を示すグラフである。 表３〜６の直径に応じた発光効率を示すグラフである。 例示的な実施形態による発光装置を示す概略断面図である。 図１１の発光装置の要素のうち、その上に突出パターンが設けられた基板の平面図である。 図１２のＩ−Ｉ’線に沿った断面図である。 図１３のＰ１の拡大断面図である。 空隙が設けられていない発光装置の突出部の構造を示す図である。 空隙が設けられていない発光装置の突出部の構造を示す図である。 空隙が設けられていない発光装置の突出部の構造を示す図である。 空隙が設けられていない発光装置の突出部の構造を示す図である。 空隙が設けられた発光装置の突出部の構造を示す図である。 空隙が設けられた発光装置の突出部の構造を示す図である。 空隙が設けられた発光装置の突出部の構造を示す図である。 空隙が設けられた発光装置の突出部の構造を示す図である。 表１１におけるシミュレーション結果を示すグラフである。 突出パターンを製造する工程のいくつかを示す断面図である。 突出パターンを製造する工程のいくつかを示す断面図である。 上述した手法で製造された例示的な実施形態による突出パターン及び第１半導体層の写真である。 空隙が設けられていない構造を有する発光装置の光路及び光強度の写真である。 空隙が設けられている構造を有する発光装置の光路及び光強度の写真である。 例示的な実施形態による半導体チップを示す断面図である。 例示的な実施形態による発光装置を示す概略断面図である。 図２２の発光装置の要素のうち、その上に突出パターンを設けられた基板の平面図である。 図２３のＩ−Ｉ’線に沿った断面図である。 図２４におけるＰ１の拡大断面図である。 図２５ａにおけるＰ４の拡大断面図である。 従来の発光装置の第１層の上面の写真である。 本開示の例示的な実施形態による発光装置の第１層の上面の写真である。 例示的な実施形態に従って発光装置を製造する際の、図２４の部分Ｐ２に対応する部分の透過型電子顕微鏡（ＴＥＭ）写真である。 例示的な実施形態に従って発光装置を製造する際の、図２４の部分Ｐ３に対応する部分の透過型電子顕微鏡（ＴＥＭ）写真である。 第１層の側面の形状に依存する光路を示すＰｈＥＴシミュレーション写真である。 第１層の側面の形状に依存する光路を示すＰｈＥＴシミュレーション写真である。 例示的な実施形態による発光装置の突出パターンの製造法を順に示す断面図である。 例示的な実施形態による発光装置の突出パターンの製造法を順に示す断面図である。 例示的な実施形態による発光装置の突出パターンの製造法を順に示す断面図である。 例示的な実施形態による発光装置の突出パターンの製造法を順に示す断面図である。 例示的な実施形態による発光装置の突出パターンの製造法を順に示す断面図である。 例示的な実施形態による発光装置の突出パターンの製造法を順に示す断面図である。 例示的な実施形態による発光装置の突出パターンの製造法を順に示す断面図である。 横型半導体チップを示す、例示的な実施形態による半導体チップを示す断面図である。 フリップチップ型半導体チップを示す、例示的な実施形態による半導体チップを示す断面図である。 比較例１、比較例３、及び本実施例による発光装置の波長に依存する発光強度を示すグラフである。
本発明の概念は様々な変更に適用することができ、様々な形態を有することができ、具体的な例示的な実施形態を図面に示し、以下の説明で詳細に説明する。しかしながら、本発明の概念は、本発明の概念を本開示の特定の形態に限定することを意図するものではなく、本開示の精神及び技術的範囲に含まれる全ての変更例、均等物、及び代替物を含むものとして理解されるべきである。
以下、本開示の望ましい実施形態について、図面を参照して詳細に説明する。
図１は、例示的な一実施形態による発光装置を示す概略断面図である。
図１を参照すると、例示的な実施形態による発光装置は、基板１０と、基板１０上に設けられた発光スタックとを含む。
発光スタックは、基板１０上に連続的に設けられた、第１半導体層２０、活性層３０、及び第２半導体層４０を含む。
基板１０は、透過性又は非透過性基板であってもよく、導電性又は絶縁性基板であってもよい。また、基板１０は、半導体単結晶、例えば窒化物単結晶を成長させる成長基板であってもよい。
基板１０としては、サファイア基板を用いることができる。しかし、本発明の概念はこれに限定されず、基板１０は、ＳｉＣ、Ｓｉ、ＧａＡｓ、ＧａＮ、ＺｎＯ、ＧａＰ、ＩｎＰ、Ｇｅ、Ｇａ2Ｏ3などの多様な物質で形成されることができる。特に、サファイアは、六角ロンボ型（Ｈｅｘａ−Ｒｈｏｍｂｏ Ｒ３ｃ）の対称性を有する結晶構造を有していてもよい。サファイアの場合、ｃ軸方向とａ軸方向の格子定数は１３．００１Åと４．７５８Åであり、サファイアはｃ（０００１）面、ａ（１１２０）面、ｒ（１１０２）面を持つ。サファイアのｃ面は窒化物薄膜を成長させるのが比較的容易で高温で安定であるため、窒化物半導体を成長させる基板として用いてもよい。
本開示の例示的な実施形態では、基板１０はパターン化され、その上面に複数の突出部１１のパターンが設けられる。つまり、突出部１１は、基板１０の上面から上方に突出した形態で設けられている。例示的な実施形態では突出部１１がその幅が上方向に向かって減少する逆円錐状に設けられてもよく、そのため、突出部１１を基板１０に垂直な面で切断する場合、突出部１１の断面はほぼ三角形であってもよい。
突出部１１は、基板１０の上面から連続的に積層された第１層１３及び第２層１５を有する。第１層１３は基板１０上に設けられ、第２層１５は第１層１３上に設けられる。
第１層１３は、基板１０と一体的に、かつ分離不能に形成される。このように、第１層１３は、基板１０と同じ物質からなる。第１層１３の上面は、突出部１１の形状が円錐である場合に円形状を有することができる。
第２層１５は、第１層１３とは異なる材料で形成されている。第２層１５の材料は第１層１３の材料とは異なる屈折率を有する材料であってもよく、本開示の例示的な実施形態では、第１層１３の屈折率が第２層１５の屈折率よりも大きくてもよい。この場合、第１層１３よりも屈折率の低い様々な絶縁材料、例えば屈折率が約１．０〜約１．７の絶縁材料を第２層１５の材料として用いることができる。第２層１５は、例えば、ＳｉＯｘ、ＳｉＯｘＮｙ、ＳｉＮｘなどの、反射率を有する材料として含むことができる。例示的な実施形態では、第１層１３は、サファイアから構成されてもよく、第２層１５は、ＳｉＯ2から構成されてもよい。ここで、第１層１３の屈折率は、約１．７６であり、第２層１５の屈折率は、約１．４６であり、基板１０の屈折率より小さい。
突出部１１が設けられた基板１０には、複数の化合物半導体層が設けられていてもよい。複数の化合物半導体層は、種々の方法、例えば、電子ビーム蒸着、物理蒸着法（ＰＶＤ）、化学蒸着法（ＣＶＤ）、プラズマレーザー蒸着（ＰＬＤ）、デュアル型熱蒸着、スパッタリング、有機金属化学蒸着法（ＭＯＣＶＤ）等によって形成されてもよい。しかしながら、本発明の概念は、これに限定されるものではない。
第１半導体層２０は、基板１０上に設けられてもよい。第１半導体層２０は、第１導電型ドーパントをドープした半導体層である。第１導電型ドーパントは、ｎ型ドーパントであってもよい。第１導電型ドーパントは、Ｓｉ、Ｇｅ、Ｓｅ、Ｔｅ又はＣであってもよい。
本開示の例示的な実施形態において、第１半導体層２０は、窒化物ベースの半導体材料を含んでもよい。例えば、第１半導体層２０は、ＩｎxＡｌyＧａ1-x-yＮ（０≦ｘ≦１、０≦ｙ≦１、０≦ｘ＋ｙ≦１）の組成式を有する半導体材料から成る。例示的な実施形態において、前記組成式を有する半導体材料は、ＧａＮ、ＡｌＮ、ＡｌＧａＮ、ＩｎＧａＮ、ＩｎＮ、ＩｎＡｌＧａＮ、ＡｌＩｎＮ、ＡｌＧａＡｓ、ＧａＰ、ＧａＡｓ、ＧａＡｓＰ、ＡｌＧａＩｎＰ等を含んでもよい。第１半導体層２０は、Ｓｉ、Ｇｅ、Ｓｎ、Ｓｅ、Ｔｅなどのｎ型ドーパントを含むように成長する半導体材料を用いて形成してもよい。
本開示の例示的な実施形態では、第１半導体層２０は、異なるバンドギャップを有する２種類の層を交互に積層した構成であってもよい。異なるバンドギャップを有する２種類の層を交互に積層することによって形成される構造は、超格子構造であってもよく、したがって、第１半導体層２０は、電流の拡散を改善し、応力を緩和することができる。
異なるバンドギャップを有する２種類の層が交互に形成されるが、異なる薄膜結晶層を含んでもよい。この場合、異なるバンドギャップを有する２つの層を交互に積層すると、基本単位格子よりも長い結晶格子で周期構造が形成される場合がある。異なるバンドギャップを有する２つの層は、広いバンドギャップを有する層と狭いバンドギャップを有する層である。例示的な実施形態では、広いバンドギャップを有する層がＡｌaＧａbＩｎ(1-a-b)Ｎ（０≦ａ＜１、０＜ｂ≦１）、例えばＧａＮ層であってもよい。狭いバンドギャップを有する層は、ＡｌaＧａbＩｎ(1-a-b)Ｎ（０≦ａ＜１、０＜ｂ≦１）、例えばＧａbＩｎ(1-b)Ｎ（０＜ｂ≦１）であってもよい。
本開示の例示的な実施形態では、広いバンドギャップ層及び狭いバンドギャップ層の少なくとも一方がｎ型不純物を含んでもよい。
活性層３０は、第１半導体層２０上に設けられ、発光層に対応する。
活性層３０は、第１導電型半導体層を介して注入された電子（又は正孔）と、第２半導体層４０を介して注入された正孔（又は電子）とが互いにぶつかり、活性層３０の形成物質に応じたエネルギーバンドのバンドギャップの違いによって発光する層である。活性層３０は、紫外、青、緑、及び赤のうち少なくとも１つのピーク波長を放出してもよい。
活性層３０は、化合物半導体で形成されてもよい。活性層３０は、例えば、３族元素と５族元素との組合せ、又は２族元素と６族元素との組合せによる化合物半導体のうちの少なくとも１つによって実現されてもよい。活性層３０には量子井戸構造を採用することができ、活性層３０は、量子井戸層と隔壁層とが交互に積層された多重量子井戸構造を有することができる。しかし、これに限定されず、活性層３０の構造は、量子細線構造、量子ドット構造などであってもよい。
本開示の例示的な実施形態では、量子井戸層は、ＩｎxＡｌyＧａ1-x-yＮ（０≦ｘ≦１、０≦ｙ≦１、０≦ｘ＋ｙ≦１）の組成式を有する材料で構成されてもよい。隔壁層は、ＩｎxＡｌyＧａ1-x-yＮ（０≦ｘ≦１、０≦ｙ≦１、０≦ｘ＋ｙ≦１）の組成式を有する半導体材料で形成されていてもよく、井戸層とは異なる組成比で提供されていてもよい。ここで、前記隔壁層は、前記井戸層よりも広いバンドギャップを有することができる。
井戸層及び隔壁層は、例えば、ＡｌＧａＡｓ／ＧａＡｓ、ＩｎＧａＡｓ／ＧａＡｓ、ＩｎＧａＮ／ＧａＮ、ＧａＮ／ＡｌＧａＮ、ＡｌＧａＮ／ＡｌＧａＮ、ＩｎＧａＮ／ＡｌＧａＮ、ＩｎＧａＮ／ＩｎＧａＮ、ＩｎＧａＰ／ＧａＰ、ＡｌＩｎＧａＰ／ＩｎＧａＰ、ＩｎＰ／ＧａＡｓの少なくとも１つの対を含んでもよい。例示的な実施形態において、活性層３０の井戸層は、ＩｎＧａＮから構成されてもよく、隔壁層は、ＡｌＧａＮ系半導体から構成されてもよい。本開示の例示的な実施形態において、前記井戸層のインジウム組成物は、前記隔壁層のインジウム組成物よりも高い組成比を有し、前記隔壁層は、前記インジウム組成物を有さなくてもよい。また、井戸層はアルミニウムを含まなくてもよく、隔壁層はアルミニウムを含んでもよい。ただし、井戸層及び隔壁層の組成物は、これに限定されない。
例示的な実施形態によれば、隔壁層は、井戸層の厚さよりも厚い厚さを有することができる。しかし、井戸層の厚さが薄すぎると、キャリアの閉じ込め効率が低下し、厚すぎると、キャリアが過度に閉じ込められることがある。隔壁層の厚さが薄すぎると電子の阻止効率が低下し、厚すぎると電子が過度に阻止されることがある。
このように、隔壁層及び井戸層の厚さを適切に調整することにより、光の波長及び量子井戸の構造に応じて、それぞれのキャリアを井戸層に効果的に閉じ込めることができる。
本開示の例示的な実施形態では、各井戸層の厚さは特に限定されず、各厚さは実質的に同じであっても異なっていてもよい。各井戸層の厚さが実質的に同じである場合、量子準位が実質的に同じであるため、各井戸層における発光波長は実質的に同じであってもよい。この場合、半値幅の狭い発光スペクトルが得られることがある。各井戸層の厚さが異なる場合、各井戸層の発光波長を変化させ、それに応じて、発光スペクトルの幅を広げることができる。
本発明の例示的な実施形態では、複数の隔壁層のうちの少なくとも１つはドーパントを含むことができ、例えば、ｎ型ドーパント及びｐ型ドーパントのうちの少なくとも１つを含むことができる。ｎ型ドーパントを添加する場合、隔壁層はｎ型半導体層であってもよい。隔壁層がｎ型半導体層である場合には、活性層３０に注入される電子の注入効率を高めることができる。
本発開示の例示的な実施形態において、隔壁層は多様な厚さを有することができるが、最上部の隔壁層は他の隔壁層と実質的に同一の厚さ又はより大きい厚さを有していてもよい。
活性層３０が多重量子井戸構造を有する場合、量子井戸層及び隔壁層の組成は、発光装置に必要な発光波長に応じて設定されてもよい。例示的な実施形態では、複数の井戸層の組成物の全ては実質的に同じであってもよいし、同じでなくてもよい。例えば、下側の井戸層は不純物を含んでいてもよいが、上側の井戸層は不純物を含んでいなくてもよい。
第２半導体層４０は、活性層３０上に設けられている。
第２半導体層４０は、第１導電型ドーパントとは逆極性の第２導電型ドーパントを有する半導体層である。第２導電型ドーパントは、ｐ型ドーパントであってもよく、第２導電型ドーパントは、例えば、Ｍｇ、Ｚｎ、Ｃａ、Ｓｒ、Ｂａなどを含んでもよい。
本開示の例示的な実施形態において、第２半導体層４０は、窒化物ベースの半導体材料を含んでもよい。第２半導体層４０は、ＩｎxＡｌyＧａ1-x-yＮ（０≦ｘ≦１、０≦ｙ≦１、０≦ｘ＋ｙ≦１）の組成式を有する半導体材料で形成されてもよい。例示的な実施形態において、前記組成式を有する半導体材料は、ＧａＮ、ＡｌＮ、ＡｌＧａＮ、ＩｎＧａＮ、ＩｎＮ、ＩｎＡｌＧａＮ、ＡｌＩｎＮ、ＡｌＧａＡｓ、ＧａＰ、ＧａＡｓ、ＧａＡｓＰ、ＡｌＧａＩｎＰ等を含んでもよい。第２半導体層４０は、Ｍｇ、Ｚｎ、Ｃａ、Ｓｒ、Ｂａ等のｐ型ドーパントを含むように半導体材料を成長させて形成してもよい。
図示しないが、基板１０、第１半導体層２０、活性層３０、及び第２半導体層４０に加えて、バッファ層及び／又は電子ブロック層のような機能層をさらに設けてもよい。
例えば、バッファ層は、基板１０上及び第１半導体層２０上に設けることができる。バッファ層は単層で形成されていてもよいし、多層で形成されていてもよい。例示的な実施形態では、バッファ層がＩｎxＡｌyＧａ1-x-yＮ（０≦ｘ≦１、０≦ｙ≦１、０≦ｘ＋ｙ≦１）で形成されてもよく、例えば、ＧａＮ、ＡｌＮ、ＡｌＧａＮ、ＩｎＧａＮ、ＩｎＮ、ＩｎＡｌＧａＮ、ＡｌＩｎＮ、ＡｌＧａＡｓ、ＧａＰ、ＧａＡｓＰ、ＡｌＧａＩｎＰ、ＺｎＯなどの材料の少なくとも１つを含んでもよい。
バッファ層は、異なった半導体層を交互に配置することにより超格子構造を有するように形成することができる。バッファ層は、基板１０と窒化物系半導体層との間の格子定数の違いを緩和するように配置することができ、欠陥制御層として定義することができる。バッファ層の格子定数は、基板１０の格子定数と窒化物系半導体層の格子定数との間の数値を有していてもよい。バッファ層は形成されなくてもよいが、本発明の概念はこれに限定されない。
さらに、電子ブロック層は、第２半導体層４０と活性層３０との間にさらに配置されてもよい。電子ブロック層は、第２半導体層４０内のドーパントによる結晶性の低下を低減し、第２半導体層４０内のドーパントの活性層３０内への拡散を阻止することができる。さらに、電子ブロック層は、活性層３０からの電子が第２半導体層４０に進むのを阻止し、それによって、電子ブロック層と第２半導体層４０との間の電流の拡散を阻止することができる。例示的な実施形態では、電子ブロック層がＩｎxＡｌyＧａ1-x-yＮ（０≦ｘ≦１、０≦ｙ≦１、０≦ｘ＋ｙ≦１）の組成式を有する半導体材料で形成されてもよい。電子ブロック層は、例えば、ＧａＮ、ＡｌＧａＮ、ＩｎＧａＮ、ＩｎＡｌＧａＮ、及びＡｌＩｎＮのうちの少なくとも１つから形成されてもよい。
電子ブロック層は、活性層３０の隔壁層よりも広いバンドギャップを有してもよい。電子ブロック層のバンドギャップは、電子ブロック層を構成する材料の組成に応じて変化し得る。例えば、電子ブロック層がＡｌＧａＮからなる場合には、アルミニウムの組成比を変えてバンドギャップを異ならせて設定してもよく、バンドギャップが広がるにつれて電子ブロック効果が向上する場合がある。
本開示の例示的な実施形態では、電子ブロック層が単層又は多層に配置されてもよく、第２導電型ドーパント、例えば、ｐ型導電型ドーパントを含んでもよい。このように、電子ブロック層は、例えば、Ｍｇ、Ｚｎ、Ｃａ、Ｓｒ、Ｂａ等のｐ型ドーパントを有するｐ型半導体層であってもよく、電子ブロック層は、ｐ型ドーパントを含むＧａＮ、ＡｌＧａＮ、ＩｎＧａＮのうちの少なくとも１つであってもよい。例示的な実施形態では、電子ブロック層は、少なくとも２つの異なる層が交互に配置された超格子構造で形成されてもよい。
本実施の形態ではバッファ層及び電子ブロック層を例に挙げて説明したが、バッファ層及び電子ブロック層の少なくとも一方を省略してもよい。また、発光装置に、バッファ層及び電子ブロック層以外の機能層をさらに追加してもよいことは言うまでもない。
以上説明したように、本開示の例示的な実施形態による発光装置では、複数の突出部１１のパターンが基板１０に設けられている。突出部１１について詳細に説明する。
図２は、図１の発光装置の要素のうち突出部１１が設けられた基板１０の平面図であり、図３は、図２のＩ−Ｉ’線に沿った断面図である。
図２及び図３を参照すると、突出部１１は基板１０の上面に設けられており、各突出部１１は、第１層１３及び第２層１５を有する。
突出部１１の各々は、平面上で見ると円形状を有していてもよい。突出部１１が円錐状に設けられている場合には、円錐の頂点部分が中心となる。
突出部１１は、所定の直径ＤＭ及び高さＨＴを有する大きさに設けることができる。ここで、直径ＤＭとは断面視における突出部１１の最下端の幅をいい、高さＨＴとは基板１０の上面から突出部１１の頂点までの距離をいう。例示的な実施形態では、突出部１１の各々が互いに同じ直径ＤＭ及び同じ高さＨＴを有することができる。しかしながら、各突出部１１は全く同じ直径ＤＭ及び全く同じ高さＨＴを有していなくてもよく、その直径ＤＭ及び高さＨＴは所定の範囲内で変化してもよい。
第１層１３と第２層１５は平面上で見ると直径が異なっていてもよいが、同じ中心を有する同心円状に設けられていてもよい。突出部１１が円錐状に設けられている場合には、第１層１３の直径は、第２層１５の直径よりも大きくなる。ここで、第１及び第２層１３，１５の直径は、断面上で見た場合、第１及び第２層１３，１５の最下端の幅とする。
本開示の例示的な実施形態において、突出部１１は、基板１０の上面に様々な形態で配置されることができる。例えば、突出部１１は正方格子パターンの四角形の各頂点に配置されてもよいし、又は、六方格子パターンの六角形の各頂点に配置されてもよい。本開示の例示的な実施形態では、突出部１１が正方格子パターンの四角形の各頂点に配置されることが例示されている。
それぞれの突出部１１は、互いに所定のピッチＰＴ及び距離ＤＴをもって配置されていてもよい。ピッチＰＴとは平面上で見たときに隣り合う２つの突出部１１の中心間の距離であり、距離ＤＴとは平面上で見たときに隣り合う２つの突出部１１のエッジ間の距離である。
本開示の例示的な実施形態では、突出部１１の直径ＤＭは、ピッチＰＴ以下であってもよい。突出部１１の直径ＤＭがピッチＰＴよりも大きい場合には、突出部１１が平面上で重なり合い、突出部１１が設けられていない箇所の基板１０の上面の面積が過度に小さくなる。突出部１１で覆われていない基板１０の上面は、その後に第１半導体層２０の成長が生じる場所である。従って、突出部１１の径ＤＭがピッチＰＴよりも大きい場合には、第１半導体層２０（図１参照）の成長が十分に起こらず、発光装置の製造上不利となる。
例示的な実施形態によれば、ピッチＰＴ及び距離ＤＴは、配置の方向に応じて異なる値を有してもよい。例示的な実施形態では、ピッチＰＴ及び／又は距離ＤＴがともに同一であるものとして図示しているが、これは説明の便宜上のものであり、ピッチＰＴ及び距離ＤＴは全て同一である必要はなく、所定の範囲内で若干の差異を有していてもよい。
本開示の例示的な実施形態では突出部１１のパターンのピッチＰＴは、直径ＤＭに従って所定の範囲内の値を有し、突出部１１の直径ＤＭとピッチＰＴの比は、約０．８〜約１．０の範囲であってもよい。例えば、突出部１１の直径ＤＭが２．５マイクロメートル〜３．５マイクロメートルである場合、ピッチＰＴは、２．５マイクロメートル以上３．５マイクロメートル未満であってもよい。あるいは突出部１１の直径ＤＭが２．６マイクロメートル〜２．８マイクロメートルである場合、ピッチＰＴは２．９マイクロメートル〜３．１マイクロメートルであってもよい。
本開示の例示的な実施形態では、突出部１１において、第１層１３及び第２層１５は様々な高さ比で形成されてもよい。ここで、第１層１３の高さＨ１は、所定値以上に形成される。第１層１３の高さＨ１が０である場合、基板１０からの第１半導体層２０の成長は、処理中に基板１０の上面に残留する不純物によって阻害される。例示的な実施形態では、第１層１３の高さＨ１と第２層１５の高さＨ２との比は０．２〜１．５とすることができる。別の例示的な実施形態では、第１層１３の高さＨ１と第２層１５の高さＨ２との比は０．７５〜１．５であってもよく、又は、第１層１３の高さＨ１と第２層１５の高さＨ２との比は１を超えてもよい。例示的な実施形態では、第１層１３の高さＨ１と第２層１５の高さＨ２との比は０．７５であり、第１層１３の高さは０．９μｍであり、第２層１５の高さは１．２μｍであり、突出部１１の直径ＤＭは約２．７〜約２．９μｍ、例えば２．８μｍである。
本開示の例示的な実施形態において、第２層１５の高さＨ２が第１層１３の高さＨ１より大きい値を有するように形成される場合、第１層１３の側面方向への結晶成長が減少し、結晶の品質が向上する。
本開示の例示的な実施形態において、第１層１３及び第２層１５の側面の傾斜角度は少なくとも部分的に同じであってもよいし、互いに異なっていてもよい。図面において、第１層１３及び第２層１５の傾斜角度は同一の値を有するが、本発明の概念はこれに限定されず、第１層１３及び第２層１５の側面の傾斜角度は少なくとも部分的に同一であってもよいし、互いに異なっていてもよい。特に、第１層１３と第２層１５とが互いに接触する部分における傾斜角度は、互いに異なっていてもよい。第１層１３と第２層１５の材料は互いに異なるので、その側面の傾き度合いは、エッチング処理時の工程条件に応じて異なるように設定すればよい。例示的な実施形態では、第１層１３及び第２層１５の傾斜角度が異なるように形成され、従って、発光装置から放射される光の散乱度が増大し、発光効率を向上させることができる。
本開示の例示的な実施形態では、突出部１１の配置が図示されるように規則的であってもよいが、本発明の概念はこれに限定されない。例えば、突出部１１は、不規則に配置されてもよい。この場合であっても、基板１０上で全体を見たときに、１面積当たりの突出部１１における間隔ＰＴ及び間隔ＤＴは所定の範囲内であり、この場合には、その密度を実質的に同程度にすることができる。
本開示の例示的な実施形態では、説明の便宜上、突出部１１が円錐形状のみを有するように示されているが、突出部１１は本開示の概念から逸脱することなく、制限内で様々な形状に変更されてもよい。例えば、突出部１１の形状は、多角錐形状であってもよい。加えて、円錐形状に設けた場合であっても、側面を形成する曲面の形状を部分的に変更してもよい。
以上のように構成された発光装置について、図１〜図３を参照して説明すると、次の通りである。
まず、基板１０を作製し、基板１０上に第２層１５を形成するための物質を用いて絶縁層を積層する。上述したように、基板１０はＳｉＣ、Ｓｉ、ＧａＡｓ、ＧａＮ、ＺｎＯ、ＧａＰ、ＩｎＰ、Ｇｅ、Ｇａ2Ｏ3などの物質を含むことができ、絶縁層は、ＳｉＯｘ、ＳｉＯｘＮｙ、ＳｉＮｘなどを含むことができる。
次に、絶縁層上にフォトレジストを塗布し、露光・現像によりフォトレジストパターンを形成した後、フォトレジストパターンをマスクとして絶縁層と基板１０の一部をエッチングする。このように、第２層１５は、突出部１１が形成される部分を除いて絶縁層をエッチングすることにより形成されている。第２層１５が形成されていない部分では、基板１０の上面が露出している。ここで、第１層１３は、付加的なエッチングを介して基板１０の上面を元の基板１０の上面よりもオーバーエッチングすることによって形成される。第２層１５のみを形成し、基板１０の本来の上面が露出するようにエッチングを行うと、理論的には基板１０の上面が露出した後に半導体層の成長が容易に起こることが予想されるが、実際にはその後、基板１０の上面に存在するエッチング残渣や不純物により、第１半導体層２０の成長が適切に起こらない。このようにして、追加のエッチングが行われ、基板１０上のエッチング残渣、不純物等が完全に除去される。これにより、第１層１３が形成される。
第１層１３及び第２層１５を形成するためのエッチングは、材料に応じて様々な方法を用いて様々な条件で行うことができる。例えば、絶縁層及び基板１０の部分は、ドライエッチングを用いてパターニングされてもよい。
上述した方法では、第２層１５及び第１層１３を連続的に形成してもよく、同一又は異なるエッチングガスを用いてパターニングしてもよい。
第１半導体層２０は、突出部１１が形成された基板１０上に形成されている。第１半導体層２０は、まず基板１０の露出面から上方向に成長し、次いで上方向及び側面の方向に成長する。
図４ａは、例示的な実施形態による発光装置において、突出部１１が設けられた基板１０と当該基板１０の成長方向を示し、図４ｂは、突出部を伴って基板上に実際に成長している第１半導体層２０を示す写真である。図５ａは、図４ａに点線で示された矩形の拡大図であり、図５ｂは、図５ａの一部の写真である。図４ａ及び図５ａでは、説明の便宜上、半導体層を成長させる主な方向を矢印で示している。
図４ａ、図４ｂ、図５ａ、及び図５ｂを参照すると、まず、第１半導体層２０が上方に形成される。
第１半導体層２０は、様々な材料の半導体層、例えば、ｎ型窒化物ベースの半導体層で形成することができ、有機金属気相成長法又は分子線エピタキシー（ＭＢＥ）又はハイライド気相成長（ＨＶＰＥ）方法を用いて形成することができる。
第１半導体層２０の初期成長は、主に基板１０の露出面から上方向に生じ、成長は第２層１５の上面では生じない。
第１半導体層２０が上方向に部分的に成長した後、第１半導体層２０は上方向及び側面の方向に成長する。図では、説明の便宜上、主に上側方向に成長する第１成長パターン２１と、上方向及び側面方向に成長するが、側面方向に優位に成長する第２成長パターン２３とを分けて示している。
本開示の例示的な実施形態において、第１半導体層２０の側面（図中の水平方向）の方向への成長については、エピタキシャル横方向過成長（ＥＬＯＧ）法を有機金属化学蒸着（ＭＯＣＶＤ）法として用いてもよい。第１半導体層２０は、側面方向と上方向に連続的に成長することで第２層１５の表面を含む基板１０の全面を覆うように結合する。このように、第１半導体層２０は、基板１０の全面を覆う板形状となる。
本開示の例示的な実施形態では、突出部１１を形成する際に、突出部１１の直径ＤＭとピッチの比率が約０．８〜約１．０に形成され、これは第１半導体層２０の成長時の欠陥を減少させるためである。
本開示の例示的な実施形態において、突出部１１の間の露出された基板１０の上面は、実質的な成長核となる部位であり、第１成長パターン２１のように基板１０の上面から上方向に成長する。その後、第１半導体層２０を第２成長パターン２３のようにＥＬＯＧ法により側方に沿って成長させる。第１半導体層２０の成長において、上方向に成長する第１半導体層２０の表面を上面、横方向に成長する第１半導体層２０の表面を側面と呼ぶことがある。第１半導体層２０をＥＬＯＧ法によりエピタキシャル成長させる場合、ＥＬＯＧ法により、側面の成長が上面の成長よりも優位に起こり、ｍ軸とｃ軸の成長比率はおよそ２：１である。成長時、第１半導体層２０の側面は第１半導体層２０の上面に垂直であってもよいが、これに限定されず、第１半導体層２０の上面に対して傾斜したファセット面であってもよい。例示的な実施形態において、第１半導体層２０の上面は（０００１）面に対応してもよく、第１半導体層２０の側面は（１０−１１）面に対応してもよい。
本開示の例示的な実施形態では、突出部１１間のピッチが上記範囲内であることにより、第１半導体層２０の成長が容易であり、最終的な発光装置の光抽出効率が向上する。
ピッチが上記の範囲よりも小さい場合には、互いに隣り合う突出部１１の間の間隔が十分でないため、結晶の成長が遅くなる。また、成長が生じても、その後、成長させる面積が少ない状態で側面方向の成長が生じるため、側面にボイドＶＤが形成される。ここで、ボイドＶＤは、結晶面の成長方向に対応して形成され、突出部１１の中心を基準として六角形の各頂点に対応する辺に形成される。ボイドＶＤが大きく形成されると、ボイドＶＤが形成された部分（図中点線楕円で示す部分）に対応する第１層１３の突出部１１の側面において、全体の成長方向とは異なる方向にも結晶が成長し、これが欠陥として現れる。欠陥は、最終的に発光装置の光抽出効率の低下をもたらす。ピッチが上記の範囲より大きい場合には、互いに隣り合う突出部１１の間の間隔が十分に広くなるので、結晶の成長が速くなる。これにより、ボイドの大きさが小さく、突出部側面の欠陥の発生は少なくなるが、突出部１１の間の距離が減少するので、突出部１１による光散乱効果が小さくなり、光抽出効率が低下する。
第１半導体層２０を側方に成長させて完全に形成した後、選択的に、第１半導体層２０を、ＨＶＰＥを用いてさらに上方に成長させてもよい。ＭＯＣＶＤを用いて第１半導体層２０を形成する場合、その成膜速度がＨＶＰＥよりも遅いため、十分な厚さを有するように第１半導体層２０を速やかに成長させる場合にはＨＶＰＥを用いてもよい。
図１乃至図３に戻って参照すると、本開示の例示的な実施形態において、第１半導体層２０を形成する前に、基板１０上にバッファ層をさらに形成することができる。例示的な実施形態において、超格子構造は、第１半導体層２０上に異なるバンドギャップを有する２種類の層を交互に積層することによって形成されてもよい。活性層３０は、第１半導体層２０上に形成される。例示的な実施形態において、量子井戸構造は、量子井戸層及び隔壁層を活性層３０として交互に積層することによって形成されてもよい。活性層３０上に電子ブロック層を形成した後、活性層３０上に第２半導体層４０を形成して、発光スタックを製造することができる。
上記構造の発光装置は欠陥を低減することにより、高い光抽出効率と高い信頼性を有している。
上述の構造を有する発光装置は、様々な種類の半導体チップに実装されてもよい。
図６は、横型半導体チップを示す、例示的な実施形態による半導体チップを示す断面図である。
図６を参照すると、半導体チップは、発光装置と、発光装置に接続された第１電極１１０及び第２電極１２０とを含む。発光装置は、基板１０と、基板１０上に設けられた第１半導体層２０と、活性層３０と、第２半導体層４０とを含む。
例示的な実施形態では、第１電極１１０は、活性層３０及び第２半導体層４０が設けられていない第１半導体層２０上に配置され、第２電極１２０は、第２半導体層４０上に配置される。
第１電極１１０及び／又は第２電極１２０は、単層又は多層の金属からなってもよい。第１電極１１０及び／又は第２電極１２０の材料は、Ａｌ、Ｔｉ、Ｃｒ、Ｎｉ、Ａｕ、Ａｇ、Ｃｒ、Ｃｕ、Ｔｉ、Ｒｕ、Ｒｈ、Ｉｒ、Ｍｇ、Ｚｎ、Ａｌ、Ｉｎ、Ｔａ、Ｐｄ、Ｃｏ、及びこれらの多様な金属及び合金を含むことができる。
ここでは、発光効率を高めるために基板１０の上面に複数の突出部１１を設けている。突出部は、上記例示的な実施形態で説明したように、第１層１３及び第２層１５を含む円錐状に基板１０に設けられてもよい。
第１電極１１０及び第２電極１２０の上には絶縁層１３０が設けられており、絶縁層１３０上には第１電極１１０及び第２電極１２０を露出させるコンタクトホールが設けられている。絶縁層１３０は、第２半導体層４０の上面及び半導体層の側面に配置することができ、第１電極１１０及び第２電極１２０と選択的に接触させることができる。絶縁層１３０は、Ａｌ、Ｃｒ、Ｓｉ、Ｔｉ、Ｚｎ、Ｚｒの少なくとも一つを含む酸化物、窒化物、フッ化物、硫化物の少なくとも一つからなる絶縁材料、又は絶縁性樹脂を含むことができる。絶縁層１３０は例えば、ＳｉＯ2、Ｓｉ3Ｎ4、Ａｌ2Ｏ3、ＴｉＯ2から選択的に形成することができる。絶縁層１３０は単層又は多層で形成されてもよいが、これに限定されるものではない。
本開示の例示的な実施形態において、第１電極１１０及び第２電極１２０は、コンタクトホールを介して他の要素と接続されてもよい。例えば、第１電極１１０及び第２電極１２０に、コンタクトホールを介して接続された第１パッド及び第２パッドを設けてもよい。また、本開示の例示的な実施形態では、発光装置について、図面を用いて簡単に説明するが、上述した層に加えて、付加機能を有する要素をさらに含んでいてもよい。例えば、光を反射する反射層、特定の要素を絶縁するための付加的な絶縁層、及びはんだの拡散を阻止する抗はんだ層（ａｎｔｉ−ｓｏｌｄｅｒ ｌａｙｅｒ）などの種々の層をさらに含むことができる。
また、横型の発光装置を形成する際には、メサを様々な形態で形成し、第１電極１１０及び第２電極１２０の位置や形状も様々に変更することができる。
本開示の例示的な実施形態による発光装置は、第１電極１１０及び第２電極１２０に信号を印加することによってオン状態にされることによって発光し、発光した光は第１半導体層２０の下方に進んでもよく、又は第２半導体層４０の上方に進んでもよい。
上述した例示的な実施形態による発光装置を含む半導体チップは、横型で図示されているが、本発明はこれに限定されるものではない。例えば、例示的な実施形態による発光装置は、垂直型又はフリップチップ型の半導体チップに適用されてもよい。
図７は、フリップチップ型半導体チップを示す、例示的な実施形態による半導体チップを示す断面図である。フリップチップ型半導体は、基板１０上に形成された後、反転されて他の要素上に実装されるので、フリップチップ型半導体は図中に反転された形態で示されている。
図７を参照すると、半導体チップは、発光装置と、発光装置に接続された第１電極１１０及び第２電極１２０とを含む。発光装置は、基板１０と、基板１０上に設けられた第１半導体層２０と、活性層３０と、第２半導体層４０とを含む。
例示的な実施形態において、発光装置は、活性層３０及び第２半導体層４０を含む少なくとも一つのメサを含んでもよい。メサは複数の突出部１１を含んでもよく、複数の突出部１１は、互いに離間していてもよい。絶縁層１３０はメサ上に設けられ、絶縁層１３０は、メサの間にて第１半導体層２０が露出されるとともに第２半導体層４０の一部が露出されるコンタクトホールを有する。第１電極１１０は、メサの間のコンタクトホールを介して露出された第１半導体層２０に接続され、第２電極１２０は、第２半導体層４０上のコンタクトホールを介して露出された第２半導体層４０に接続される。
以下、上述した例示的な実施形態による発光装置の発光効率について説明する。
表１は、発光装置において基板上の突出部の直径と高さを一定としたときのピッチの変化に応じた発光効率を示すデータである。図８は、表１の突出パターンのピッチによる発光効率を示すグラフである。
以下の例示的な実施形態において、光量の増減率とは、例示的な実施形態による発光装置の光量に対する、従来技術による第２層を有さない第１層のみからなる発光装置の光量の増減率を示す。従来技術による発光装置の突出パターンは、ピッチ３μｍ、全高さ１．７μｍ、直径２．７μｍであった。
Figure 2021530856
表２は、発光装置において基板上の突出部の直径と高さを一定としたときのピッチの変化に応じた発光効率を示すデータである。図９は、表２の突出パターンのピッチによる発光効率を示すグラフである。
Figure 2021530856
上述のように、高さと直径が一定の場合には、ピッチによって光量に差が生じ、突出部の直径とピッチの比が約０．８〜約１．０の範囲にある場合には、光量の増加率が最も大きかった。特に、表１及び表２に示すように、第１層の高さと第２層の高さとによって若干の差異はあるもの、光量の増加率は３μｍで最も高かった。表３〜６は、発光装置において、基板上の突出部のピッチと高さが一定である場合の直径の変化に応じた発光効率を示すデータである。図１０は、表３〜６の直径に応じた発光効率を示すグラフである。図１０において、実施例１〜４として示したグラフは、それぞれ表３〜６のデータを示している。
Figure 2021530856
Figure 2021530856
Figure 2021530856
Figure 2021530856
表３〜５、及び図１０に示すように、突出部の直径が２．８μｍの場合、ピッチや高さによらず発光効率は相対的に高く、特に第１層と第２層の比率が０．７５の場合に最も大きな発光効率を示した。表７〜表１０は、発光装置において、基板上の突出部のピッチと直径が一定である場合における第１層と第２層の高さの変化に応じた発光効率を示すデータである。
Figure 2021530856
Figure 2021530856
Figure 2021530856
Figure 2021530856
表７及び表８を参照すると、第１層及び第２層の高さによって光量の増減率に差があり、全体的に、第２層の高さが第１層の高さより高い場合、光量の増減率は大きいが、一部はそうではなかった。以上のように、本開示は、基板上の突出部の直径、突出部の高さ、及び突出パターンのピッチを異なるように設定することにより、格段に高い発光効率を有する発光装置を提供するものである。
［図示された例示的な実施形態の詳細な説明］
図１１は、本開示の例示的な実施形態による発光装置を示す概略断面図である。
以下の実施の形態では繰り返しの説明を避けるために、上述した実施の形態との相違点を中心に説明し、上述した実施の形態や当業者に自明な事項については説明を省略する。
図１１を参照すると、例示的な実施形態による発光装置は、基板１０と、基板１０上に設けられた発光スタックとを含む。発光スタックは、基板１０上に連続的に設けられる第１半導体層２０、活性層３０、及び第２半導体層４０を含む。本開示の例示的な実施形態では、基板１０はパターン化され、その上面に複数の突出部１１のパターンが設けられる。第１半導体層２０は、基板１０上に設けられてもよい。第１半導体層２０は、基板１０上の突出部１１を覆っていてもよい。このためには第１半導体層２０を基板１０の上面からエピタキシャル成長させてもよく、この場合には第１半導体層２０が突出部１１の側面及び上面を完全に覆うように上方向に成長させてもよい。第１半導体層２０は、突出部１１の側部に対応する位置に複数の空隙を有する。これについては後述する。
図１２は、図１１の発光装置の要素のうち、その上に突出部を設けた基板の平面図であり、図１３は図１２のＩ−Ｉ’線に沿って切り取られた断面図であり、図１４は、図１３のＰ１の拡大断面図である。
図１２乃至図１４を参照すると、基板１０の上面に第１層１３及び第２層１５を含む突出部１１が設けられ、突出部１１に隣接する複数のボイドＶＤが設けられている。
本開示の例示的な実施形態において、突出部１１のパターンのピッチＰＴは、直径ＤＭに応じて所定の範囲内の値を有することができる。例えば、ピッチＰＴに対する突出部１１の直径ＤＭの比は、約０．３〜約２．０の範囲であってもよい。ただし、ピッチＰＴに対する突出部１１の直径ＤＭの比率は、これに限定されず、他の数値であってもよい。
本開示の例示的な実施形態において、複数のボイドＶＤは突出部１１の側面、すなわち、突出部１１と第１半導体層２０との間に形成される。特に、ボイドＶＤは、突出部１１の第１層１３と第２層１５との界面の端部近傍に形成される。ボイドＶＤは、第１層１３と第２層１５との間の界面の延長された表面に対して延長された表面の下方向に延在する形状、すなわち基板１０に向かう方向を有する。このように、ボイドＶＤは、第１層１３の最上部の外縁部に沿って少なくとも一辺に形成される。
ここで、ボイドＶＤは、結晶面の成長方向に対応して形成され、突出部１１の中心を基準として六角形の各頂点に対応する辺に形成される。ボイドＶＤの各々は、平面上で見ると三角形の形状を有していてもよい。具体的には突出部１１が円錐形状である場合、第１層１３の上面は円形であり、この場合、平面視において、ボイドＶＤは円に内接する正六角形の頂点に対応して設けられる。また、ボイドＶＤは、基板１０の上面に垂直で、かつ円の中心を通る面に沿って切断されたときに、直角三角形状を有していてもよい。この場合、直角三角形の斜辺が第１層１３の側面であってもよい。また、各ボイドＶＤにおいて、ボイドＶＤの最上部を形成する面は、第１層１３の上面に延在する面と略同一面であってもよい。すなわち、第１層１３の上面の外側に対応する第１半導体層２０にはそれぞれのボイドＶＤが形成されており、第１層１３の上面は、それぞれのボイドＶＤを形成する構造の上面である。
本開示の例示的な実施形態によれば、第１半導体層２０は、基板１０の上面から上部方向及び／又は側面方向に成長する過程で一つのクリスタルに融合する過程を経る。ボイドＶＤは、突出部１１の第１層１３の側面に密着しない部分がマージ処理で形成されるように、意図的に制御して形成されてもよい。
ボイドＶＤは、第１層１３及び第１半導体層２０が設けられていない空隙である。そのように、ボイドＶＤは、第１層１３及び第１半導体層２０の屈折率とは異なった屈折率を有する。光屈折、散乱、反射等は第１層１３と各々のボイドとの間の界面で発生し、従って、ボイドによる光抽出効率が向上する。しかしながら、通常、光の屈折、散乱、反射等の増大は光抽出効率を向上させるが、ボイドＶＤが発生する箇所が基板１０の上面に近すぎたり、遠すぎたりすると、光抽出効率が低下するおそれがある。
本開示の例示的な実施形態によれば、ボイドＶＤによる光抽出効率を向上させるために、突出部１１内の第１層１３及び第２層１５の高さは、所定の範囲内に維持される。上述したように、ボイドＶＤの位置は、第１層１３と第２層１５との界面に対応する位置に設けられているので、第１層１３と第２層１５との位置を特定の範囲に調整することによっても、ボイドの位置を調整することができる。ここで、第１層１３の高さＨ１は、所定値以上に形成される。第１層１３の高さＨ１が０である場合、基板１０からの第１半導体層２０の成長は、工程中に基板１０の上面に残留する不純物によって阻害される。また、第２層１５の高さＨ２が第１層１３の高さＨ１よりも大きい値を有する場合には、第１層１３の側面の方向に結晶の成長を減少させることによって結晶の品質を向上させることができるので、第２層１５の高さは第１層１３の高さよりも大きな値を有することができる。
すなわち、ボイドＶＤによる光抽出効率を十分に向上させるためには、第１層１３及び第２層１５の高さ、並びに第１層１３と第２層１５との界面に対応するボイドＶＤの位置が所定の範囲内であればよい。例えば、第１層１３の高さと第２層１５の高さとの比は約２．５より大きく、約９．５未満であってもよく、例示的な実施形態では第１層１３の高さと第２層１５の高さとの比は約４．２５であってもよい。具体的には、例えば、第１層１３と第２層１５の高さの合計が約２．１マイクロメートルである場合、第１層１３は約０．２マイクロメートルを超え、約０．６マイクロメートル未満の高さを有することができる。別の例示的な実施形態では、第１層１３と第２層１５の高さの合計が約２．１マイクロメートルである場合、第１層１３は約０．２５マイクロメートル以上約０．５５マイクロメートル以下の高さを有することができ、別の例示的な実施形態では、第１層１３が約０．３マイクロメートル以上約０．５マイクロメートル以下の高さを有することができる。
第１層１３の高さが基板１０面からの上記範囲よりも低いと、ボイドＶＤが十分に形成されず、ボイドＶＤが形成されても、ボイドＶＤによる光の散乱作用が十分に発揮されないおそれがある。また、ボイドＶＤの大きさが小さく、ボイドＶＤが十分に形成されず、欠陥として影響を及ぼすため、ボイドＶＤを通過する光の透過率を低下させるおそれがある。このとき、その結果、第１半導体層２０から基板１０の内部の向きへの光の入射率が低下することがある。
第１層１３の高さが基板１０の表面から上述した範囲内にあると、ボイドＶＤが十分に形成され、ボイドＶＤによる散乱効果が増大し、第１半導体層２０からボイドＶＤを介して基板１０の方向に入射する光の割合が増大する。特に、第１半導体層２０から基板１０に直接入射する光に加えて、ボイドＶＤを通過した後に基板１０の表面を追加的に光が通過して屈折されるため、総合的な発光効率が向上する。
第１層１３の高さが基板１０の面から上記範囲より高い場合、第１半導体層２０から基板１０に向かう方向に進行する光に対して、基板１０の内部に進行する光の経路が増加するため、基板１０における光の吸光率が増加し、基板１０を通過する光量が減少する。また、この場合、第１層１３の高さが比較的高くなるため、第１層１３の側面方向に結晶の成長が生じ、結晶の品質が低下し、光効率が低下するおそれがある。
上記構造の発光装置では、突出パターンやボイドにより光抽出効率が向上する。
表１１は、ボイドが設けられていない構造の発光装置と、ボイドが設けられた構造の発光装置との光抽出効率を示すシミュレーション結果である。各発光装置は、ボイドの有無を除いて、同じ構造と大きさを対にして設けた。ここで、発光装置はフリップチップ型で用意される。基板を通過する光の輝度を測定して光抽出効率を測定し、光の進行方向を活性層から第１半導体層を通過するように設定した。
ここでは、発光装置の抽出効率を、突出パターンの構造、すなわち第１層と第２層の高さをそれぞれ変化させながら測定した。ボイドのない装置の突出部の構造は図１５ａ〜１５ｄに示されており、ボイドが設けられた突出部の構造は、図１６ａ〜１６ｄに示されている。図１５ａ〜１５ｄ、及び図１６ａ〜１６ｄにおける図面は、実際のシミュレーション条件のスケールと完全には一致せず、いくつかの図面は、説明の都合上誇張されるか、又は削減されている。図１７は、表１１におけるシミュレーション結果を示すグラフである。説明の便宜上、図１５ａから図１５ｂの構造を比較例１から４に、図１６ａから図１６ｄの構造を実施例１から４に示す。
Figure 2021530856
表１１を参照すると、比較例１及び実施例１の場合、第１層の高さは０．２μｍであり、これは、第１層の上面が基板面に非常に近接して配置された場合に相当する。比較例１及び実施例１をみると、ボイドが設けられていない従来の発光装置に比べ、ボイドが設けられている発光装置では、基板を透過する光量が少なくなり、特に、総合的な光効率が−３．６％とかえって低下していた。第１層の高さが低いためにボイドが十分に形成されず、ボイドが形成されてもボイドによる光の散乱効果が十分に発揮されないことが原因と思われる。比較例３と実施例３、及び比較例４と実施例４では、ボイドのない従来の発光装置と比較して、ボイドが設けられた発光装置において、基板を透過する光量も減少し、特に、総合光効率が−４．８％、−４．２％とかえって低下した。これは、第１層の高さが基板面から上述の範囲よりも大きい場合には、第１半導体層からボイドを通って基板に進む光に対して、基板を進む光の光路が増大し、したがって基板中の光の吸収率が増大するためと思われる。これに対し、比較例２及び実施例２では、ボイドを設けた発光装置ではボイドを設けない従来の発光装置に比べて、基板を透過する光量が４．４％増加した。これは、第１層の高さが充分であるためにボイドが充分に形成されているためと考えられ、第１層が高すぎると、結晶性の低下や、基板の光路の増大による光吸収の増大などの副作用が生じることがある。従って、本実施例２のようにボイドが形成された場合には、第１半導体層から基板に直接入射した光に加えて、ボイドを通過した後に基板面を追加的に光が通過して屈折するため、総合的な発光効率が向上する。
以上のことから、突出部側にボイドを設け、第１層及び第２層の高さが上記範囲内であると、光効率が著しく向上することがわかる。特に、突出部の側面にボイドが設けられ、第１層と第２層の高さの合計が２．１マイクロメートルであり、第１層の高さが０．２マイクロメートルと０．６マイクロメートルとの間である場合、光効率が著しく増加することが分かる。
また、上述した例示的な実施形態による構造の発光装置は、第１半導体層を形成する際に、突出部の側面に複数のボイドが形成されるように工程条件を調整して製造することができる。
図１８ａ及び図１８ｂは上述した構造の突出パターンを製造する工程の一部を示す断面図であり、ボイドが形成されるようにその突出パターンを形成した基板を示し、連続的に第１半導体層を成長させる向きを示す。図１８ａ及び図１８ｂでは、説明の便宜上、半導体層を成長させる主な方向を矢印で示している。
図１１乃至図１４、図１８ａ、及び図１８ｂを参照して、まず、第１半導体層２０を上方に形成する。
第１半導体層２０は様々な材料の半導体層、例えば、ｎ型窒化物ベースの半導体層で形成することができ、有機金属気相成長法又は分子線エピタキシー法（ＭＢＥ）又はハイライド気相成長法（ＨＶＰＥ）を用いて形成することができる。
第１半導体層２０の初期成長は、主に基板１０の露出面から上方に発生する３Ｄ成長（例えば、Ｖｏｌｍｅｒ−Ｗｅｂｅｒ成長）であり、成長は、第２層１５の上面では発生しない。３Ｄ成長の条件は、成長が主に水平方向に起こる２Ｄ成長（例、Ｆｒａｎｋ ｖａｎ ｄｅｒ Ｍｅｒｗｅ成長）の条件と比較して、相対的に低い成長温度及び高い成長圧力を有する。
第１半導体層２０が上方向に部分的に成長した後、第１半導体層２０は上方向及び横方向に成長する。図では説明の便宜上、主に上方向に成長する第１成長パターン２１と、上方向及び横方向に成長するが、横方向に主に成長する第２成長パターン２３とを分割して示している。このとき、第２成長パターン２３の場合には、上記３Ｄ成長よりも成長温度を高く、成長圧力を低く維持することで、主に水平方向に成長する２Ｄ成長を実現することができる。
本開示の例示的な実施形態において、第１半導体層２０の横方向（図中の水平方向）への成長のために、エピタキシャル横方向過成長（ＥＬＯＧ）を有機金属化学蒸着（ＭＯＣＶＤ）法として使用してもよい。
第１半導体層２０は、側面方向と上方向に連続的に成長することで第２層１５の表面を含む基板１０の全面を覆うように結合する。第１半導体層２０は、基板面及び／又は側面の方向から上方向に成長する過程で１つの結晶に合体する過程を経て、突出部１１の第１層１３の側面に密着していない部分が合体過程で形成されるように意図的に制御してボイドＶＤを形成してもよい。ここで、特に、３Ｄ成長及び２Ｄ成長のそれぞれの成長に応じた第１半導体層２０の厚さ比率を調節することにより、第１半導体層２０に形成されるボイドＶＤの大きさ及び位置を意図的に調節することができる。
本開示の例示的な実施形態において、突出部１１の間の露出された基板１０の上面は、実質的な成長核となる部分であり、第１成長パターン２１のように基板１０の上面から上方向に成長する。その後、第１半導体層２０を第２成長パターン２３のようにＥＬＯＧ方法により側方に沿って成長させる。第１半導体層２０の成長において、上方向に成長する第１半導体層２０の表面を上面、横方向に成長する第１半導体層２０の表面を側面と呼ぶことがある。第１半導体層２０をＥＬＯＧ法によりエピタキシャル成長させる場合、ＥＬＯＧ法により、側面の成長が上面の成長よりも優位に起こり、ｍ軸とｃ軸の成長比率は約２：１である。成長時、第１半導体層２０の側面は、第１半導体層２０の上面に垂直であってもよいが、これに限定されず、第１半導体層２０の上面に対して傾斜したファセット面であってもよい。例示的な実施形態において、第１半導体層２０の上面は（０００１）面に対応してもよく、第１半導体層２０の側面は（１０−１１）面に対応してもよい。
第１半導体層２０を側方に成長させて完全に形成した後、選択的に、第１半導体層２０を、ＨＶＰＥを用いてさらに上方に成長させてもよい。ＭＯＣＶＤを用いて第１半導体層２０を形成する場合、その成膜速度がＨＶＰＥよりも遅いため、十分な厚さを有するように第１半導体層２０を速やかに成長させる場合にはＨＶＰＥを用いてもよい。
以上のように形成された第１半導体層２０は、ボイドが形成された状態で基板１０及び突出部１１の表面を覆っている。
本開示の例示的な実施形態において、前記第１半導体層２０を形成する前に、前記基板１０上にバッファ層をさらに形成してもよい。例示的な実施形態において、超格子構造は、第１半導体層２０上に異なるバンドギャップを有する２種類の層を交互に積層することによって形成されてもよい。活性層３０は、第１半導体層２０上に形成される。例示的な実施形態において、量子井戸構造は、量子井戸層及び隔壁層を活性層３０として交互に積層することによって形成されてもよい。活性層３０上に電子ブロック層を形成した後、活性層３０上に第２半導体層４０を形成して発光スタックを製造してもよい。
図１９は、上述の方法で製造された例示的な実施形態に係る突出部及び第１半導体層を示す写真である。図１９に示すように、本開示の例示的な実施形態による発光装置は、基板上に複数の突出部が形成され、突出部ごとに６個のボイドが設けられる。各ボイドは、半導体層の結晶成長方向に関連する六角形の頂点に対応する位置に設けられている。
図２０ａ及び図２０ｂはそれぞれ、ボイドが設けられていない構造の発光装置と、ボイドが設けられた構造の発光装置の光路及び光強度を示す写真である。図２０ａ及び図２０ｂにおいて、図中の突出部の頂点を上側とした場合、光の進行方向は上側から下側となる。
図２０ａ及び図２０ｂを参照すると、上側から下側に進む光は、突出部及び基板面の傾斜面を通って基板の下側に入射される。図２０ｂを参照すると、突出部の側面にボイドを設けた場合には、ボイドを介して屈折散乱した光が基板の下方に入射し、ボイドが設けられていない図２０ａよりもその程度が著しく大きいことが明らかである。
以上のように、突出部の側面に対応する領域の第１半導体層にボイドを形成することにより、下方に進行する光量を大幅に増加させることができ、その結果、光効率の高い発光装置を製造することができる。
本開示の例示的な発光装置は、様々な種類の半導体チップに用いることができ、例えば、図６及び図７に示す種類の半導体チップに用いてもよいし、以下に説明する種類の半導体チップに用いてもよい。
図２１は、フリップチップ型半導体チップを示す、例示的な実施形態による半導体チップを示す断面図である。フリップチップ型半導体は、基板上に形成された後、反転されて他の要素上に実装されるので、フリップチップ型半導体は、図中において、反転された形で示されている。
図２１を参照すると、発光装置は、基板１０と、基板１０の上面１０Ｒに設けられた発光スタックと、発光スタックに接続された第１電極１１０及び第２電極１２０とを含む。
本発明の例示的な実施形態では、基板１０はパターン化され、その上面に複数の突出部及びボイドが設けられる。
この発光スタックは、基板１０の上面１０Ｒに連続的に積層された第１半導体層２０、活性層３０、及び第２半導体層４０を含む。例示的な実施形態では、発光スタックが活性層３０及び第２半導体層４０を含む少なくとも１つのメサ形態で提供されてもよい。発光スタックがメサの形態で設けられる場合、発光スタックは複数の突出部のパターンを含んでもよく、突出部は互いに離間してもよい。
発光スタック上には絶縁層１３０ａが設けられている。活性層３０、第２半導体層４０、及び絶縁層１３０ａを通過して第１半導体層２０の一部を露出させる少なくとも一つのコンタクトホールＣＨが発光スタックに設けられている。第１電極１１０は、コンタクトホールＣＨを介して露出された第１半導体層２０に接続される。第２電極１２０は、絶縁層１３０ａに形成された開口部を介して露出した第２半導体層４０に接続されている。追加の絶縁層１３０ｂは、発光スタックの側面にさらに設けられてもよい。追加の絶縁層１３０ｂは、活性層３０から放出された光が発光スタックの側面の方向に放出されないように、様々な種類のミラー（例えば、金属ミラー又は誘電体ミラー）で形成することができる。
本開示の例示的な実施形態による発光装置は、第１電極１１０及び第２電極１２０が同一面に配置され、小型であるため、基板１０の配線に容易に実装することができる。
本開示の例示的な実施形態による発光装置は、第１電極１１０及び第２電極１２０に信号を印加してオン状態にされることによって発光する。出射光は、第１半導体層２０及び基板１０を通ってより低い方向に進み、基板１０に設けられた突出部１１及びボイドにより下方への光抽出効率が高くなる。
本開示の例示的な実施形態では、説明の便宜上、突出部は、円錐形状のみで示されているが、突出部は、本開示の概念から逸脱することなく、制限内で様々な形状に変更されてもよい。例えば、突出部の形状は、多角錐形状であってもよい。また、円錐形状に設けても、側面を形成する曲面の形状を一部変更してもよい。また、突出部の断面は、半楕円球に近接していてもよい。
図２２は、本開示の例示的な実施形態による発光装置を示す概略断面図である。
図２２を参照すれば、本開示の例示的な実施形態による発光装置は、基板１０と、基板１０上に設けられた発光スタックとを含む。
本発明の例示的な実施形態では、基板１０はパターン化され、その上面に複数の突出部１１のパターンが設けられる。つまり、突出部１１は、基板１０の上面から上方に突出した形態で設けられている。例示的な実施形態において、突出部１１は、その幅が上方向に向かって狭くなる形状に設けられていてもよいので、突出部１１を基板１０に垂直な面で切断する場合、突出部１１の断面は略半楕円球状であってもよく、ある場合には三角形に近い形状であってもよい。
突出部１１は、基板１０の上面から連続的に積層された第１層１３及び第２層１５を有する。第１層１３は、基板１０上に設けられ、第２層１５は、第１層１３上に設けられる。
第１半導体層２０は、基板１０上に設けられてもよい。第１半導体層２０は、基板１０上の突出部１１を覆っていてもよい。このためには第１半導体層２０を基板１０の上面からエピタキシャル成長させてもよく、この場合には第１半導体層２０を突出部１１の側面及び上面を完全に覆うように上方向に成長させてもよい。
本開示の例示的な実施形態において、第１半導体層の屈折率は、第１層１３及び第２層１５の屈折率より大きくてもよい。例えば、第１層１３の屈折率は、約１．６〜約２．４５であってもよく、第２層１５の屈折率は、約１．３〜約２．０であってもよい。
図２３は、図２２の発光装置の要素のうち、その上に突出パターンを設けた基板の平面図である。図２４は、図２３のＩ−Ｉ’線に沿った断面図である。図２５ａは、図２４におけるＰ１の拡大断面図であり、図２５ｂは、図２５ａにおけるＰ４の拡大断面図である。
図２３、図２４、図２５ａ、及び図２５ｂを参照すると、第１層１３及び第２層１５を含む突出部１１が、基板１０の上面に設けられる。
第１層１３は、基板１０と一体的に、かつ分離不能に形成される。このように、第１層１３は、基板１０と同じ物質からなる。第１層１３の上面は、円形状を有していてもよい。
第２層１５は、第１層１３とは異なる材料で形成されている。第２層１５の材料は、第１層１３の材料とは異なる屈折率を有する材料であってもよく、本開示の例示的な実施形態では、第１層１３の屈折率が第２層１５の屈折率よりも大きくてもよい。この場合、第１層１３及び第２層１５の材料として、異なる屈折率を有する種々の絶縁材料を用いることができる。
例えば、第１層１３と第２層１５とで屈折率の異なる材料を用いる範囲内で、第１層１３の材料として屈折率が約１．６〜約２．４５の材料を用いてもよく、第２層１５の材料として屈折率が約１．３〜約２．０の材料を用いてもよい。このような反射率を有する材料として、第１層１３は、サファイアを含むことができ、第２層１５は例えば、ＳｉＯｘ、ＳｉＯｘＮｙ、ＳｉＮｘ等を含むことができる。例示的な実施形態では、第１層１３はサファイアから構成されてもよく、第２層１５はＳｉＯ2から構成されてもよい。この場合、第１層１３の屈折率は約１．７６であり、第２層１５の屈折率は約１．４６である。
突出部１１の各々は、平面上で見ると円形状を有していてもよい。突出パターン１１が円錐状又は楕円球状である場合、円錐状又は楕円球の頂点部分が中心となる。
突出部１１は、所定の直径ＤＭ及び高さＨＴを有する大きさに設けることができる。ここで、直径ＤＭとは断面視における突出部１１の最下端の幅をいい、高さＨＴとは基板１０の上面から突出部１１の頂点までの距離をいう。例示的な実施形態では、突出部１１の各々が互いに同じ直径ＤＭ及び同じ高さＨＴを有してもよい。しかしながら、各突出部１１は、全く同じ直径ＤＭ及び全く同じ高さＨＴを有していなくてもよく、その直径ＤＭ及び高さＨＴは、所定の範囲内で変化してもよい。
本開示の例示的な実施形態では、第１層１３の高さＨ１が所定値以上に形成される。第１層１３の高さＨ１が０である場合、基板１０からの第１半導体層２０の成長は、処理中に基板１０の上面に残留する不純物によって阻害される。また、第２層１５の高さＨ２が第１層１３の高さＨ１よりも大きい値を有する場合には、第１層１３の側面の方向に対する結晶の成長を減少させることによって結晶の品質を向上させることができるので、第２層１５の高さは第１層１３の高さよりも大きな値を有することができる。
本開示の例示的な実施形態において、第１層１３の高さが基板１０の面から上記範囲より高い場合、第１半導体層２０から基板１０に向かう方向に進行する光に対して、基板１０の内部に進行する光路が増加するため、基板１０内の光の吸収率が増加し、基板１０を通過する光量が減少する。また、この場合、第１層１３の高さが相対的に高くなるため、第１層１３の側面方向に結晶の成長が生じ、結晶の品質が低下し、光効率が低下するおそれがある。
本開示の例示的な実施形態において、第１層１３及び第２層１５の側面の傾斜角度は少なくとも部分的に同じであってもよいし、互いに異なっていてもよい。図面において、第１層１３及び第２層１５の傾斜角度は同一の値を有するが、本発明の概念はこれに限定されず、第１層１３及び第２層１５の側面の傾斜角度は少なくとも部分的に同一であってもよいし、互いに異なっていてもよい。特に、第１層１３と第２層１５とが互いに接触する部分における傾斜角度は、互いに異なっていてもよい。第１層１３と第２層１５の材料は互いに異なるので、その側面の傾斜角度は、エッチング処理時の工程条件に応じて異なるように設定すればよい。例示的な実施形態では、第１層１３及び第２層１５の傾斜角度が異なるように形成され、したがって、発光装置から放射される光の反射率を増加させ、それによって、発光効率を改善することができる。
本開示の例示的な実施形態では、突出部１１の配置が図示のように規則的であってもよいが、本発明の概念はこれに限定されない。例えば、突出部１１は、不規則に配置されてもよい。この場合であっても、基板１０上で見たときに、１面積当たりの突出部１１におけるピッチＰＴ及び距離ＤＴは所定の範囲内であり、この場合、その密度は、略同程度とすることができる。
本開示の例示的な実施形態では、説明の便宜上、突出部１１が円錐形状のみを有するように示されているが、突出部１１は本開示の概念から逸脱することなく、制限内で様々な形態に変更されてもよい。例えば、突出部１１の形状は、多角錐形状であってもよい。加えて、円錐形状に設けた場合であっても、側面を形成する曲面の形状を部分的に変更してもよい。
本開示の例示的な実施形態において、突出部１１のパターンのピッチＰＴは、直径ＤＭに応じて所定の範囲内の値を有することができる。例えば、突出部１１のピッチＰＴに対する直径ＤＭの比は、約０．３〜約２．０の範囲であってもよい。ただし、突出部１１のピッチＰＴに対する直径ＤＭの比率は、これに限定されず、他の数値であってもよい。
本開示の例示的な実施形態では、第１層１３と第２層１５との界面が基板面、すなわち、基板１０の上面と実質的に並行に形成され、その表面は粗さを有する。
このことは、以下により詳細に説明される。
第１層１３を参照して見ると、第１層１３は、その上面が平坦なほぼ円錐台形状を有してもよい。したがって、第１層１３は、基板面と実質的に並行な上面と、基板面と上面とを連結する側面とを有することができる。第１層１３の上面は、基板１０の方向（図中、下方向）に第１半導体層２０から入射する光ができるだけ基板１０に入射できるように粗面（すなわち、突起や窪み）となっている。言い換えれば、第１層の上面には、基板面の上方向に突出する凸部と、基板面の下方向に窪む凹部とを設けた突起及び窪みを有する。第１層１３の上面、すなわち第２層１５と第１層１３との界面に突起や窪みがない平坦面では、突起や窪みがある面に比べて光の反射率が高くなるため、基板１０の下方に進む光量が少なくなる。第１層１３の上面に突起及び窪みが形成されていると、突起及び窪みが形成されている部分で光が反射するのではなく、光が散乱又は屈折するため、光が基板１０内に進行しやすくなる。第１基板１０に入射した光は、基板１０を通過して基板１０の裏面に出射される。
第１層と第２層との間の突起及び窪みは、図２５ａ及び図２５ｂに示されている。また、図２６ａ及び図２６ｂは、それぞれ、従来の発光装置の第１層の上面及び本開示の例示的な実施形態による発光装置の上面の写真を示す。図２６ａ及び図２６ｂにおいて、各写真は、原子間力顕微鏡（ＡＦＭ）写真であり、第１層の上面に対応する試料は、それぞれ、２μｍ幅及び２μｍ長さで製造される。
図２６ａに示すように、従来技術の場合、第１層の上面は、突起及び窪みが設けられておらず、平坦に設けられている。従来技術の粗さの場合、粗さの標準偏差Ｒｑは０．２００ｎｍ〜０．３００ｎｍであってもよく、粗さの算術平均Ｒａは０．１４０ｎｍ〜０．１９０ｎｍであってもよく、例えば、Ｒｑは０．２１６ｎｍ、Ｒａは０．１６９ｎｍであってもよい。
本開示の例示的な実施形態の場合、図２６ｂに示されるように、粗面化された表面、すなわち、突起及び窪みが、第１層の上面に提供される。ここで、粗さは多様な度合いで提供されてもよいが、本発明による粗さは標準偏差Ｒｑが約０．３００ｎｍ〜約０．５５０ｎｍ、算術平均粗さＲａが約０．２５０ｎｍ〜約０．４００ｎｍ、例えば、標準偏差Ｒｑが０．４４７ｎｍ、算術平均Ｒａが０．３２７ｎｍでもよい。
以上説明したように、本開示の例示的な実施形態による発光装置は、基板に突出パターンが設けられており、突出パターンによって所定方向の光が透過される場合、光抽出効率が著しく向上する。特に、活性層で発生した光は、第１半導体層を通過して基板を通過する方向に進行するため、光が基板を通過する際に、突出パターンによる光拡散や光散乱が発生し、基板後方への光抽出効果が著しく高まる。突出パターンによる光拡散や光散乱は、主に第１層と第２層との界面に設けられた粗面により増大するため、下方に進行する光量が増大する。また、本開示の場合、第１層と第２層との界面に突起及び窪みを設けることにより、第１層及び第２層を通過する光の反射を最小限に抑えることができる。特に、本開示の例示的な実施形態では、第１層、第２層、及び第１半導体層の屈折率が異なるように形成されているため、屈折率は、第１半導体層、第１層、及び第２層の順に低下し、第１半導体層、第１層、及び第２層を通過する光の屈折又は反射は、下方への発光を最大にすることができる。
本実施形態では、第１層において、上面を除く側面には粗面が実質的に設けられていない。側面は、実質的により少ない光が側面を通過する反射面として提供されてもよい。本実施形態において、側面は、後述する第１半導体層から第１層の側面に向かう光の８０％以上、例えば９０％以上、好ましくは９５％以上を反射する反射面であってもよい。本発明の例示的な実施形態では、突出部が設けられていない基板面の領域に粗面を設けなくてもよい。
図２７ａ及び図２７ｂは、それぞれ、例示的な実施形態による発光装置を製造する場合の、図２４の部分Ｐ２及びＰ３に対応する部分の透過型電子顕微鏡（ＴＥＭ）写真である。
図２７ａを参照して、白色で示される部分が第２層１５であり、第２層１５の下に配置される部分が第１層１３に相当する。図示するように、第１層１３の上面には突起及び窪みが不規則に形成されていてもよい。
図２７ｂを参照して、第１層１３の上面を除く側面には粗面が実質的に設けられておらず、第１層１３は突起及び窪みのない実質的に平坦面として設けられている。
また、基板面、すなわち基板１０の上面を、突起及び窪みのない実質的に平坦面としてもよい。
しかし、本開示の例示的な実施形態では、基板１０の上面の場合、突起及び窪みが形成されていない平面として提供されてもよいが、本発明の概念はこれに限定されず、下方向への光の入射率を向上させるために、第１層１３の上面と同様に基板の上面に突起及び窪みが形成されてもよい。すなわち、突出部が設けられていない基板面に粗面を設け、突出部が設けられていない箇所を下向きに進行する光の散乱率を増大させてもよい。その結果、発光装置における光抽出効果を高めることができる。
図２８ａ及び図２８ｂは、第１層の側面の形状に依存する光路を示すＰｈＥＴシミュレーション写真である。なお、図２８ａ及び図２８ｂでは、基板上に第１層を形成した後に第１半導体層を成長させた構成について、光の進行方向を示したが、第１層の側面の形状を除いて全ての条件は同一とした。図２８ａでは第１層の側面に突起及び窪みが形成されるように設定され、図２８ｂでは第１層の側面に突起及び窪みのない平坦な反射面が形成されるように設定された。
図２８ａを参照すると、光が第１半導体層から第１層の側面に進むとき、光は、第１層の側面に形成された突起及び窪みによって、様々な方向に散乱及び反射される。発光装置の光抽出効率は第１半導体層及び基板を通って活性層から基板の裏面にどれだけ光が進むかによって決まるため、図２８ａに示すように、放射状に光が反射又は散乱されると、より低い方向の光効率が著しく低下するという問題が生じる。
逆に、図２８ｂを参照すると、光が第１半導体層から第１層の側面に進むと、第１層の側面が反射面として作用する場合には反射面が平坦であることから、第１層の側面から特定の方向にほとんどの光が反射されるが、反射光は基板に入射し、下方に進む光は著しく増加することが分かる。
上述したように、突出パターン、特に、第１層の上面に粗面を有しかつ反射面からなる側面を有する突出パターンを有する発光装置の光抽出効率は、従来に比べて著しく高くなっている。
上記構造の突出パターンは、次のようにして製造することができる。
図２９ａ〜図２９ｇは、本開示の例示的な実施形態による発光装置の突出パターンの製造法を順に示す断面図である。
まず、図２９ａを参照して、基板１０を準備する。上述したように、基板１０は、ＳｉＣ、Ｓｉ、ＧａＡｓ、ＧａＮ、ＺｎＯ、ＧａＰ、ＩｎＰ、Ｇｅ、Ｇａ2Ｏ3などの物質を含むことができ、絶縁層は、ＳｉＯｘ、ＳｉＯｘＮｙ、ＳｉＮｘなどからなることができる。
図２９ｂを参照すると、粗面、すなわち、突起及び窪みＰＲが、基板１０の上面に形成される突起及び窪みＰＲは、ウェットエッチング、ドライエッチング、研削、又はこれらの組み合わせなどの様々な方法によって形成することができるが、本発明の概念はこれに限定されない。
図２９ｃを参照すると、基板１０上に、第２層を形成するための物質を用いて、絶縁層１５ｉが積層される。絶縁層１５ｉは、基板１０上に第２層を形成することができる物質で形成され、基板１０とは別の屈折率を有する物質で形成されてもよい。
図２９ｄを参照すると、次に、フォトレジスト５０のパターンが、フォトレジスト５０を絶縁層１５ｉ上に塗布し、露光及び現像を含むフォトリソグラフィを行うことによって形成される。
図２９ｅを参照すると、フォトレジスト５０のパターンがリフローされる。フォトレジスト５０をリフローさせることにより、領域によってフォトレジスト５０の厚さが変化するため、その後、絶縁層１５ｉ及びその下の基板１０のエッチング形状が変化する。
図２９ｅ及び図２９ｆを参照すると、フォトレジスト５０をマスクとして絶縁層１５ｉ及び基板１０をエッチングして第１層１３及び第２層１５を有する突出部１１が形成されている。そして、フォトレジストパターンをマスクとして絶縁層１５ｉ及び基板１０の一部をエッチングし、突出部１１が形成される部分を除いて絶縁層１５ｉをエッチングして第２層１５を形成する。第２層１５が形成されていない部分では、基板１０の上面が露出している。ここで、第１層１３は、付加的なエッチングを介して基板１０の上面を元の基板１０の上面よりもオーバーエッチングすることによって形成される。第２層１５のみを形成し、基板１０の本来の上面が露出するようにエッチングを行うと、理論的には基板１０の上面が露出した後に半導体層の成長が容易に起こることが予想されるが、実際にはその後、基板１０の上面に存在するエッチング残渣や不純物により、第１半導体層２０の成長が適切に起こらない。このようにして、追加のエッチングが行われ、基板１０上のエッチング残渣、不純物等が完全に除去される。これにより、第１層１３が形成される。
第１層１３及び第２層１５を形成するためのエッチングは、材料に応じて様々な方法を用いて様々な条件で行うことができる。例えば、絶縁層及び基板１０の部分は、ドライエッチングを用いてパターニングされてもよい。
上述した方法では、第２層１５及び第１層１３を連続的に形成し、同一又は異なるエッチングガスを用いてパターニングしてもよい。
なお、絶縁層１５ｉ及び基板１０は鉛直方向のエッチングを行う異方性であってもよいが、左右方向のエッチングは相対的に行わなくてもよい。
図２９ｇを参照すると、発光装置は、突出部１１が形成された基板上に、第１半導体層２０を含む発光スタックを連続的に形成することによって形成されてもよい。まず、突出部１１が形成された基板１０上に第１半導体層２０が形成される。第１半導体層２０は、まず基板１０の露出面から上方向に成長し、次いで上方向及び側面の方向に成長する。第１半導体層２０が成長した後、活性層３０（図２２参照）及び第２半導体層４０（図２２参照）が、第１半導体層２０上に連続的に形成されてもよい。
より詳細には、まず、上方に第１半導体層２０が形成される。第１半導体層２０は様々な材料の半導体層、例えば、ｎ型窒化物ベースの半導体層から形成されてもよく、有機金属気相成長法又は分子線エピタキシー法（ＭＢＥ）又はハイライド気相成長法（ＨＶＰＥ）を用いて形成されてもよい。
第１半導体層２０の初期成長は、主に基板１０の露出面から上方に発生する３Ｄ成長（例えば、Ｖｏｌｍｅｒ−Ｗｅｂｅｒ成長）であり、成長は、第２層１５の上面では発生しない。第１半導体層２０が上方向に部分的に成長した後、第１半導体層２０は、上方向及び側面の方向に成長する。例示的な実施形態において、第１半導体層２０の側面（図中、水平方向）の方向への成長については、エピタキシャル横方向過成長（ＥＬＯＧ）を有機金属化学蒸着法（ＭＯＣＶＤ）法として使用することができる。
第１半導体層２０は、側面方向と上方向に連続的に成長することで第２層１５の表面を含む基板１０の全面を覆うように結合する。第１半導体層２０は、基板面からの上方向及び／又は側面の方向に成長する過程で、一つの結晶に結合する過程を経る。
第１半導体層２０を側方に成長させて完全に形成した後、選択的に、第１半導体層２０を、ＨＶＰＥを用いてさらに上方に成長させてもよい。ＭＯＣＶＤを用いて第１半導体層２０を形成する場合、その成膜速度がＨＶＰＥよりも遅いため、十分な厚さを有するように第１半導体層２０を速やかに成長させる場合にはＨＶＰＥを用いてもよい。
以上のように形成された第１半導体層２０は、ボイドが形成された状態で基板１０及び突出部１１の表面を覆っている。
本開示の例示的な実施形態において、前記第１半導体層２０を形成する前に、前記基板１０上にバッファ層をさらに形成することができる。例示的な実施形態において、超格子構造は、第１半導体層２０上に異なるバンドギャップを有する２種類の層を交互に積層することによって形成されてもよい。活性層３０は、第１半導体層２０上に形成されている。例示的な実施形態において、量子井戸構造は、量子井戸層及び隔壁層を活性層３０として交互に積層することによって形成されてもよい。活性層３０上に電子ブロック層を形成した後、活性層３０上に第２半導体層４０を形成して発光スタックを製造してもよい。
以上のように、第１層の上面に突起及び窪みを形成することにより、下方に進行する光量を大幅に増加させることができ、その結果、光効率の高い発光装置を製造することができる。
上述の構造を有する発光装置は、様々な種類の半導体チップに実装されてもよい。
図３０は、横型半導体チップを示す、例示的な実施形態による半導体チップを示す断面図である。
図３０を参照すると、半導体チップは、発光装置と、発光装置に接続された第１電極１１０及び第２電極１２０とを含む。発光装置は、基板１０と、基板１０上に設けられた第１半導体層２０と、活性層３０と、第２半導体層４０とを含む。
例示的な実施形態では、第１電極１１０が活性層３０及び第２半導体層４０が設けられていない第１半導体層２０上に配置され、第２電極１２０が第２半導体層４０上に配置される。
第１電極１１０及び／又は第２電極１２０は、単層又は多層の金属からなっていてもよい。第１電極１１０及び／又は第２電極１２０の材料は、Ａｌ、Ｔｉ、Ｃｒ、Ｎｉ、Ａｕ、Ａｇ、Ｃｒ、Ｃｕ、Ｔｉ、Ｒｕ、Ｒｈ、Ｉｒ、Ｍｇ、Ｚｎ、Ａｌ、Ｉｎ、Ｔａ、Ｐｄ、Ｃｏ、及びこれらの多様な金属及び合金を含むことができる。
ここでは、発光効率を高めるために基板１０の上面に複数の突出部１１を設けている。突出部１１は、上述した例示的な実施形態で説明したように、第１層１３と第２層１５とを含む円錐状に、基板１０上に設けられ、第１層と第２層との界面付近にボイドが設けられていてもよい。
第１電極１１０及び第２電極１２０には、絶縁層１３０が設けられており、絶縁層１３０上には、第１電極１１０及び第２電極１２０を露出させるコンタクトホールが設けられている。絶縁層１３０は、第２半導体層４０の上面及び半導体層の側面に配置することができ、第１電極１１０及び第２電極１２０と選択的に接触させることができる。絶縁層１３０は、Ａｌ、Ｃｒ、Ｓｉ、Ｔｉ、Ｚｎ、Ｚｒのうち少なくとも１つを有する酸化物、窒化物、フッ化物、硫化物のうち少なくとも１つからなる絶縁材料又は絶縁樹脂を含んでいてもよい。絶縁層１３０は、例えば、ＳｉＯ2、Ｓｉ3Ｎ4、Ａｌ2Ｏ3、ＴｉＯ2から選択的に形成することができる。絶縁層１３０は、単層又は多層で形成されてもよいが、これに限定されるものではない。
本開示の例示的な実施形態において、第１電極１１０及び第２電極１２０は、コンタクトホールを介して他の要素と連結されてもよい。例えば、第１電極１１０及び第２電極１２０に、コンタクトホールを介して接続された第１パッド及び第２パッドを設けてもよい。また、本開示の例示的な実施形態では、発光装置について、図面を用いて簡単に説明するが、上述した層に加えて、付加機能を有する要素をさらに含んでいてもよい。例えば、光を反射する反射層、特定の要素を絶縁するための付加的な絶縁層、及びはんだの拡散を阻止する抗はんだ層などの種々の層をさらに含むことができる。
また、横型の発光装置を形成する際には、メサを様々な形態で形成し、第１電極１１０及び第２電極１２０の位置や形状も様々に変更することができる。
本開示の例示的な実施形態による発光装置は、第１電極１１０及び第２電極１２０に信号を印加してオン状態にすることによって発光する。出射光は、第１半導体層２０及び基板１０を通ってより低い方向に進み、基板１０に設けられた突出部１１及びボイドにより下方への光抽出効率が高くなる。
上述した例示的な実施形態による発光装置を含む半導体チップは、横型で図示されているが、本発明はこれに限定されるものではない。例えば、例示的な実施形態による発光装置は、垂直型又はフリップチップ型の半導体チップに適用されてもよい。
図３１は、フリップチップ型半導体チップを示す、例示的な実施形態による半導体チップを示す断面図である。フリップチップ型半導体は、基板上に形成された後、反転されて他の要素上に実装されるので、フリップチップ型半導体は、図中において、反転された形で示されている。
図３１を参照すると、発光装置は、基板１０と、基板１０の上面１０Ｒに設けられた発光スタックと、発光スタックに接続された第１電極１１０及び第２電極１２０とを含む。
本発明の例示的な実施形態では、基板１０はパターン化され、その上面に複数の突出部及びボイドが設けられる。
この発光スタックは、基板１０の上面１０Ｒに連続的に積層された第１半導体層２０、活性層３０、及び第２半導体層４０を含む。例示的な実施形態では、発光スタックが活性層３０及び第２半導体層４０を含む少なくとも１つのメサ形態で提供されてもよい。発光スタックがメサの形態で設けられる場合、発光スタックは複数の突出部を含んでもよく、複数の突出部は、互いに離間されていてもよい。
発光スタック上には絶縁層１３０ａが設けられている。活性層３０、第２半導体層４０、及び絶縁層１３０ａを通過して第１半導体層２０の一部を露出させる少なくとも一つのコンタクトホールＣＨが発光スタックに設けられている。第１電極１１０は、コンタクトホールＣＨを介して露出された第１半導体層２０に接続される。第２電極１２０は、絶縁層１３０ａに形成された開口部を介して露出した第２半導体層４０に接続されている。追加の絶縁層１３０ｂは、発光スタックの側面にさらに設けられてもよい。追加の絶縁層１３０ｂは、活性層３０から放出された光が発光スタックの側面の方向に放出されないように、様々な種類のミラー（例えば、金属ミラー又は誘電体ミラー）で形成することができる。
本開示の例示的な実施形態による発光装置は、第１電極１１０及び第２電極１２０が同一面に配置され、小型であるため、基板１０の配線に容易に実装することができる。
本開示の例示的な実施形態による発光装置は、第１電極１１０及び第２電極１２０に信号を印加してオン状態にすることによって発光する。出射光は、第１半導体層２０及び基板１０を通ってより低い方向に進み、基板１０に設けられた突出部１１及びボイドにより下方への光抽出効率が高くなる。
上記構造の発光装置は、光抽出効率が高いため、本開示の例示的な発光装置の発光効率と従来技術の発光装置の発光効率とを比較する実験を行った。
以下の実験では、まず、比較例１、２は、全高がそれぞれ１．７μｍ、２．１μｍの第１層のみからなる突出部が形成された基板を用いた発光装置であり、比較例３は、第１層と第２層とからなる突出部が形成された基板を用いた発光装置であり、比較例１〜３の光抽出効率を調べた。本実験では、基板と第１層をサファイアで形成し、第２層をＳｉＯ2で形成した。比較例１〜３において、突出パターン以外の要素は同様である。比較例３では、第１層の高さは０．４μｍであり、第２層の高さは１．７μｍであった。
表１２に、比較例１〜比較例３の発光効率を示す。
Figure 2021530856
表１２を参照して、第１層のみで突出部が形成された比較例１及び比較例２を見ると、比較例１よりも突出部の高さが高い比較例２では、比較例１に比べて発光効率が２．２％向上した。突出部の高さを２．１μｍに固定した場合、第１層及び第２層で形成された比較例３の発光効率は第１層のみで形成された比較例２の発光効率よりも有意に高く、比較例２の発光効率は、比較例１に比べて２．２％向上し、比較例３の発光効率は比較例１に比べて５．７％有意に向上した。このように、第１層と第２層とで突出部を形成した場合には、他の場合に比べて発光効率が著しく高くなることが確認された。
次に、第１層と第２層との界面に粗面を有する突出パターンが形成された発光装置を実施例として用い、比較例１及び比較例３と併せて、本実施例の発光効率を測定した。図３２は、比較例１、比較例３、及び本実施例による発光装置の波長による発光強度を示すグラフである。図３２において、本実施例の発光装置は、突出部を除いて、比較例３と同様の条件で作製した。本実施例の突出部の場合、比較例３とは異なり、第１層と第２層との界面に突起及び窪みが形成されていた。
図３２を参照すると、比較例３の方が比較例１よりも発光効率が高く、上記表１２の結果とほぼ同じであることが分かる。また、図３０を参照すると、比較例３と比較して、本実施例の発光効率は、ほとんどの波長帯域、特に約４５０ｎｍ〜約４６０ｎｍの範囲でかなり高かった。比較例３及び本実施例では、本実施例の第１層の上面の突起及び窪みを除いて他の部分は全て同一に形成されているため、発光効率の差は、第１層の上面の突起及び窪みによるものと解釈された。
本明細書では特定の例示的な実施形態及び実施例を説明したが、他の実施形態及び変形例は、この説明から明らかである。したがって、本発明の概念は、そのような実施形態に限定されるものではなく、むしろ、添付の特許請求の範囲のより広い範囲、ならびに当業者には明らかであろう様々な自明な変形例及び同等の構成に限定される。
したがって、本開示の技術的範囲は、本明細書の詳細な説明に記載された内容に限定されるものではなく、特許請求の範囲によって定義されるべきである。

Claims (30)

  1. 基板と、
    前記基板から突出する複数の突出部のパターンと、
    前記基板上に設けられた第１半導体層と、
    前記第１半導体層上に設けられた活性層と、
    前記活性層上に設けられた第２半導体層と、
    を含み、
    前記突出部の各々は、前記基板と一体かつ分離不能に形成され、かつ、前記基板の上面から突出する第１層と、前記第１層上に設けられ、前記第１層とは異なる材料で形成された第２層と、を含み、
    隣り合う２つの突出部の中心間の間隔をピッチと呼ぶとき、前記突出部の直径と前記突出部のパターンの前記ピッチとの比は、約０．８〜約１．０である、発光装置。
  2. 前記突出部の各々の直径は、約２．５マイクロメートル〜約３．５マイクロメートルであり、
    前記ピッチは、約２．５マイクロメートル以上約３．５マイクロメートル以下である、請求項１に記載の発光装置。
  3. 前記突出部の各々の直径は、約２．６マイクロメートル〜約２．８マイクロメートルであり、
    前記ピッチは、約２．９マイクロメートル〜約３．１マイクロメートルである、請求項２に記載の発光装置。
  4. 前記突出部の各々の直径は、約２．８マイクロメートルである、請求項３に記載の発光装置。
  5. 前記第１層の高さと前記第２層の高さとの比が、約０．２〜約１．５である、請求項１に記載の発光装置。
  6. 前記第１層の高さと前記第２層の高さとの比が、約０．７５〜約１．５である、請求項５に記載の発光装置。
  7. 前記第２層の高さは、前記第１層の高さよりも大きい、請求項６に記載の発光装置。
  8. 前記突出部の直径は、前記ピッチ以下である、請求項１に記載の発光装置。
  9. 前記第１層の側面の傾斜角度と前記第２層の側面の傾斜角度とが異なる、請求項１に記載の発光装置。
  10. 前記第１半導体層は、前記突出部の側面に対応する領域の一部に空隙を有する、請求項１に記載の発光装置。
  11. 基板と、
    前記基板と一体かつ分離不能に形成され、前記基板の上面から突出する第１層と、前記第１層上に設けられ、前記第１層とは異なる材料で形成される第２層と、を含む複数の突出部のパターンと、
    前記基板上に設けられ、発光する発光スタックと、
    を含み、
    前記発光スタックは、前記突出部の前記第１層の少なくとも１つの側面上に設けられた空隙を有し、
    前記第１層の高さと前記第２層の高さとの比は２．５より大きく、９．５より小さい、発光装置。
  12. 前記発光スタックが、基板上に設けられた第１半導体層と、前記第１半導体層上に設けられた活性層と、前記活性層上に設けられた第２半導体層と、を含み、
    前記空隙は、前記第１半導体層内に設けられている、請求項１１に記載の発光装置。
  13. 前記基板からの前記空隙の最上部の高さと、前記基板表面からの前記第１層の最上部の高さとは、実質的に同じである、請求項１２に記載の発光装置。
  14. 前記空隙は、前記第１層の上面が平面視で円形状である場合、前記円に内接する正六角形の頂点に対応して設けられる、請求項１３に記載の発光装置。
  15. 前記基板の上面に垂直で円の中心を通る平面に沿って切断した場合、空隙は、直角三角形であり、
    前記直角三角形の斜辺は、第１層の側面である、請求項１４に記載の発光装置。
  16. 前記第１層の高さと前記第２層の高さとの比が、２．５より大きく、９．５より小さい、請求項１１に記載の発光装置。
  17. 前記第１層の高さは、約０．２５以上約０．５５以下であり、前記第１層と前記第２層の高さの合計は、約２．１マイクロメートルである、請求項１６に記載の発光装置。
  18. 請求項１１〜１７のいずれかに記載の発光装置の製造方法であって、
    複数の突出部のパターンを基板上に形成する工程であって、前記突出部の各々が、基板の上面から突出する第１層と、前記第１層上に設けられ、前記第１層とは異なる材料で形成される第２層とを含む工程と、を含む工程と、
    前記基板上に、第１半導体層、活性層、及び第２半導体層を順次形成する工程と、
    含み、
    前記第１半導体層を形成する工程は、前記基板上に前記第１半導体層の材料を三次元（３Ｄ）成長させる工程と、前記基板上に前記第１半導体層の材料を二次元（２Ｄ）成長させる工程と、を含む、発光装置の製造方法。
  19. 基板と、
    前記基板と一体かつ分離不能に形成され、かつ、前記基板の表面から突出する第１層と、前記第１層上に設けられ、前記第１層とは異なる材料で形成される第２層と、を含む複数の突出部のパターンと、
    前記基板上に設けられ、発光する発光スタックと、
    を含み、
    前記第１層は、上面と、前記基板の表面と前記第１層の上面とを接続する側面と、を含み、
    前記第１層の上面は、粗面を有する、発光装置。
  20. 前記第１層の前記上面の粗さにおいて、前記粗さの標準偏差Ｒｑは、約０．３００ｎｍ〜約０．５５０ｎｍであり、
    前記粗さの算術平均Ｒａは、約０．２５０ｎｍ〜約０．４００ｎｍである、請求項１９に記載の発光装置。
  21. 発光スタックは、基板上に設けられ、前記突出部を覆う第１半導体層と、前記第１半導体層上に設けられた活性層と、前記活性層上に設けられた第２半導体層と、を有し、
    前記活性層から出射された光は、前記第１半導体層を通過して前記基板の方向に進行する、請求項１９に記載の発光装置。
  22. 前記第１層の屈折率が、前記第２層の屈折率よりも大きい、請求項２１に記載の発光装置。
  23. 前記第１層の屈折率が約１．６〜約２．４５であり、
    前記第２層の屈折率が約１．３〜約２．０である、請求項２２に記載の発光装置。
  24. 前記第１層及び前記第２層の屈折率は、前記第１半導体層の屈折率よりも小さい、請求項２２に記載の発光装置。
  25. 前記第１半導体層の屈折率が、約２．０〜約２．５である、請求項２４に記載の発光装置。
  26. 前記基板は、前記突出部が設けられていない領域に粗面を有する、請求項１９に記載の発光装置。
  27. 前記側面は、前記第１半導体層から前記側面に向かって進行する光の９０％以上を反射する反射面である、請求項１９に記載の発光装置。
  28. 請求項１９〜２７のいずれかに記載の発光装置の製造方法であって、
    基板を準備する工程と、
    前記基板の上面に粗面を形成する工程と、
    前記基板の屈折率とは異なる屈折率を有する材料の絶縁層を形成する工程と、
    前記絶縁層上にフォトレジストを形成し、フォトリソグラフィを用いてフォトレジストをパターニングする工程と、
    前記フォトレジストをリフローする工程と、
    前記フォトレジストをマスクとして用いて前記絶縁層及び前記基板をエッチングする工程と、
    前記基板上に発光スタックを形成する工程と、
    を含む、発光装置の製造方法。
  29. 前記粗面は、ウェットエッチング、ドライエッチング、及び研削の少なくともいずれか１つによって形成される、請求項２８に記載の発光装置の製造方法。
  30. 前記絶縁層及び前記基板をエッチングする工程は、異方的に行われる、請求項２８に記載の発光装置の製造方法。
JP2020546148A 2018-07-09 2019-07-09 発光装置 Active JP7436371B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2024017915A JP2024050867A (ja) 2018-07-09 2024-02-08 発光装置

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
KR10-2018-0079626 2018-07-09
KR1020180079626A KR102554230B1 (ko) 2018-07-09 2018-07-09 발광 소자
KR1020180119585A KR20200039956A (ko) 2018-10-08 2018-10-08 발광 소자 및 이의 제조 방법
KR10-2018-0119585 2018-10-08
KR10-2018-0122759 2018-10-15
KR1020180122759A KR20200042316A (ko) 2018-10-15 2018-10-15 발광 소자 및 이의 제조 방법
PCT/KR2019/008410 WO2020013563A1 (ko) 2018-07-09 2019-07-09 발광 소자 및 이의 제조 방법

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2024017915A Division JP2024050867A (ja) 2018-07-09 2024-02-08 発光装置

Publications (3)

Publication Number Publication Date
JP2021530856A true JP2021530856A (ja) 2021-11-11
JPWO2020013563A5 JPWO2020013563A5 (ja) 2022-07-15
JP7436371B2 JP7436371B2 (ja) 2024-02-21

Family

ID=69141786

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2020546148A Active JP7436371B2 (ja) 2018-07-09 2019-07-09 発光装置
JP2024017915A Pending JP2024050867A (ja) 2018-07-09 2024-02-08 発光装置

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2024017915A Pending JP2024050867A (ja) 2018-07-09 2024-02-08 発光装置

Country Status (5)

Country Link
US (2) US11658264B2 (ja)
EP (1) EP3748701A4 (ja)
JP (2) JP7436371B2 (ja)
CN (4) CN113555478A (ja)
WO (1) WO2020013563A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024075388A1 (ja) * 2022-10-05 2024-04-11 株式会社ジャパンディスプレイ 発光素子および発光素子の製造方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020013563A1 (ko) * 2018-07-09 2020-01-16 서울바이오시스 주식회사 발광 소자 및 이의 제조 방법
CN112701198A (zh) * 2020-12-25 2021-04-23 福建晶安光电有限公司 一种图形化衬底、发光二极管及制备方法
WO2022134009A1 (zh) * 2020-12-25 2022-06-30 福建晶安光电有限公司 一种图形化衬底、发光二极管及制备方法
CN116544332A (zh) * 2023-07-06 2023-08-04 江西兆驰半导体有限公司 一种图形化蓝宝石衬底及其制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011058890A1 (ja) * 2009-11-11 2011-05-19 京セラ株式会社 発光素子
US20110186857A1 (en) * 2010-02-04 2011-08-04 Dae Sung Kang Light emitting device, light emitting device package, and lighting system
US20150340558A1 (en) * 2014-05-20 2015-11-26 Ming-Lun Lee Light emitting diode chip

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100700993B1 (ko) 1999-12-03 2007-03-30 크리, 인코포레이티드 향상된 광 적출 구조체를 갖는 발광 다이오드 및 그 제조 방법
JP4269645B2 (ja) 2001-11-05 2009-05-27 日亜化学工業株式会社 付活剤を含有した基板を用いた窒化物半導体ｌｅｄ素子、及び成長方法
US7846820B2 (en) 2004-04-27 2010-12-07 Panasonic Corporation Nitride semiconductor device and process for producing the same
US7342261B2 (en) 2005-05-16 2008-03-11 Dong-Sing Wuu Light emitting device
KR101338698B1 (ko) 2007-04-16 2013-12-06 엘지이노텍 주식회사 질화물 반도체 발광소자
JP5042100B2 (ja) 2008-03-28 2012-10-03 Ｄｏｗａエレクトロニクス株式会社 エピタキシャル成長用基板およびその製造方法ならびにｉｉｉ族窒化物半導体素子
JP5379434B2 (ja) * 2008-09-22 2013-12-25 学校法人 名城大学 発光素子用サファイア基板の製造方法
CN102187477B (zh) * 2008-10-17 2014-09-24 国立大学法人北海道大学 半导体发光元件阵列和其制造方法
JP5330040B2 (ja) 2009-03-17 2013-10-30 株式会社東芝 半導体素子、半導体装置、半導体ウェーハ及び半導体結晶の成長方法
KR101631599B1 (ko) * 2009-12-02 2016-06-27 삼성전자주식회사 발광 소자 및 그 제조 방법
KR20110093007A (ko) * 2010-02-11 2011-08-18 삼성엘이디 주식회사 사파이어의 표면 패턴 형성 방법, 이를 이용한 질화물 반체 발광소자의 제조 방법 및 질화물 반도체 발광소자
WO2011135866A1 (ja) * 2010-04-28 2011-11-03 パナソニック株式会社 窒化物系半導体素子およびその製造方法
KR101272708B1 (ko) * 2010-10-28 2013-06-10 서울옵토디바이스주식회사 개선된 발광 효율을 갖는 발광다이오드 및 제조방법
KR101246832B1 (ko) * 2011-02-18 2013-04-01 한국광기술원 무극성 또는 반극성 ｉｉｉ족 질화물 기반 발광 다이오드 및 이의 제조방법
KR20120128961A (ko) * 2011-05-18 2012-11-28 삼성전자주식회사 반도체 발광소자 및 그 제조방법
KR20130072825A (ko) * 2011-12-22 2013-07-02 엘지이노텍 주식회사 발광소자
CN103579432A (zh) * 2012-08-01 2014-02-12 新世纪光电股份有限公司 发光二极管元件、其制造方法及覆晶式发光二极管元件
KR101979944B1 (ko) * 2012-10-18 2019-05-17 엘지이노텍 주식회사 발광소자
CN103811614B (zh) * 2012-11-14 2020-03-03 韩国光技术院 具有异质材料结构的发光元件及其制造方法
KR20140071161A (ko) * 2012-12-03 2014-06-11 일진엘이디(주) 결정방향 정합성을 나타내는 패턴이 형성된 기판을 포함하는 반도체 발광소자 및 이의 제조방법
TWI543395B (zh) * 2013-04-01 2016-07-21 中國砂輪企業股份有限公司 圖案化光電基板及其製作方法
WO2015159844A1 (ja) 2014-04-16 2015-10-22 Ｊｘ日鉱日石エネルギー株式会社 エピタキシャル成長用基板の製造方法及びそれより得られるエピタキシャル成長用基板並びにその基板を用いた発光素子
JP2016046461A (ja) * 2014-08-26 2016-04-04 豊田合成株式会社 半導体発光素子ウエハ及び半導体発光素子並びに半導体発光素子の製造方法
KR102284535B1 (ko) * 2014-11-12 2021-08-02 서울바이오시스 주식회사 발광 소자 및 그 제조 방법
KR102382440B1 (ko) * 2015-06-22 2022-04-05 삼성전자주식회사 반도체 발광소자
TWI774759B (zh) 2018-04-30 2022-08-21 晶元光電股份有限公司 發光元件及其製造方法
WO2020013563A1 (ko) * 2018-07-09 2020-01-16 서울바이오시스 주식회사 발광 소자 및 이의 제조 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011058890A1 (ja) * 2009-11-11 2011-05-19 京セラ株式会社 発光素子
US20110186857A1 (en) * 2010-02-04 2011-08-04 Dae Sung Kang Light emitting device, light emitting device package, and lighting system
US20150340558A1 (en) * 2014-05-20 2015-11-26 Ming-Lun Lee Light emitting diode chip

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024075388A1 (ja) * 2022-10-05 2024-04-11 株式会社ジャパンディスプレイ 発光素子および発光素子の製造方法

Also Published As

Publication number Publication date
CN210489638U (zh) 2020-05-08
US20210074883A1 (en) 2021-03-11
US20230378394A1 (en) 2023-11-23
CN111801806A (zh) 2020-10-20
CN113555477A (zh) 2021-10-26
JP7436371B2 (ja) 2024-02-21
US11658264B2 (en) 2023-05-23
CN111801806B (zh) 2024-04-09
JP2024050867A (ja) 2024-04-10
EP3748701A4 (en) 2022-03-02
CN113555478A (zh) 2021-10-26
EP3748701A1 (en) 2020-12-09
WO2020013563A1 (ko) 2020-01-16

Similar Documents

Publication Publication Date Title
JP7436371B2 (ja) 発光装置
CN106058000B (zh) 发光二极管及制造该发光二极管的方法
JP4055503B2 (ja) 半導体発光素子
JP3882539B2 (ja) 半導体発光素子およびその製造方法、並びに画像表示装置
JP4356723B2 (ja) 窒化物半導体発光素子の製造方法
JP6096357B2 (ja) 半導体発光素子
US20220285505A1 (en) Indium-gallium-nitride structures and devices
KR101981119B1 (ko) 자외선 반도체 발광 소자
JP2009135192A (ja) 発光素子
KR20200042316A (ko) 발광 소자 및 이의 제조 방법
KR20200039956A (ko) 발광 소자 및 이의 제조 방법
JP7428564B2 (ja) 半導体発光素子
KR102554230B1 (ko) 발광 소자
KR102110458B1 (ko) 발광다이오드 및 그 제조 방법
KR20220161191A (ko) 발광 소자

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220707

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220707

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230316

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230418

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230711

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230905

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20231129

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240109

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240208

R150 Certificate of patent or registration of utility model

Ref document number: 7436371

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150