CN210489638U - 发光元件 - Google Patents

发光元件 Download PDF

Info

Publication number
CN210489638U
CN210489638U CN201921069034.0U CN201921069034U CN210489638U CN 210489638 U CN210489638 U CN 210489638U CN 201921069034 U CN201921069034 U CN 201921069034U CN 210489638 U CN210489638 U CN 210489638U
Authority
CN
China
Prior art keywords
layer
light
substrate
emitting element
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201921069034.0U
Other languages
English (en)
Inventor
闵大泓
尹俊皓
郭雨澈
许珍又
白龙贤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seoul Viosys Co Ltd
Original Assignee
Seoul Viosys Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020180079626A external-priority patent/KR102554230B1/ko
Priority claimed from KR1020180119585A external-priority patent/KR20200039956A/ko
Priority claimed from KR1020180122759A external-priority patent/KR20200042316A/ko
Application filed by Seoul Viosys Co Ltd filed Critical Seoul Viosys Co Ltd
Application granted granted Critical
Publication of CN210489638U publication Critical patent/CN210489638U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/10—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a light reflecting structure, e.g. semiconductor Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/025—Physical imperfections, e.g. particular concentration or distribution of impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Devices (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本实用新型涉及一种发光元件。发光元件包括：基板；多个突出图案，从所述基板突出；第一半导体层，设置于所述基板上；活性层，设置于所述第一半导体层上；及第二半导体层，设置于活性层上，其中，各突出图案包括：第一层，与所述基板形成为不分离的一体，并且从所述基板的上表面突出；及第二层，设置于所述第一层上，利用与所述第一层不同的材料构成。

Description

发光元件
技术领域
本实用新型涉及一种发光元件。
背景技术
作为自身发光的光源中的一个，最近大多使用发光二极管(Light EmittingDiode：LED)。发光二极管利用化合物半导体的特性将电信号转换为如红外线、可视光线、紫外线等的光的形态。随着发光元件的光效率增加，发光元件正应用于如显示装置、照明设备等多种领域。
实用新型内容
本实用新型的目的在于提供一种光提取效率及可靠性较高的发光元件。
根据本实用新型的一实施例的发光元件包括：基板；多个突出图案，从所述基板突出；第一半导体层，设置于所述基板上；活性层，设置于所述第一半导体层上；及第二半导体层，设置于活性层上，其中，各突出图案包括：第一层，与所述基板形成为不分离的一体，并且从所述基板的上表面突出；及第二层，设置于所述第一层上，利用与所述第一层不同的材料构成，其中，当彼此相邻的两个突出图案的中心之间的间距称为峰间距时，所述突出图案的直径和所述峰间距的比是0.8至1.0。
根据本实用新型的一实施例，所述各突出图案的直径可以是2.5μm至 3.5μm，所述峰间距可以是2.5μm以上且小于3.5μm。
根据本实用新型的一实施例，所述各突出图案的直径可以是2.6μm至 2.8μm，所述峰间距可以是2.9μm至3.1μm。
根据本实用新型的一实施例，所述各突出图案的直径可以是2.8μm。
根据本实用新型的一实施例，所述第一层和所述第二层的高度比可以是 0.2至1.5，并且，所述第一层和所述第二层的高度比可以是0.75至1.5。或者，所述第二层的高度可以大于第一层的高度。
根据本实用新型的一实施例，所述突出图案的直径可以与所述峰间距相同或小于所述峰间距。
根据本实用新型的一实施例，所述第一层的侧面倾斜度和第二层的侧面倾斜度可以彼此不同。
根据本实用新型的一实施例，所述第一半导体层中在与所述突出图案的侧部对应的一部分区域可设置有空洞。
根据本实用新型的一实施例的发光元件可包括：基板；多个突出图案，包括第一层和第二层，所述第一层与所述基板形成为不分离的一体，并从所述基板的上表面突出，所述第二层设置于所述第一层上，并利用与所述第一层不同的材料构成；及发光层叠体，设置于所述基板上并射出光，其中，所述发光层叠体具有设置于所述突出图案的所述第一层的至少一侧的空洞，所述第一层和所述第二层的高度的比是大于2.5且小于9.5。
根据本实用新型的一实施例，所述发光层叠体可包括：第一半导体层，设置于所述基板上；活性层，设置于所述第一半导体层上；及第二半导体层，设置于所述活性层上，其中，所述空洞设置于所述第一半导体层。
根据本实用新型的一实施例，所述空洞的最上部和所述第一层的最上部的从所述基板表面的高度可以相同。
根据本实用新型的一实施例，当从平面上观察时所述第一层的上表面具有圆形形状时，所述空洞可与内接于所述圆形的正六边形的顶点对应而设置。
根据本实用新型的一实施例，沿垂直于所述基板的上表面且经过所述圆形的中心的面切割时，所述空洞的形状可具有直角三角形形状，所述直角三角形的斜边可以是所述第一层的侧面。
根据本实用新型的一实施例，所述第一层的高度可以是0.25μm以上且 0.55μm以下，且所述第一层和第二层的高度之和可以是2.1μm。
根据本实用新型的一实施例的发光元件包括：基板；多个突出图案，包括：第一层和第二层，所述第一层与所述基板形成为不分离的一体，并从所述基板的表面突出，所述第二层设置于所述第一层上，并利用与所述第一层不同的材料构成；及发光层叠体，设置于所述基板上并射出光，其中，所述第一层包括上表面和连接所述基板表面和所述上表面的侧面，所述第一层的上表面具有粗糙面。
根据本实用新型的一实施例，所述第一层的上表面的粗糙面的粗糙度均方根偏差Rq可以是0.300nm至0.550nm，粗糙度算数平均偏差Ra可以是0.250nm至0.400nm。
根据本实用新型的一实施例，所述发光层叠体可包括：第一半导体层，设置于所述基板上，并覆盖所述突出图案；活性层，设置于所述第一半导体层；及第二半导体层，设置于所述活性层上，其中，从所述活性层射出的光经过所述第一半导体层朝所述基板方向行进。
根据本实用新型的一实施例，所述第一层的折射率可以大于所述第二层的折射率。
根据本实用新型的一实施例，所述第一层的折射率可以是1.6至2.45，所述第二层的折射率可以是1.3至2.0。
根据本实用新型的一实施例，所述第一层及所述第二层的折射率可以小于所述第一半导体层的折射率。
根据本实用新型的一实施例，所述第一半导体层的折射率可以是2.0至2.5。
根据本实用新型的一实施例，所述基板在没有设置所述突出图案的区域可具有粗糙面。
根据本实用新型的一实施例，所述侧面可以是反射从所述第一半导体层朝所述侧面方向行进的光的90％以上的光的反射面。
本实用新型的一实施例提供一种光提取效率及可靠性较高的发光元。
附图说明
图1是图示根据本实用新型的一实施例的发光元件的示意性剖面图。
图2是从平面上观察图1的发光元件的构成要素中的设置有突出图案的基板的平面图。
图3是沿图2的I-I'线截取的剖面图。
图4是在根据本实用新型的一实施例的发光装置中，图示形成有突出图案的基板和第一半导体层的生长方向的图。
图5是放大图示图4中以虚线构成的四边形内的图。
图6是图示根据本实用新型的一实施例的半导体芯片的剖面图，是图示横向型半导体芯片的图。
图7是图示根据本实用新型的一实施例的半导体芯片的剖面图，是图示倒装芯片型半导体芯片的图。
图8是图示根据表1中的突出图案的峰间距而变化的光射出效率的曲线图。
图9是图示根据表2中的突出图案的峰间距而变化的光射出效率的曲线图。
图10是图示根据表3至6中的直径而变化的光射出效率的曲线图。
图11是图示根据本实用新型的一实施例的发光元件的示意性剖面图。
图12是从平面上观察图11的发光元件的构成要素中的设置有突出图案的基板的平面图。
图13是沿图12的I-I'线截取的剖面图。
图14是放大图示图13的P1的剖面图。
图15a至图15d是图示未设置空洞的发光元件的突出图案的结构的图。
图16a至图16d是图示设置有空洞的突出图案的结构的图。
图17是图示表11的仿真结果的曲线图。
图18a至图18b是图示制造突出图案的步骤中的一部分的剖面图。
图19是图示根据本实用新型的一实施例的半导体芯片的剖面图。
图20是图示根据本实用新型的一实施例的发光元件的示意性剖面图。
图21是从平面上观察图20的发光元件的构成要素中的设置有突出图案的基板的平面图。
图22是沿图21的I-I'线截取的剖面图。
图23a是放大图示图22的P1的剖面图，图23b是放大图示图23a的P4的剖面图。
图24a至图24b是示出根据第一层侧面的形状引起的光的路径的图，是将PhET仿真照片中的光的路径部分以直线图示的图。
图25a至图25g是在根据本实用新型的一实施例的发光元件中，依次图示制造突出图案的方法的剖面图。
图26是图示根据本实用新型的一实施例的半导体芯片的剖面图，是图示横向型半导体芯片的图。
图27是图示根据本实用新型的一实施例的半导体芯片的剖面图，是图示倒装芯片型半导体芯片。
符号说明：
10：基板
11：突出图案
13：第一层
15：第二层
20：第一半导体层
21：第一生长图案
23：第二生长图案
30：活性层
40：第二半导体层
110：第一电极
120：第二电极
130：绝缘膜
具体实施方式
本实用新型能够进行多种变更，并且可以具有各种形态，附图中举例示出特定实施例，并在本说明书中进行详细说明。然而，这并非为了将本实用新型限定于特定的公开的形态，应该按包括被包含于本实用新型的思想及技术范围的所有变更、等同物乃至替代物的情形得到理解。
以下，参照附图更加详细地说明本实用新型的优选的实施例。
图1是图示根据本实用新型的一实施例的发光元件的示意性剖面图。
参照图1，根据本实用新型的一实施例的发光元件包括基板10及设置于基板10上的发光层叠体。
发光层叠体包括依次设置于基板10上的第一半导体层20、活性层30及第二半导体层40。
基板10可以是透光性或非透光性的基板，可以是导电性或绝缘性基板。基板10可使用用于半导体单晶体的生长，例如，用于氮化物单晶体的生长的生长用基板。
作为基板10可使用蓝宝石基板。然而，基板10的材料并非局限于此，可以利用多种材料构成，例如，SiC、Si、GaAs、GaN、ZnO、GaP、InP、Ge、 Ga2O3等材料构成。尤其，蓝宝石可具有拥有六角菱形(Hexa-Rhombo R3c) 对称性的结晶。在蓝宝石的情况下，c轴及a轴方向的晶格常数为
Figure DEST_PATH_GDA0002379620530000051
和
Figure DEST_PATH_GDA0002379620530000052
并具有C(0001)面、A(1120)面、R(1102)面等。蓝宝石的C面比较易于氮化物薄膜的生长，并在高温下稳定，因此可使用为氮化物半导体的生长用基板。
本实用新型的一实施例中，基板10是图案化的基板，在其上表面设置有多个突出图案11。换言之，突出图案11设置为从基板10的上表面朝上部方向突出的形态。本实用新型的一实施例中，突出图案11可设置成宽度朝上部方向逐渐减小的颠倒的圆锥形状，当在基板10上沿垂直的面切割突出图案11时，突出图案11的剖面可以大致是三角形。
突出图案11包括从基板10的上表面依次层叠的第一层13和第二层15。第一层13设置于基板10上，第二层15设置于第一层13上。
第一层13与基板10形成为不分离的一体。因此，第一层13由与基板10相同的材料构成。在突出图案11的形状为圆锥形的情况下，第一层13的上表面可具有圆形形状。
第二层15由与第一层13不同的材料构成。第二层15的材料可以是折射率与第一层13的材料的折射率不同的材料，本实用新型的一实施例中第一层13 的折射率可以大于第二层15的折射率。在此情况下，第二层15的材料可使用折射率比第一层13的折射率小的多种绝缘物质，例如，可使用折射率为约1.0 至约1.7的绝缘物质。作为具有这样的折射率的材料，第二层15可以举例出SiOx、 SiOxNy、SiNx。本实用新型的一实施例中，第一层13可以利用蓝宝石构成，第二层15可以利用SiO2构成，在此情况下，第一层13的折射率为1.76，第二层 15的折射率为1.46左右，从而可以比基板10的折射率小。
设置有突出图案11的基板10上可设置多个化合物半导体层。多个化合物半导体层可以以多种方法形成，例如，可利用电子束沉积、物理气相沉积(PVD： physical vapordeposition)、化学气相沉积(CVD：chemical vapor deposition)、等离子体激光沉积(PLD：plasma laser deposition)、双型热沉积(dual-type thermal evaporation)、溅射(sputtering)、金属有机化学气相沉积(MOCVD： metal organic chemical vapordeposition)等。然而，形成多个化合物层的方法并非局限于此。
第一半导体层20可设置于基板10上。第一半导体层20是掺杂有第一导电型掺杂剂的半导体层。第一导电型掺杂剂可以是n型掺杂剂。第一导电型掺杂剂可以是Si、Ge、Se、Te或C。
本实用新型的一实施例中，第一半导体层20可包括氮化物系半导体材料。例如，第一半导体层20可利用具有InxAlyGa1-x-yN(0≤x≤1，0≤y≤1，0≤x+y≤1) 的组成式的半导体材料构成。本实用新型的一实施例中，具有所述组成式的半导体材料可以举出GaN、AlN、AlGaN、InGaN、InN、InAlGaN、AlInN、AlGaAs、GaP、GaAs、GaAsP、AlGaInP等。第一半导体层20可以利用所述半导体材料以生长为包括Si、Ge、Sn、Se、Te等的n型掺杂剂的方式形成。
本实用新型的一实施例中，第一半导体层20还可具有带隙彼此不同的两个种类层交替层叠而形成的结构。带隙彼此不同的两个种类的层交替层叠叠而形成的结构可以是超晶格结构，据此，第一半导体层20的电流扩散性 (current spreading)可以得到改善，并且应力可被缓解。
带隙彼此不同的两个种类的层交替地形成，并且可包括互不相同的薄膜结晶层。此情况下，当带隙彼此不同的两层交替层叠时，周期结构由比基本单位晶格长的晶体晶格。具有互不相同的带隙的两层是具有宽带隙(wide band gap)的层和具有窄带隙(narrowband gap)的层。本实用新型的一实施例中，具有宽带隙的层可以是AlaGabIn(1-a-b)N(0≤a＜1，0＜b≤1)，例如，可以是GaN 层。具有窄带隙的层可以是AlaGabIn(1-a-b)N(0≤a＜1，0＜b≤1)，例如，可以是GabIn(1-b)N(0＜b≤1)。
本实用新型的一实施例中，所述宽带隙层和窄带隙层中至少一个可包括n 型杂质。
活性层30相当于设置于第一半导体层20上的发光层。
活性层30是通过第一导电型半导体层注入的电子(或空穴)和通过第二半导体层40注入的空穴(或电子)彼此相遇，并借由根据活性层30的形成物质的能带(Energy Band)的带隙(Band Gap)差而释放光的层。活性层30可以发射紫外线、蓝色、绿色及红色中的至少一个峰值波长。
活性层30可由化合物半导体实现。活性层30可由例如3族-5族或2族-6族的化合物半导体中的至少一个实现。活性层30中可采用量子阱结构，可具有量子阱层和阻隔层交替层叠的多量子阱结构(Multi-Quantum Well)。然而，活性层30的结构并非局限于此，也可以是量子线(Quantum Wire)结构、量子点(Quantum Dot)结构等。
本实用新型的一实施例中，量子阱可由具有InxAlyGa1-x-yN(0≤x≤1，0≤y≤1， 0≤x+y≤1)的组成式的材料布置。阻隔层可利用具有InxAlyGa1-x-yN(0≤x≤1， 0≤y≤1，0≤x+y≤1)的组成式的半导体材料形成，并且可以以与阱层不同的组成比来设置。在此，阻隔层可具有比阱层的带隙更宽的带隙。
例如，阱层和阻隔层可利用AlGaAs/GaAs、InGaAs/GaAs、InGaN/GaN、 GaN/AlGaN、AlGaN/AlGaN、InGaN/AlGaN、InGaN/InGaN、InGaP/GaP、AlInGaP/InGaP、InP/GaAs的成对物质中的至少一个构成。本实用新型的一实施例中，活性层30的阱层可由InGaN实现，阻隔层可由AlGaN系半导体实现。本实用新型的一实施例中，阱层的铟组分可具有比阻隔层的铟组分更高的组成比，阻隔层可以不具有铟组分。或者，阱层中不包括铝，而阻隔层中可包括铝。然而，阱层和阻隔层的组成并非局限于此。
根据本实用新型的一实施例，阻隔层可具有比阱层的厚度更厚的厚度。然而，若阱层的厚度过薄，则载体的约束效率将降低，若过厚，则载体可能被过度地约束。在阻隔层的厚度过薄的情况下，电子的阻挡效率将降低，过厚的话，可能将过度地阻挡电子。
据此，适当地调整阻隔层和阱层的厚度，从而可以根据光的波长和量子阱结构而有效地将各载体约束于阱层。
本实用新型的一实施例中，各阱层的厚度并未特别限定，并且，每个厚度可以相同也可以不同。在各阱层的厚度相同的情况下，由于量子能级相同，因此从各阱层中的发光波长可以变得相同。在此情况下，可获得半峰宽较窄的发光光谱。在每个阱层的厚度不同的情况下，每个阱层中的发光波长可能变得不同，据此，可扩宽发光光谱的宽度。
本实用新型的一实施例中，多个阻隔层中的至少一个可包括掺杂剂，例如可包括n型及p型掺杂剂中的至少一个。在阻隔层添加有n型掺杂剂的情况下，可以是n型的半导体层。在阻隔层是n型半导体层的情况下，可增加注入至活性层30的电子的注入效率。
本实用新型的一实施例中，虽然阻隔层可具有多种厚度，然而，位于最上部的阻隔层可具有与其他阻隔层相同的厚度或更厚的厚度。
在活性层30具有多量子阱结构的情况下，量子阱层和阻隔层的组成可按照发光元件所需的发光波长而设定。本实用新型的一实施例中，多个阱层的组成可全部相同，也可不同。例如，下部侧的阱层中可包括杂质，然而上部侧的阱层可以不包括杂质。
第二半导体层40设置于活性层30上。
第二半导体层40是具有第二导电型掺杂剂的半导体层，所述第二导电型掺杂剂具有与第一导电型掺杂剂相反的极性。第二导电型掺杂剂可以是p型掺杂剂，以第二导电型掺杂剂为例，可包括Mg、Zn、Ca、Sr、Ba等。
本实用新型的一实施例中，第二半导体层40可包括氮化物系半导体材料。第二半导体层40可利用具有InxAlyGa1-x-yN(0≤x≤1，≤y≤1，0≤x+y≤1)的组成式的半导体材料构成。本实用新型的一实施例中，具有所述组成式的半导体材料可以举出GaN、AlN、AlGaN、InGaN、InN、InAlGaN、AlInN、AlGaAs、 GaP、GaAs、GaAsP、AlGaInP等。第二半导体层40可以以利用所述半导体材料生长为包括Mg、Zn、Ca、Sr、Ba等的p型掺杂剂的方式而形成。
虽然未图示，除基板10、第一半导体层20、活性层30及第二半导体层40 以外，额外地还可设置有诸如缓冲层和/或电子阻挡层之类的功能层。
例如，基板10和第一半导体层20上可设置有缓冲层。缓冲层可形成为单层或多层。本实用新型的一实施例中，缓冲层可构成为InxAlyGa1-x-yN(0≤x≤1，0≤y≤1，0≤x+y≤1)，可包括例如AlN、AlGaN、InGaN、InN、InAlGaN、AlInN、 AlGaAs、GaP、GaAs、GaAsP、AlGaInP及ZnO材料中的至少一个。
缓冲层可以通过将互不相同的半导体层交替地配置而形成为超晶格 (superlattice)结构。缓冲层可以为了缓和基板10和氮化物系列的半导体层之间的晶格常数而配置，并可被定义为缺陷控制层。缓冲层的晶格常数可具有基板10和氮化物系列的半导体层的晶格常数之间的值。缓冲层可以不形成，对此并受限制。
并且，第二半导体层40和活性层30之间可额外地布置有电子阻挡层。电子阻挡层可减少由于第二半导体层40内的掺杂剂而引起的结晶性低下，并且可防止第二半导体层40内掺杂剂扩散至活性层30。并且，电子阻挡层可阻挡来自活性层30的电子行进至第二半导体层40，据此，可防止电子阻挡层和第二半导体层40之间的电流的扩散现象。本实用新型的一实施例中，电子阻挡层可利用具有InxAlyGa1-x-yN(0≤x≤1，0≤y≤1，0≤x+y≤1)的组成式的半导体材料形成。作为一例，电子阻挡层可利用GaN、AlGaN、InGaN、InAlGaN、AlInN 中的至少一个构成。
电子阻挡层可具有比活性层30内阻隔层的带隙更宽的带隙。电子阻挡层的带隙可根据构成电子阻挡层的材料的组成而变化。例如，在电子阻挡层利用AlGaN构成的情况下，可通过改变铝的组成比而使带隙设定为不同，带隙越宽，提升电子阻挡效果越好。
本实用新型的一实施例中，电子阻挡层可布置为单层或多层，且可包括第二导电型掺杂剂，例如可包括p型导电型掺杂剂。据此，电子阻挡层可以是具有例如Mg、Zn、Ca、Sr、Ba等的p型掺杂剂的p型半导体层，电子阻挡层可以是包括有p型掺杂剂的GaN、AlGaN、InGaN中的至少一个。本实用新型的一实施例中，电阻阻挡层可形成为互不相同的至少两层交替地布置的超晶格机构。
本实施例中，缓冲层及单子阻挡层是作为一例而公开的，缓冲层或者电子阻挡层中的至少一个可以被省略。并且，当然在发光元件还可增加有除缓冲层及电子阻挡层以外的额外的功能性层。
如上所述，根据本实用新型的一实施例的发光元件中，基板10上设置有多个突出图案11，对突出图案11进行详细说明。
图2是从平面上观察图1的发光元件的构成要素中的设置有突出图案11的基板10的平面图，图3是沿图2的I-I'截取的剖面图。
参照图2及图3，基板10的上表面上设置有突出图案11，突出图案11包括第一层13和第二层15。
各突出图案11从平面上观察时可具有圆形形状。在突出图案11设置为圆锥形状的情况下，圆锥的顶点部分成为中心。
突出图案11可设置为具有预定直径DM和高度HT的尺寸。直径DM在剖面上观察时意味着突出图案11的最下端的宽度，高度HT意味着从基板10的上表面至突出图案11的顶点为止的距离。本实施例中，各突出图案11可具有彼此相同的直径DM和高度HT。然而，各突出图案11可以不具有完全相同的直径 DM和高度HT，作为直径DM和高度HT可以在预定范围内存在差异。
从平面上观察时，第一层13和第二层15的直径不同，然而可设置为中心相同的同心圆形状。在突出图案11设置为圆锥形状的情况下，第一层13的直径大于第二层15的直径。在此，第一层13及第二层15的直径从剖面上观察时意味着第一层13及第二层15的最下端的宽度。
本实用新型的一实施例，突出图案11可以以多种形态排列于基板10的上表面上。例如，突出图案11可布置于四角晶格图案中的四边形的每个顶点，也可布置于六角晶格图案中六边形的每个顶点。本实用新型的一实施例中，以突出图案11布置于四角晶格图案中四边形的每个顶点的情形为一例而图示。
各突出图案11可彼此具有预定的峰间距PT和间距DT而排列。峰间距PT 从平面上观察时是彼此相邻的两个突出图案11的中心之间的距离，间距DT从平面上观察时是彼此相邻的两个突出图案11的边缘之间的距离。
本实用新型的一实施例中，所述突出图案11的直径DM可以与所述峰间距PT相同或小于所述峰间距PT。在突出图案11的直径DM大于峰间距PT的情况下，突出图案11在平面上将被重叠，并且没有设置突出图案11的部分的基板 10上表面的面积将变得过少。未被突出图案11遮挡的基板10的上表面是此后发生第一半导体层20的生长的位置。因此，在突出图案11的直径DM大于峰间距PT的情况下，此后并不能充分地发生第一半导体层20(参照图1)的生长，从而不利于发光元件的制造。
根据本实用新型的一实施例，峰间距PT和间距可根据排列方向而具有彼此不同的值。虽然本实施例中图示为峰间距PT和/或间距DT均相同，然而这仅是为了便于说明，峰间距PT和间距无需所有全部相同，峰间距PT和/或间距 DT可以在预定范围内存在一部分差异。
本实用新型的一实施例中，突出图案11的峰间距PT根据直径DM可具有预定范围内的值，突出图案11的直径DM和所述峰间距PT的比可在约0.8至约 1.0的范围内。例如，当突出图案11的直径DM为2.5μm至3.5μm时，所述峰间距PT可以是2.5μm以上且小于3.5μm。或者当所述突出图案11的直径DM为 2.5μm至2.8μm时，所述峰间距PT可以是2.9μm至3.1μm。
本实用新型的一实施例中，突出图案11中，第一层13和第二层15可以多种高度比形成。在此，第一层13的高度H1形成为具有预定值以上的值。若，在第一层13的高度H1为0的情况下，在工序中由于残留于基板10的上表面的杂质等，可能妨碍从基板10生长第一半导体层20。本实用新型的一实施例中，第一层13的高度H1和第二层15的高度H2的比可以是0.2至1.5。本实用新型的一实施例中，第一层13的高度H1和第二层15的高度H2的比可以是0.75至1.5，或者第一层13的高度H1和第二层15的高度H2的比可以超过1。本实用新型的一实施例中，第一层13的高度H1和第二层15的高度H2的比是0.75，从而第一层13可以是0.9μm，第二层15可以是1.2μm，此时突出图案11的直径DM可以是约2.7μm至2.9μm，例如，可以是2.8μm。
本实用新型的一实施例中，在第二层15的高度H2形成为比第一层13的高度H1更大的值的情况下，朝向第一层13的侧面方向的结晶的生长将减少，从而可提升结晶的品质。
本实用新型的一实施例中，第一层13和第二层15的侧面倾斜度可以至少一部分相同或彼此不同。虽然图中图示了第一层13和第二层15的倾斜度具有彼此相同的值的情形，然而并非局限于此，第一层13和第二层15的侧面倾斜度可以至少一部分相同或彼此不同。尤其，在第一层13和第二层15相接的部分的倾斜度可以彼此不同。由于第一层13和第二层15的材料彼此不同，因此当进行蚀刻工序时，根据工序条件可将侧面倾斜度设定为不同。本实用新型的一实施例中，通过将第一层13和第二层15的倾斜度形成为不同，从而可以提高从发光元件射出的光的散射度，进而可提升光射出效率。
本实用新型的一实施例中，突出图案11的布置可以如图示是规则的排列，然而并非局限于此。例如，突出图案11可以不规则地排列。此情况下，从整体的基板10上来看，每个单一面积内突出图案11的峰间距PT和间距在预定范围内，在此情况下，密度实质上可设置为相同的水准。
本实用新型的一实施例中，为了便于说明，仅图示了突出图案11为圆锥形状的情形，然而在未超出本实用新型的概念的限度以内，突出图案11可变形为多种形态。例如，突出图案11的形状可具有多角锥的形状。或者，即使设置为圆锥形状，构成侧面的曲面的形状也可以部分变形。
以下，参照图1至图3，说明上述结构中的发光元件。
首先，准备基板10，利用用于形成第二层15的材料在基板10上层叠绝缘层。如上所述，基板10可利用例如SiC、Si、GaAs、GaN、ZnO、GaP、InP、 Ge、Ga2O3等的材料构成，并且，绝缘层可利用SiOx、SiOxNy、SiNx等的材料构成。
此后，在绝缘层上涂覆光致抗蚀剂，并通过曝光和显影形成光致抗蚀剂图案后，将光致抗蚀剂图案作为掩膜而蚀刻绝缘层和基板10的一部分。据此，除了需要形成突出图案11的部分以外的绝缘层被蚀刻，从而形成第二层15。在未形成第二层15的部分暴露有基板10的上表面。在此，基板10的上表面通过进一步蚀刻，以使比原来的基板10的上表面蚀刻更多，从而形成第一层。若，以仅形成第二层15并使基板10的原来的上表面暴露的方式进行蚀刻的情况下，理论上由于基板10的上表面暴露，因此可判断为在以后易于发生半导体层的生长，然而实际上由于残留于基板10的上表面的蚀刻残留物或杂质等，在以后并不会正常地发生第一半导体层20的生长。因此，执行进一步蚀刻以完全去除基板10上的蚀刻残留物或杂质灯。据此，形成第一层13。
用于形成第一层13和第二层15的蚀刻可以根据材料而利用多种方法在多种条件下执行。例如，绝缘层和基板10的一部分可利用干式蚀刻而被图案化。
以上述方法可依次构成第二层15和第一层13，并且可利用相同或彼此不同的蚀刻气体而进行图案化。
形成有突出图案11的基板10上形成有第一半导体层20。第一半导体层20 从基板10的暴露的表面先朝上部方向生长，然后朝上部方向和侧部方向生长。
图4是在根据本实用新型的一实施例的发光装置中，图示了形成有突出图案11的基板10和第一半导体层20的生长方向的图。图5是放大图示图4中以虚线构成的四边形内的图。
参照图4以及图5，首先，第一半导体层20朝上部方向成膜。
第一半导体层20可利用多种材料的半导体层，例如，n型氮化物系半导体层形成，并且可利用有机金属气相生长法(Metalorganic vapour phase epitaxy) 或分子束外延法(MBE：molecular beam epitaxy)或氢化物气相生长法(HVPE： Hydride vapour phaseepitaxy)等。
第一半导体层20的初期生长主要从暴露的基板10表面朝上部方向发生，在第二层15的上表面并不发生生长。
朝上部方向进行一部分生长之后，第一半导体层20朝上部和侧部方向生长。图中为了便于说明，分为主要朝上部方向生长的第一生长图案21和，朝上部和侧面方向生长并且侧面方向的生长占优势的第二生长图案23而图示。
本实用新型的一实施例中，为了第一半导体层20的朝侧部方向(图中水平方向)的生长，可以以金属有机化学气相沉积(MOCVD)法使用横向外延过生长(ELOG：Epitaxiallateral over-growth)。通过第一半导体层20朝侧部方向和上部方向持续生长，从而合并为包括第二层15的表面在内而覆盖整个基板10面。据此，第一半导体层20成为将基板10面全都覆盖的板形状。
本实用新型的一实施例中，当形成突出图案11时，直径DM和峰间距的比形成为在约0.8至约1.0范围之内，这是为了减少第一半导体层20生长时的缺陷。
本实用新型的一实施例中，突出图案11之间的暴露的基板10的上表面成为实质性的生长核的部分，并且从基板10的上表面如第一生长图案21一样发生朝上部方向的生长。此后，第一半导体层20如第二生长图案23一样以横向外延过生长法沿水平方向生长。当第一半导体层20生长时，若将上部方向的表面称为上表面，将侧部方向的表面称为侧面，则在利用横向外延过生长而使第一半导体层20外延生长的情况下，由于横向外延过生长的条件，侧面的生长比上表面的生长更占优势，并且m轴和c轴的生长比率成为约2：1。虽然生长时第一半导体层20的侧面相对于第一半导体层20的上表面可以为垂直，然而并非局限于此，可以是倾斜于第一半导体层20的上表面的表面。本实用新型的一实施例中，第一半导体层20的上表面相当于(0001)表面，第一半导体层20的侧面相当于(10-11)表面。
本实用新型的一实施例中，突出图案11之间的峰间距设置为上述的范围内，从而易于第一半导体层20生长，并最终提高发光元件的光提取效率。
若，在峰间距小于上述的范围的情况下，由于彼此相邻的突出图案11之间的间距并不充分，从而结晶的生长比较缓慢。并且，即使发生生长，由于在生长的面积较小的状态下发生朝侧部方向的生长，因此在侧部形成空洞VD。在此，空洞VD最终对应于结晶面的生长方向而形成，并以突出图案11的中心为基准在对应于六边形的各顶点的侧部形成。在空洞VD形成得较大的情况下，由于在与形成有空洞VD的部分对应的第一层13的突出图案11的侧面(图中用虚线椭圆表示的部分)，结晶也生长成与整体的生长方向不同，从而显现为缺陷。所述缺陷最终将引起发光元件的光提取效率的降低。若，在峰间距大于上述范围的情况下，彼此相邻的突出图案11之间的间距足够宽，从而结晶的生长较快，据此，虽然空洞的尺寸较小，且会减少在突出图案的侧部中发生缺陷，然而，突出图案11之间较远，从而由突出图案11引起的光散射效果将降低，据此，光提取效率将降低。
通过侧面生长形成整体的第一半导体层20之后，选择性地，可利用氢化物气相生长法使第一半导体层20朝上部方向进一步生长。利用金属有机化学气相沉积法使第一半导体层20成膜时，由于相比氢化物气相生长法而言成膜速度慢，从而在较快地使第一半导体层20生长为足够的厚度的情况下可利用氢化物气相生长法。
再次，参照图1至图3，本实用新型的一实施例中，形成第一半导体层20 之前在基板10上还可形成缓冲层。本实用新型的一实施例中，在第一半导体层20，带隙彼此不同的两种层交替地层叠，从而可形成超晶格结构。第一半导体层20上形成有活性层30。本实用新型的一实施例中，作为活性层30，可以使量子阱层和阻隔层交替地层叠而形成量子阱结构。在活性层30上形成电子阻挡层，然后，在活性层30上形成第二半导体层40，从而可制造发光层叠体。
具有上述的结构的发光元件提升了光提取效率，并减少了缺陷，从而提高了可靠性。
上述结构的发光元件可实现为多种形态的半导体芯片。
图6是图示根据本实用新型的一实施例的半导体芯片的剖面图，是图示横向型半导体芯片的图。
参照图6，半导体芯片包括发光元件、连接于所述发光元件的第一电极110 及第二电极120。发光元件包括基板10和设置于基板10上的第一半导体层20、活性层30、第二半导体层40。
本实施例中，未设置有活性层30及第二半导体层40的第一半导体层20上设置有第一电极110，第二半导体层40上布置有第二电极120。
第一电极110和/或第二电极120可由单一层或多重层金属构成。第一电极 110和/或第二电极120的材料可包括诸如Al、Ti、Cr、Ni、Au、Ag、Cr、Cu、 Ti、Ru、Rh、Ir、Mg、Zn、Al、In、Ta、Pd、Co等多种金属以及包括这些金属的合金等。
在此，基板10的上表面设置有用于提高光射出效率的多个突出图案11。如上所述的实施例，突出图案在基板10可设置为包括第一层13和第二层15的圆锥形状。
第一电极110及第二电极120上设置有绝缘膜130，绝缘膜130上设置有将第一电极110及第二电极120暴露的接触孔。绝缘膜130可布置于第二半导体层 40的上表面及半导体层的侧面，并且可选择性地与第一电极110及第二电极 120接触。绝缘膜130可包括利用具有Al、Cr、Si、Ti、Zn、Zr中的至少一个的氧化物、氮化物、氟化物及硫化物中的至少一个形成的绝缘物质或绝缘性树脂等。例如，绝缘膜130例如可在SiO2、Si3N4、Al2O3、TiO2中选择形成。绝缘膜130可形成为单层或多层，对此并不进行限制。
本实用新型的一实施例中，可通过暴露第一电极110和第二电极120的接触孔而连接于其他构成要素。例如，在第一电极110及第二电极120可设置有通过接触孔连接的第一垫及第二垫。并且，本实用新型的一实施例中，虽然对于发光元件简单地与图一同进行了说明，然而发光元件除上述层以外还可以包括具有附加功能的构成要素。例如，还可包括反射光的反射层、用于使特定构成要素绝缘的追加绝缘层、防止焊料扩散的焊料防止层等多种层。
并且，形成横向型的发光元件时，可以以多种形态形成台面，当然，第一电极110及第二电极120的位置或形状也可多样地改变。
根据本实用新型的一实施例的发光装置通过施加信号至第一电极110和第二电极120以使其接通而射出光，射出的光可以朝第一半导体层20的下部方向行进，或可以朝第二半导体层40的上部方向行进。
虽然将采用根据上述的本实用新型的一实施例的发光元件的半导体芯片图示为横向型的半导体芯片，然而并非局限于此。例如，根据本实用新型的一实施例的发光元件当然可以适用于垂直型或倒装芯片类型的半导体芯片。
图7是图示根据本实用新型的一实施例的半导体芯片的剖面图，是图示倒装芯片类型的半导体芯片的图。倒装芯片类型的半导体形成于基板10上之后，可通过翻转而贴装于其他构成要素，图中图示为翻转的形态。
参照图7，半导体芯片包括发光元件、连接于所述发光元件的第一电极110 及第二电极120。发光元件包括基板10和层叠于基板10上的第一半导体层20、活性层30、第二半导体层40。
本实施例中，发光元件可包括具有活性层30及第二半导体层40的至少一个台面。台面可包括多个突出图案11，并且多个突出图案11之间可彼此隔开。所述台面上设置有绝缘膜130，绝缘膜130具有将第一半导体层20和台面之间及第二半导体层40的一部分暴露的接触孔。第一电极110通过台面之间的接触孔连接于暴露的第一半导体层20，第二电极120通过形成于第二半导体层40 上的接触孔连接于暴露的第二半导体层40。
以下，针对根据上述的本实用新型的一实施例的发光元件的光射出效率进行说明。
表1是表示发光元件中当基板上的突出图案的直径和高度相同时根据峰间距的改变而变化的光射出效率的数据。图8是图示根据表1中的突出图案的峰间距而变化的光射出效率的曲线图。
以下实施例中，光量增减率表示的是相比于突出图案构成为仅有第一层而没有第二层的根据现有发明的发光元件的光量的增减率，现有发明的突出图案的峰间距是3μm，总高度是1.7μm，且直径是2.7μm。
【表1】
Figure DEST_PATH_GDA0002379620530000161
Figure DEST_PATH_GDA0002379620530000171
表2是表示发光元件中当基板上的突出图案的直径和高度相同时根据峰间距的改变而变化的光射出效率的数据。图9是图示根据表2中的突出图案的峰间距而变化的光射出效率的曲线图。
【表2】
Figure DEST_PATH_GDA0002379620530000172
如上所述，当高度和直径相同时，根据峰间距光量具有差异，当突出图案的直径和所述峰间距的比在约0.8至约1.0范围内时，光亮的增加率最高。尤其，如表1及表2中可确认，光量增加率根据第一层的高度和第二层的高度而存在一部分差异，然而均在3μm时表现出最大值。
表3至表6是表示发光元件中，当基板上的突出图案的峰间距和高度相同时根据直径的改变而变化的光射出效率的数据。图10是图示表3至6中根据直径而变化的光射出效率的曲线图。图10中，表示为实施例1至实施例4的图形分别表示的是表3至表6的数据。
【表3】
Figure DEST_PATH_GDA0002379620530000173
Figure DEST_PATH_GDA0002379620530000181
【表4】
Figure DEST_PATH_GDA0002379620530000182
【表5】
Figure DEST_PATH_GDA0002379620530000183
【表6】
Figure DEST_PATH_GDA0002379620530000184
如上述表3至表5及图10中可以确认，当突出图案的直径为2.8时，与峰间距和高度无关地发光效率表现为相对较高，尤其，相比于第一层，第二层的比为0.75时，表现出最高的发光效率。
表7至表10是表示发光元件中当基板上的突出图案的峰间距和直径相同时根据第一层和第二层的高度变化而改变的光射出效率的数据。
【表7】
Figure DEST_PATH_GDA0002379620530000191
【表8】
Figure DEST_PATH_GDA0002379620530000192
【表9】
Figure DEST_PATH_GDA0002379620530000193
【表10】
Figure DEST_PATH_GDA0002379620530000194
参照表7至表8，根据第一层和第二层的高度，光量增减率存在差异，整体而言，相比于第一层，第二层的高度更高时光量增加率表现地较大，然而一部分并未如此。
如上所述，本实用新型提供通过将基板上的突出图案的直径、突出图案的高度、突出图案的峰间距设置成不同，从而使光射出效率显著提高的发光元件。
图11是示意性地图示根据本实用新型的一实施例的发光元件的剖面图。
以下实施例中，为了避免重复说明，以与上述实施例之间的区别点为主进行说明，未说明的部分参照上述的实施例或对于本领域技术人员显而易见的事项。
参照图11，根据本实用新型的一实施例的发光元件包括基板10及设置于基板10上的发光层叠体。发光层叠体包括设依次置于基板10上的第一半导体层20、活性层30及第二半导体层40。本实用新型的一实施例中，基板10是被图案化的基板，其上表面设置有多个突出图案11。第一半导体层20可设置于基板10上。第一半导体层20可在基板10可覆盖突出图案11。为此，第一半导体层20可从基板10的上表面外延生长，此情况下，可朝上部方向生长以完全覆盖突出图案11的侧面和上表面。第一半导体层20在对应于突出图案11的侧部的位置具有多个空洞。对此在后说明。
图12是从平面上观察图11的发光元件的构成要素中的设置有突出图案的基板的平面图，图13是图12的沿I-I'线截取的剖面图，图14是放大图示图13的 P1的剖面图。
参照图12至图14，基板10的上表面上设置有包括第一层13和第二层15的突出图案11，相邻于突出图案11而设置有多个空洞VD。
本实用新型的一实施例中，突出图案11的峰间距PT根据DM可具有预定范围内的值。例如，突出图案11的直径DM和所述峰间距PT的比在约0.3至约 2.0的范围内。然而，突出图案11的直径DM和所述峰间距PT的比并非局限于此，也可设置为其他数值。
本实用新型的一实施例中，突出图案11的侧部，即，突出图案11和第一半导体层之间形成有多个空洞VD。尤其，突出图案11中第一层13和第二层15 的界面的边缘位置附件形成有空洞VD。空洞具有以第一层13和第二层15的界面的延伸面为基准，朝延伸面的下侧方向，即，朝基板10的向下方向延伸的形态。据此，沿第一层13的最上部外侧在至少一侧形成有空洞VD。
在此，空洞VD对应于结晶面的生长方向而形成，且以突出图案11的中心为基准，在对应于六边形的各顶点的侧部形成。各空洞VD从平面上观察时可具有三角形形状。对此进一步说明，突出图案11设置为圆锥形状的情况下，第一层13的上表面具有圆形形状，此时，空洞VD设置于从平面上观察时内接于第一层13的上表面的圆的正六边形的顶点所对应的的位置。并且，空洞VD 在沿垂直于基板10的上表面经过圆的中心的面进行了切割时可具有直角三角形形状。此时，直角三角形形状中，斜边可相当于第一层13的侧面。进而，各空洞VD中，构成空洞VD的最上部的面可以是与延长第一层13的上表面的面实质上相同的面。即，各空洞VD在对应于第一层13的上表面的外侧的第一半导体层20形成，第一层13的上表面成为构成各空洞VD的结构中的上侧面。
根据本实用新型的一实施例，第一半导体层20在从基板10的上表面朝上部方向和/或侧部方向生长的过程中经过合并为一个结晶的过程。在这样的合并过程中有意地进行控制而形成并不紧贴于突出图案11的第一层13的侧面的部分，据此可以形成空洞VD。
空洞VD是并未设置有第一层13及第一半导体层20的空的空间。据此，空洞VD具有与第一层13及第一半导体层20彼此不同的折射率。将在第一层13和各空洞之间的界面及第一半导体层20和空洞VD之间的界面发生光的折射、散射、反射等，据此，借助腔室增加光提取效率。然而，通常而言，光的折射、散射、反射等的增加可提升光提取效率，但在空洞VD生成的位置过于接近或过于远离基板10的上表面的情况下，反而可能降低光提取效率。
本实用新型的一实施例中，将突出图案11中的第一层13和第二层15的高度维持在预定范围内，以能够借由空洞VD而提高光提取效率。如上所述，由于空洞VD的位置设置于与第一层13和第二层15的界面对应的位置，因此通过将第一层13和第二层15的位置调整至特定范围，从而可调整空洞的位置。在此，第一层13的高度H1可形成为具有预定值以上的值。若，在第一层13的高度H1为0的情况下，工序中由于残留于第一层13的上表面的杂质等可能妨碍第一半导体层20从基板10生长。并且，在第二层15的高度H2比第一层13的高度H1具有更大的值的情况下，由于朝第一层13的侧面方向的结晶的生长将减少，从而可提升结晶的品质，因此第二层15的高度比第一层13的高度可具有更大的值。
换句话说，为了使空洞VD充分地提升光提取效率，第一层13和第二层15 的高度及基于此的空洞VD的位置可以在预定范围内。例如，第一层13和第二层15的高度的比可以是约大于2.5且约小于9.5，本实用新型的一实施例中，第一层13和第二层15的高度的比可以是约4.25。具体地，例如，当第一层13和第二层15的高度的和为约2.1μm时，第一层13可具有约大于0.2μm且约小于 0.6μm的高度。在本实用新型的另一实施例中，当第一层13和第二层15的高度的和为约2.1μm时，第一层13可具有约0.25μm以上且约0.55μm以下的高度，在又一实施例中，第一层13可具有约0.3μm以上约0.5μm以下的高度。
若第一层13的高度从基板10的表面于上述范围，则无法充分形成空洞VD，即使形成也可能无法充分显现出由空洞VD引起的光的散射效果。并且，空洞 VD的尺寸较小或不能充分地形成，并且以缺陷发挥作用，从而可能减小经过空洞VD的光的透过率。此情况下，最终可能减小从第一半导体层20朝基板10 的内部方向的光的入射比率。
在第一层13的高度从基板10表面处于上述范围内的情况下，空洞VD形成得充分，不仅提升由空洞VD引起的散射效果，而且增加从第一半导体层20朝基板10方向经过空洞VD而入射的光的比率。尤其，除从第一半导体层20直接入射至基板10的光以外，还存在通过空洞VD而折射后向基板10表面透过的追加的光，从而可提升整体的光射出效率。
在第一层13的高度从基板10表面超出上述范围而形成得更高的情况下，对于从第一半导体层20朝基板10方向行进的光而言，由于在基板10内行进的光的路径增加，因此导致在基板10中的光的吸收率变高，据此可能减少通过基板10的光的透过量。并且，在此情况下，由于第一层13的高度相对变高，因此发生朝第一层13的侧面方向的结晶的生长，从而可能降低结晶的品质，这会引起光效率的降低。
具有上述结构的发光元件借由突出图案及空洞提升光提取效率。
表11是表示没有设置空洞的结构的发光元件和设置有空洞的结构的发光元件的光提取效率的仿真结果。每个发光元件中，除空洞的有无，剩余的结构及尺寸均相同地设置为一对。在此，发光元件配置为倒装芯片型。光提取效率以测量透过基板的光的亮度的方式而进行了测量，光的行进方向设定为从活性层经过第一半导体层。
在此，发光元件的提取效率随着改变突出图案的结构，即，分别改变第一层及第二层的高度而进行了测量。没有设置空洞的发光元件的突出图案的结构在图15a至图15d中图示，设置有空洞的突出图案的结构在图16a至图16d 中图示。图15a至15d和图16a至图16d的图与实际仿真条件相比规格并不完全一致，且一部分图为了便于说明而进行了放大或缩小。图17是图示表11的仿真结果的曲线图。为了便于说明，图15a至图15b的结构表示为比较例1至4，图16a至图16b的结构表示为实施例1至4。
【表11】
Figure DEST_PATH_GDA0002379620530000231
参考表11，在比较例1及实施例1的情况下，第一层的高度是0.2μm，相当于是第一层的上表面非常靠近于基板表面而布置的情况。参考比较例1及实施例1，相比于没有设置空洞的现有的发光元件，在设置有空洞的发光元件中透过基板的光量减少，尤其，整体的光效率反而减小了3.6％。这被认为是因为由于第一层的较低的高度而未充分地形成空洞，即使形成也未充分显现出借由空洞而引起的光的散射效果。同样比较例3及实施例3和比较例4及实施例4 中，相比于没有设置空洞的现有的发光元件，空洞在发光元件中，减少了透过加班的光量，尤其，整体的光效率反而减小了4.8％及4.2％。这被认为是因为在第一层的高度从基板表面超出上述范围而形成得更高的情况下，对于经过空洞从第一半导体层朝基板方向行进的光而言在基板内行进的光的路径增加，从而在基板中的光的吸收率变高。
相比于此，在比较例2及实施例2的情况下，相比于没有设置空洞的现有发光元件，在设置有空洞的发光元件中，透过基板的光量增加了4.4％。这被认为是因为由于第一层的足够的高度而充分地形成了空洞，从而当第一层过高时可能发生的副作用并未发生，例如，由于结晶质的低下或在基板内行进的光路径增加而引起的光吸收效率增加等并未发生。据此，如实施例2一样形成空洞的情况下，除从第一半导体层直接朝基板入射的光以外，还存在通过空洞折射后朝基板表面透过的追加的光，从而提升整体的光射出效率。
通过这些，在突出图案的侧部设置空洞，此时的第一层和第二层的高度处于上述的范围内时，可以确认光效率显著地增加。尤其，在突出图案的侧部设置空洞，且第一层和第二层的高度的和是2.1μm，并且第一层的高度在 0.2μm和0.6μm之间时，可以确认光效率显著地增加。
具有根据上述实施例的结构的发光元件可通过如下方式调节工序条件而制造：在形成第一半导体层时使多个空洞形成于突出图案的侧部。
图18a至图18b是图示在制造具有上述结构的突出图案的步骤中的一部分的剖面图，是依次图示为了形成空洞而形成有突出图案的基板和第一半导体层的生长方向的图。图18a和图18b中为了便于说明，用箭头表示了半导体层的主要生长方向。
参照图11至14、图18a及图18b，首先，第一半导体层20朝上部方向成膜。
第一半导体层20可利用多种材料的半导体层形成，例如，可利用n型氮化物系列半导体层形成，且可利用有机金属气相生长法(Metalorganic vapour phase epitaxy)或分子束外延法(MBE：molecular beam epitaxy)或氢化物气相生长法(HVPE：Hydride vapourphase epitaxy)等。
第一半导体层20的初期生长是主要从暴露的基板10表面朝上部方向发生的3D生长(例如，岛状生长)，并且在第二层15的上表面不发生生长。3D生长条件相比于朝水平方向发生主要生长的2D生长(例如，Frank van der Merwe 生长)，生长温度相对较低且生长压力较高。
朝上部方向的生长进行一部分之后，第一半导体层20朝上部和侧部方向生长。图中为了便于说明，分为主要朝上部方向生长的第一生长图案21和朝上部和侧面生长的同时朝侧面方向的生长较为占优势的第二生长图案23而进行了图示。此时，第二生长图案23的情况是主要朝水平方向发生生长的2D生长，可通过相比上述的3D生长而言维持生长温度较高且生长压力较低而实现。
本实用新型的一实施例中，为了朝第一半导体层20的侧部方向(图中水平方向)的生长而可以以金属有机化学气相沉积法(MOCVD)使用横向外延生长(ELOG)。
第一半导体层20朝侧部方向和上部方向持续生长，从而合并为包括第二层15的表面在内覆盖整个基板10表面。第一半导体层20经过在从基板表面朝上部方向和/或侧部方向生长的过程中合并为一个结晶的过程，在这样的合并过程中通过控制而形成并不紧贴于突出图案11的第一层13的侧面的部分，从而可以形成空洞VD。在此，尤其，在3D生长和2D生长时，通过调节根据各生长而形成的第一半导体层20的厚度比，从而可有意地控制形成于第一半导体层20的空洞VD的尺寸及位置。
本实用新型的一实施例中，突出图案11之间的暴露的基板10的上表面是成为实质性的生长核的部分，并且从基板10的上表面如第一生长图案21一样发生朝上部方向的生长。此后，第一半导体层20如第二生长图案23一样以横向外延过生长法沿水平方向生长。当第一半导体层20生长时，若将上部方向的表面称为上表面，将侧部方向的表面称为侧面，则在利用横向外延过生长而使第一半导体层20外延生长的情况下，由于横向外延过生长的条件，侧面的生长比上表面的生长更占优势，并且m轴和c轴的生长比率成为约2：1。虽然生长时第一半导体层20的侧面相对于第一半导体层20的上表面可以为垂直，然而并非局限于此，而且可以是倾斜于第一半导体层20的上表面的表面。本实用新型的一实施例中，第一半导体层20的上表面相当于(0001)表面，第一半导体层20的侧面相当于(10-11)表面。
通过侧面生长形成整体的第一半导体层20之后，选择性地，可利用氢化物气相生长法使第一半导体层20朝上部方向进一步生长。利用金属有机化学气相沉积法使第一半导体层20成膜时，由于相比氢化物气相生长法而言成膜速度慢，从而在较快地使第一半导体层20生长为足够的厚度的情况下可利用氢化物气相生长法。
这样形成的第一半导体层20以形成有空洞的状态覆盖基板10表面及突出图案11。
本实用新型的一实施例中，形成第一半导体层20之前在基板10上还可形成缓冲层。本实用新型的一实施例中，在第一半导体层20，带隙彼此不同的两种层交替地层叠，从而可形成超晶格结构。第一半导体层20上形成有活性层30。本实用新型的一实施例中，作为活性层30，可以使量子阱层和阻隔层交替地层叠而形成量子阱结构。在活性层30上形成电子阻挡层，然后，在活性层30上形成第二半导体层40，从而可制造发光层叠体。
根据本实用新型的一实施例的发光元件可在多种类型的半导体芯片中采用，例如，可在图6及图7中所示的类型的半导体芯片中采用，或可在后述的类型的半导体芯片中采用。
图19是图示根据本实用新型的一实施例的半导体芯片的剖面图，是图示倒装芯片类型的半导体芯片的图。倒装芯片类型的半导体形成于基板上之后，可通过翻转而贴装于其他构成要素，图中图示成翻转的形态。
参照图19，发光元件包括基板10、设置于基板10的上表面10R上的发光层叠体、及连接于发光层叠体的第一电极110及第二电极120。
本实用新型的一实施例中，基板10是被图案化的基板，其上表面设置有多个突出图案和空洞。
发光层叠体包括在基板10的上表面10R上依次层叠的第一半导体层20、活性层30及第二半导体层40。本实施例中，发光层叠体也可以设置成包括活性层30及第二半导体层40的至少一个台面形态。发光层叠体设置成台面形态的情况下，发光层叠体可包括多个突出图案，并且多个突出图案之间可彼此隔开。
所述发光层叠体上设置有绝缘膜130a。发光层叠体设置有至少一个贯通活性层30、第二半导体层40及绝缘膜130a且暴露第一半导体层20的一部分的接触孔CH。第一电极110通过接触孔CH连接于被暴露的第一半导体层20。第二电极120通过形成于绝缘膜130a的开口连接于被暴露的第二半导体层40。发光层叠体的侧部还可设置有追加绝缘膜130b。追加绝缘膜130b可由多种形态的镜(例如，金属镜或介质镜)形成，以使从活性层30射出的光无法向发光层叠体的侧部方向射出。
根据本实用新型的一实施例的发光元件在同一侧布置有第一电极110及第二电极120，并且其尺寸较小，从而可易于贴装于基板10的布线上。
根据本实用新型的一实施例的发光装置通过施加信号至第一电极110和第二电极120以使其接通而射出光。射出的光经过第一半导体层20及基板10 朝下部方向行进，并借由设置于基板10的突出图案11及空洞而提高朝下部方向的光提取效率。
本实用新型的一实施例中，为了便于说明，仅图示了突出图案为圆锥形状的情形，然而在未超出本实用新型的概念的限度以内，突出图案可变形为多种形态。例如，突出图案的形状可具有多角锥的形状。或者，即使设置为圆锥形状，构成侧面的曲面的形状也可以部分变形。另外，突出图案的剖面可接近于半椭圆球。
图20是图示根据本实用新型的一实施例的发光元件的示意性剖面图。
参照图20，根据本实用新型的一实施例的发光元件包括基板10及设置于基板10上的发光层叠体。
本实用新型的一实施例中，基板10是图案化的基板，其上表面设置有多个突出图案11。换言之，突出图案11设置为从基板10的上表面朝上部方向突出的形态。本实用新型的一实施例中，突出图案11可设置成宽度朝上部方逐渐减小的形状，当在基板10上沿垂直的面切割突出图案11时，突出图案11的剖面可以大致是半椭圆球，而且也可以根据状况而接近于三角形的形状。
突出图案11包括从基板10的上表面依次层叠的第一层13和第二层15。第一层13设置于基板10上，第二层15设置于第一层13上。
第一半导体层20可设置于基板10上。第一半导体层20可以在基板10上覆盖突出图案11。为此，第一半导体层20可从基板10的上表面外延生长，此情况下，可朝上部方向生长以完全覆盖突出图案11的侧面和上表面。
本实用新型的一实施例中，第一半导体层的折射率可以大于第一层13及第二层15的折射率。例如，当所述第一层13的折射率是1.6至2.45，所述第二层15的折射率是1.3至2.0时，所述第一半导体层20的折射率可以是2.0至2.5。
图21是从平面上观察图20的发光元件的构成要素中的设置有突出图案的基板的平面图。图22是沿图21的I-I'线截取的剖面图。图23a是放大图示图22 的P1的剖面图，图23b是放大图示图23a的P4的剖面图。
参照图21、图22、图23a及图23b，基板10的上表面上设置有包括第一层 13和第二层15的突出图案11。
第一层13与基板10形成为不分离的一体。因此，第一层13由与基板10相同的材料构成。第一层13的上表面可具有圆形形状。
第二层15由与第一层13不同的材料构成。第二层15的材料可以是折射率与第一层13的材料不同的材料，本实用新型的一实施例中第一层13的折射率可以大于第二层15的折射率。在此情况下，第一层13的材料及第二层15的材料可使用折射率具有差异的多种绝缘物质。
例如，在第一层13和第二层15使用彼此不同的折射率的材料的限度内，作为第一层13的材料，可使用折射率为约1.6至约2.45的物质，作为第二层15 的材料，可使用折射率为约1.3至约2.0的物质。作为具有这样的折射率的材料，第一层13可以举出蓝宝石，第二层15例如可以举出SiOx、SiOxNy、SiNx。本实用新型的一实施例中，第一层13可以由蓝宝石构成，第二层15可以由SiO2构成，在此情况下，第一层13的折射率相当于1.76，第二层15的折射率相当于 1.46左右。
各突出图案11从平面上观察时可具有圆形形状。在突出图案11设置为椭圆球或圆锥形状的情况下，椭圆球或圆锥的顶点部分成为中心。
突出图案11可设置为具有预定直径DM和高度HT的尺寸。直径DM在剖面上观察时意味着突出图案11的最下端的宽度，高度HT意味着从基板10的上表面至突出图案11的最上端顶点为止的距离。本实施例中，各突出图案11可具有彼此相同的直径DM和高度HT。然而，各突出图案11可以不具有完全相同的直径DM和高度HT，直径DM和高度HT也可以在预定范围内存在差异。
本实用新型的一实施例中，第一层13的高度H1形成为具有预定值以上的值。若，在第一层13的高度H1为0的情况下，在工序中由于残留于基板10的上表面的杂质等，可能妨碍从基板10生长第一半导体层20。并且，在第二层 15的高度H2形成为比第一层13的高度H1更大的值的情况下，朝向第一层13的侧面方向的结晶的生长将减少，从而可提升结晶的品质，因此，第二层15的高度可具有比第一层13的高度更大的值。
本实用新型的一实施例中，在第一层13的高度从基板10的表面形成为超出上述范围而更高的情况下，对于从第一半导体层20朝基板10方向行进的光而言，由于在基板10内行进的光的路径增加，因此导致在基板10中的光的吸收率变高，据此可能减少通过基板10的光的透过量。并且，在此情况下，由于第一层13的高度相对变高，因此发生朝第一层13的侧面方向的结晶的生长，从而可能降低结晶的品质，这会引起光效率的降低。
本实用新型的一实施例中，第一层13和第二层15的侧面倾斜度可以至少一部分相同或彼此不同。虽然图中图示了第一层13和第二层15的倾斜度具有彼此相同的值的情形，然而并非局限于此，第一层13和第二层15的侧面倾斜度可以至少一部分相同或彼此不同。尤其，在第一层13和第二层15相接的部分的倾斜度可以彼此不同。由于第一层13和第二层15的材料彼此不同，因此当进行蚀刻工序时，根据工序条件可将侧面倾斜度设定为不同。本实用新型的一实施例中，通过将第一层13和第二层15的倾斜度形成为不同，从而可以提高从发光元件射出的光的反射度，进而可提升光射出效率。
本实用新型的一实施例中，突出图案11的布置可以如图示一样是规则的排列，然而并非局限于此。例如，突出图案11可以不规则地排列。此情况下，从整体的基板10上来看，每个单一面积内突出图案11的峰间距PT和间距在预定范围内，在此情况下，密度实质上可设置为相同的水准。
本实用新型的一实施例中，为了便于说明，仅图示了突出图案11为圆锥形状，然而在未超出本实用新型的概念的限度以内，突出图案11可变形为多种形态。例如，突出图案11的形状可具有多角锥的形状。或者，即使设置为圆锥形状，构成侧面的曲面的形状也可以部分变形。
本实用新型的一实施例中，突出图案11的峰间距PT根据DM可具有预定范围内的值。例如，突出图案11的直径DM和所述峰间距PT的比在约0.3至约 2.0的范围内。然而，突出图案11的直径DM和所述峰间距PT的比并非局限于此，也可设置为其他数值。
本实用新型的一实施例中，第一层13和第二层15之间的界面与基板表面，即，与基板10的上表面大致水平地形成，并且，其表面具有粗糙面。
以下对此进一步详细说明。
以第一层13为基准观察时，第一层13大致上可具有上表面为平坦的且上部被切割的圆锥形状。据此，第一层13由与基板表面实质上平行的上表面和连接所述基板表面和所述上表面的侧面构成。所述第一层13的上表面具有粗糙面(即，凹凸)，以使从第一半导体层20朝基板10方向(图中是下部方向) 入射的光尽可能多地入射至基板10内。换言之，第一层的上表面具有朝基板表面的上部方向突出的凸起部和朝基板表面的下部方向凹陷的凹陷部一同设置的凹凸。在第一层13的上表面，即，在第二层15和第一层13的界面为没有凹凸的平坦的表面的情况下，相比于存在凹凸时，光的反射率较高，据此使朝基板10的下部方向行进的光量减少。在第一层13的上表面存在凹凸的情况下，在形成有凹凸的部分，比起反射而言，会发生光的散射或折射，据此，易于使光行进至基板10内。入射至基板10内的光贯通基板10之后朝基板10的背面射出。
对于第一层和第二层之间的凹凸，已在图23a和23b中图示。在现有的发明的情况下，第一层的上表面并未设置有凹凸，而是设置为平坦的表面。在现有发明的粗糙度中，粗糙度均方根偏差Rq可以是0.200nm至0.300nm，粗糙度算数平均偏差Ra可以是0.140nm至0.190nm，例如，Rq可以为0.216nm，Ra 可以为0.169nm
在本实用新型的一实施例中，第一层的上表面设置有粗糙面，即凹凸。在此，粗糙度可以设置为多种程度，根据本实用新型的一实施例的粗糙度中，粗糙度均方根偏差Rq可以是0.300nm至0.550nm，粗糙度算数平均偏差Ra可以是0.250nm至0.400nm，例如，均方根偏差Rq可以是0.477nm，算数平均偏差 Ra可以是0.327nm。
如上所述，根据本实用新型的一实施例的发光元件中，基板上设置有突出图案，借由突出图案，光朝特定方向透过时，光提取效率显著增加。尤其，在活性层产生的光经第一半导体层朝贯通基板的方向行进，当贯通基板时借由突出图案而发生光扩散及光散射，从而朝基板的背面方向的光提取效果将显著提高。借由突出图案的光扩散及光散射主要通过设置于第一层和第二层之间的界面的粗糙面而增加，因此朝下部方向行进的光量将增加。并且，本实用新型的情况下，第一层和第二层的界面设置为不规则的凹凸，因此最低限度地减少了经过第一层和第二层的光的反射。尤其，本实用新型的一实施例中，第一层、第二层及第一半导体层的折射率形成为彼此不同，并且按照第一半导体层、第一层及第二层的顺序折射率依次变小，从而经过第一半导体层、第一层及第二层的光的折射或反射可最大化朝下部方向的光的射出。
本实施例中，在第一层中，除上表面以外的侧面并不实质上设置粗糙面。侧面可设置为贯通侧面的光实质上非常少的反射面。本实施例中，侧面可以是反射将后述的从第一半导体层朝第一层的侧面行进的光的80％以上的光，例如，90％以上的光，优选的95％以上的光的反射面。本实用新型的一实施例中，在没有设置突出图案的基板表面的区域可以不设置粗糙面。
基板表面，即基板10的上表面可以设置为实质上没有凹凸的平坦的表面。
然而，本实用新型的一实施例中，对于基板10上表面而言，可设置为并不形成凹凸的平坦的表面，然而并非局限于此，如第一层13的上表面一样可形成有凹凸，以提升朝下部方向的光的入射率。即，可以在没有设置突出图案的基板表面设置粗糙面，增加通过没有设置突出图案的部分朝下部方向行进的光的扩散率或散射率。其结果，可提升发光元件中的光提取效果。图24a 至图24b是示出根据第一层侧面的形状引起的光的路径的图，是将PhET仿真照片中的光的路径部分以直线图示的图。图24a至图24b中，针对在基板上形成第一层后使第一半导体层生长的结构物，图示了光的行进方向，并且设定为除第一层的侧面的形状以外全部条件相同。第一层的侧面被设定为在图24a 中是形成有凹凸的情况，在图24b中是形成有并未形成凹凸的平坦的反射面的情况。
参照图24a，当光从第一半导体层朝第一层的侧面行进时，光借由形成于第一层的侧面的凹凸而朝多个方向散射及反射。发光元件的光提取效率由朝基板的背面方向，即，从活性层经过第一半导体层及基板而朝基板的背面方向行进的光有多少而决定，如图24a所示，在以辐射状反射或散射的情况下，存在朝下部方向的光效率显著降低的问题。
相反，参照图24b，当光从第一半导体层朝第一层的侧面行进时第一层的侧面作用为反射面的情况下，由于反射面平坦，因此在第一层的侧面，大部分光朝特定方向反射，且反射的光入射至基板内，从而可以获知朝下部方向行进的光明显变多。
如上所述，具有突出图案，尤其，具有在第一层的上表面具有粗糙面并且侧面构成为反射面的突出图案的发光元件的光提出效率相比于现有发明有显著提升。
具有上述结构的突出图案可以以下方法制造。
图25a至图25g是在根据本实用新型的一实施例的发光元件中，依次图示制造突出图案的方法的剖面图。
首先，参照图25a，首先准备基板10。如上所述，基板10可利用例如SiC、 Si、GaAs、GaN、ZnO、GaP、InP、Ge、Ga2O3等的材料构成，绝缘层可利用 SiOx、SiOxNy、SiNx等的材料构成。
参照图25b，基板10的上表面形成有粗糙面，即凹凸PR。所述凹凸PR可以以湿式蚀刻、干式蚀刻、研磨或这些方法的组合等多样的方法形成，然而并非局限于此。
参照图25c，在基板10上利用用于形成第二层的材料层叠绝缘层15i。绝缘层15i是可以形成第二层的层，可在所述基板10上利用与所述基板10具有不同的折射率的材料形成。
参照图25d，此后，在绝缘层15i上涂覆光致抗蚀剂50，并执行包括曝光和显影的光刻程序，从而形成光致抗蚀剂50的图案。
参照图25e，光致抗蚀剂50的图案将回流(Reflow)。通过光致抗蚀剂50 的回流，光致抗蚀剂50的厚度可根据区域而不同，据此，之后其下部的绝缘层15i及基板10的蚀刻形状将变得不同。
参照图25e和25f，将光致抗蚀剂50作为掩膜而蚀刻所述绝缘层15i和所述基板10，从而形成具有第一层13和第二层15的突出图案11。进一步详细说明，将光致抗蚀剂50的图案作为掩膜而蚀刻绝缘层和基板10的一部分，且除了需要形成突出图案11的部分以外的绝缘层151i被蚀刻，从而形成第二层15。在未形成第二层15的部分，基板10的上表面被暴露。在此，基板10的上表面通过追加的蚀刻而比原来的基板10的上表面进一步蚀刻，从而形成从基板10的上表面突出的第一层13。若，蚀刻成仅形成第二层15且使基板10的原来的上表面暴露的情况下，理论上可能被判断为由于基板10的上表面被暴露，因此以后容易发生半导体层的生长，然而实际上由于残留于基板10的上表面的蚀刻残留物或杂质等，以后并不会正常地发生第一半导体层20的生长。因此，在基板10上执行追加蚀刻以使蚀刻残留物或杂质等完全被去除。据此，形成第一层13。
用于形成第一层13和第二层15的蚀刻可以根据材料而利用多种方法在多种条件下执行。例如，绝缘层15i和基板10的一部分可利用干式蚀刻而被图案化。
利用上述方法可依次形成第二层15和第一层13，并且可利用相同或彼此不同的蚀刻气体而进行图案化。
所述绝缘层15i和所述基板10可以利用可实现上下方向的蚀刻然而左右方向的蚀刻相对而言并不能实现的各向异性来执行。
参照图25g，在形成有突出图案11的基板上依次形成包括第一半导体层20 的发光层叠体，从而可形成发光元件。首先，在形成有突出图案11的基板10 上形成第一半导体层20。第一半导体层20从基板10的暴露的表面首先朝上部方向生长，之后朝上部方向和侧部方向生长。第一半导体层20生长之后，在第一半导体层20上可依次形成活性层30(参照图20)及第二半导体层40(参照图20)。
对此进行更加详细的说明，首先，第一半导体层20朝上部方向成膜。第一半导体层20可利用多种材料的半导体层形成，例如，利用n型氮化物系半导体层形成，并且可利用有机金属气相生长法(Metalorganic vapour phase epitaxy) 或分子束外延法(MBE：molecular beam epitaxy)或氢化物气相生长法(HVPE： Hydride vapour phase epitaxy)等。
第一半导体层20的初期生长是主要从暴露的基板10表面朝上部方向发生的3D生长(例如，岛状生长)，并且在第二层15的上表面并不发生生长。朝上部方向的生长进行一部分之后，第一半导体层20朝上部和侧部方向生长。本实用新型的一实施例中，为了朝第一半导体层20的侧部方向(图中水平方向)的生长而可以以金属有机化学气相沉积法(MOCVD)使用横向外延生长(ELOG)。
第一半导体层20朝侧部方向和上不方向也持续生长，从而合并为包括第二层15的表面在内覆盖整个基板10表面。第一半导体层20经过从基板表面朝上部方向和/或侧部方向生长的过程中合并为一个结晶的过程。
通过侧面生长形成整体的第一半导体层20之后，选择性地，可利用氢化物气相生长法使第一半导体层20朝上部方向进一步生长。利用金属有机化学气相沉积法使第一半导体层20成膜时，由于相比比氢化物气相生长法而言成膜速度慢，从而在较快地使第一半导体层20生长为足够的厚度的情况下可利用氢化物气相生长法。
这样形成的第一半导体层20以形成有空洞的状态覆盖基板10表面及突出图案11。
本实用新型的一实施例中，形成第一半导体层20之前在基板10上还可形成缓冲层。本实用新型的一实施例中，在第一半导体层20，带隙彼此不同的两种层交替地层叠，从而可形成超晶格结构。第一半导体层20上形成有活性层30。本实用新型的一实施例中，作为活性层30，可以使将量子阱层和阻隔层交替地层叠而形成量子阱结构。在活性层30上形成电子阻挡层，然后，在活性层30上形成第二半导体层40，从而可制造发光层叠体。
如此，在第一层的上表面形成凹凸，从而可显著增加朝下部方向行进的光量，其结果可制造光效率较高的发光元件。
上述结构的发光元件可实现为多种形态的半导体芯片。
图26是图示根据本实用新型的一实施例的半导体芯片的剖面图，图示了横向型半导体芯片。
参照图26，半导体芯片包括发光元件、连接于所述发光元件的第一电极110及第二电极120。发光元件包括基板10和设置于基板10上的第一半导体层 20、活性层30、第二半导体层40。
本实施例中，未设置有活性层30及第二半导体层40的第一半导体层20上设置有第一电极110，第二半导体层40上布置有第二电极120。
第一电极110和/或第二电极120可由单一层或多重层金属构成。第一电极 110和/或第二电极120的材料可包括诸如Al、Ti、Cr、Ni、Au、Ag、Cr、Cu、 Ti、Ru、Rh、Ir、Mg、Zn、Al、In、Ta、Pd、Co等多种金属以及包括这些金属的合金等。
在此，基板10的上表面设置有用于提高光射出效率的多个突出图案11和空洞。如上所述的实施例，突出图案在基板10可设置为包括第一层13和第二层15的圆锥形状，并且第一层和第二层的界面附近设置有空洞。
第一电极110及第二电极120上设置有绝缘膜130，绝缘膜130上设置有将第一电极110及第二电极120暴露的接触孔。绝缘膜130可布置于第二半导体层 40的上表面及半导体层的侧面，并且可选择性地与第一电极110及第二电极 120接触。绝缘膜130可包括利用具有Al、Cr、Si、Ti、Zn、Zr中的至少一个的氧化物、氮化物、氟化物及硫化物中的至少一个形成的绝缘物质或绝缘性树脂等。例如，绝缘膜130例如可在SiO2Si3N4Al2O3TiO2中选择形成。绝缘膜 130可形成为单层或多层，对此并不进行限制。
本实用新型的一实施例中，可通过暴露第一电极110和第二电极120的接触孔而连接于其他构成要素。例如，在第一电极110及第二电极120可设置有通过接触孔连接的第一垫及第二垫。并且，本实用新型的一实施例中，虽然对于发光元件简单地与图一同进行了说明，然而发光元件除上述层以外还可包括具有附加功能的构成要素。例如，还可包括反射光的反射层、用于使特定构成要素绝缘的追加绝缘层、防止焊料扩散的焊料防止层等多种层。
并且，形成横向型的发光元件时，可以以多种形态形成台面，当然，第一电极110及第二电极120的位置或形状也可多样地改变。
根据本实用新型的一实施例的发光装置通过施加信号至第一电极110和第二电极120以使其接通而射出光。射出的光可经过第一半导体层20及基板10 朝下部方向行进，并且借由设置于基板10的突出图案11及空洞，使朝下部方向的光提取效率提高。
虽然将采用根据上述的本实用新型的一实施例的发光元件的半导体芯片图示为横向型的半导体芯片，然而并非局限于此。例如，根据本实用新型的一实施例的发光元件当然可以适用于垂直型或倒装芯片类型的半导体芯片。
图27是图示根据本实用新型的一实施例的半导体芯片的剖面图，是图示倒装芯片类型的半导体芯片。倒装芯片类型的半导体形成于基板10上之后，可通过翻转而贴装于其他构成要素，图中图示为翻转的形态。
参照图27，发光元件包括基板10及设置于基板10的上表面10R上的发光层叠体。发光层叠体连接于第一电极110及第二电极120。
本实用新型的一实施例中，基板10是被图案化的基板，其上表面设置有多个突出图案和空洞。
发光层叠体包括在基板10的上表面10R上依次层叠的第一半导体层20、活性层30及第二半导体层40。本实施例中，发光层叠体也可以设置成包括活性层30及第二半导体层40的至少一个台面形态。发光层叠体设置成台面形态的情况下，发光层叠体可包括多个突出图案，并且多个突出图案之间可彼此隔开。
所述发光层叠体上设置有绝缘膜130a。发光层叠体设置有至少一个贯通活性层30、第二半导体层40及绝缘膜130a且暴露第一半导体层20的一部分的接触孔CH。第一电极110通过接触孔CH连接于被暴露的第一半导体层20。第二电极120通过形成于绝缘膜130a的开口连接于被暴露的第二半导体层40。发光层叠体的侧部还可设置有追加绝缘膜130b。追加绝缘膜130b可由多种形态的镜(例如，金属镜或介质镜)形成，以使从活性层30射出的光无法向发光层叠体的侧部方向射出。
根据本实用新型的一实施例的发光元件在同一侧布置有第一电极110及第二电极120，并且其尺寸较小，从而可易于贴装于基板10的布线上。
根据本实用新型的一实施例的发光装置通过施加信号至发光元件的第一电极110和第二电极120以使其接通而射出光。射出的光经过第一半导体层20 及基板10朝下部方向行进，并借由设置于基板10的突出图案11及空洞而提高朝下部方向的光提取效率。
具有上述结构的发光元件的光提取效率较高，以下进行了比较根据现有发明和本实用新型的一实施例的发光元件的发光效率的实验。
以下实验中，首先，将使用形成有仅由第一层构成的突出图案的基板且总高度分别为1.7μm及2.1μm的发光元件作为第一比较例和第二比较例，将使用形成有由第一层和第二层构成的突出图案的基板的发光元件作为第三比较例，由此检查了光提取效率。本实验中，基板和第一层由蓝宝石形成，第二层由SiO2形成。除突出图案以外的全部构成在比较例1至比较例3均相同。在比较例3中，以第一层的高度为0.4μm且第二层的高度为1.7μm进行了制造。
表12是表示第一比较例至第三比较例的发光效率的表。
【表12】
Figure DEST_PATH_GDA0002379620530000361
参照表12，考察仅由第一层形成突出图案的比较例1及比较例2，突出图案的高度较高的比较例2相比于比较例1，发光效率提升了2.2％。将突出图案的高度固定为2.1μm时，相比于仅由第一层形成的比较例2，由第一层和第二层形成的比较例3的发光效率显著更高，相比于比较例1，比较例2的发光效率提升了2.2％，而比较例3的发光效率则提升了高达5.7％。
据此，可以确认，在突出图案由第一层和第二层形成的情况下，相比并不是如此的情况而言发光效率显著提高。
以下，将形成有在第一层和第二层的界面形成有粗糙面的突出图案的发光元件作为实施例，与比较例1及比较例3一同测量了发光效率。其中，实施例的发光元件除突出图案以外，与比较例3以相同条件进行了制造。对于实施例的突出图案而言，与比较例不同的是在第一层和第二层的界面形成了凹凸。
经确认，相比于比较例1，比较例3的发光效率较高，这与上述的表12中的结果实质上相同。进而，相比于比较例3，在大部分的波长范围下，尤其，约450nm至约460nm范围内，实施例的发光效率表现为显著较高。比较例3和实施例除第一层的上表面的凹凸存在与否以外，其他部分均相同地形成，因此解释为发光效率的差异是由第一层上表面的凹凸引起的。
以上，虽然参照本实用新型的优选实施例进行了说明，但是应当理解，只要是本技术领域的熟练的技术人员或者在本技术领域中具有基本知识的人员就可以在不脱离权利要求书中记载的本实用新型的思想及技术领域的范围内对本实用新型进行多种修改及变更。
因此，本实用新型的技术范围并不限定于详细的说明中所记载的内容，而应仅由权利要求书中所记载的范围决定。

Claims (25)

1.一种发光元件，其特征在于，包括：
基板；
多个突出图案，从所述基板突出；
第一半导体层，设置于所述基板上；
活性层，设置于所述第一半导体层上；及
第二半导体层，设置于所述活性层上，
其中，各突出图案包括：
第一层，与所述基板形成为不分离的一体，并且从所述基板的上表面突出；及
第二层，设置于所述第一层上，利用与所述第一层不同的材料构成，
其中，当彼此相邻的两个突出图案的中心之间的间距称为峰间距时，所述突出图案的直径和所述峰间距的比是0.8至1.0。
2.如权利要求1所述的发光元件，其特征在于，所述各突出图案的直径是2.5μm至3.5μm，所述峰间距是2.5μm以上且小于3.5μm。
3.如权利要求2所述的发光元件，其特征在于，所述各突出图案的直径是2.6μm至2.8μm，所述峰间距是2.9μm至3.1μm。
4.如权利要求3所述的发光元件，其特征在于，所述各突出图案的直径是2.8μm。
5.如权利要求1所述的发光元件，其特征在于，所述第一层和所述第二层的高度比是0.2至1.5。
6.如权利要求5所述的发光元件，其特征在于，所述第一层和所述第二层的高度比是0.75至1.5。
7.如权利要求6所述的发光元件，其特征在于，所述第二层的高度大于第一层的高度。
8.如权利要求1所述的发光元件，其特征在于，所述突出图案的直径与所述峰间距相同或小于所述峰间距。
9.如权利要求1所述的发光元件，其特征在于，所述第一层的侧面倾斜度和第二层的侧面倾斜度彼此不同。
10.如权利要求1所述的发光元件，其特征在于，所述第一半导体层中在与所述突出图案的侧部对应的一部分区域设置有空洞。
11.一种发光元件，其特征在于，包括：
基板；
多个突出图案，包括第一层和第二层，所述第一层与所述基板形成为不分离的一体，并从所述基板的上表面突出，所述第二层设置于所述第一层上，并利用与所述第一层不同的材料构成；及
发光层叠体，设置于所述基板上并射出光，
其中，所述发光层叠体具有设置于所述突出图案的所述第一层的至少一侧的空洞，所述第一层和所述第二层的高度的比是大于2.5且小于9.5。
12.如权利要求11所述的发光元件，其特征在于，
所述发光层叠体包括：
第一半导体层，设置于所述基板上；
活性层，设置于所述第一半导体层上；及
第二半导体层，设置于所述活性层上，
其中，所述空洞设置于所述第一半导体层。
13.如权利要求12所述的发光元件，其特征在于，
所述空洞的最上部和所述第一层的最上部的从所述基板表面的高度相同。
14.如权利要求13所述的发光元件，其特征在于，
当从平面上观察时所述第一层的上表面具有圆形形状时，所述空洞与内接于所述圆形的正六边形的顶点对应而设置。
15.如权利要求14所述的发光元件，其特征在于，
沿垂直于所述基板的上表面且经过所述圆形的中心的面切割时，所述空洞的形状具有直角三角形形状，所述直角三角形的斜边是所述第一层的侧面。
16.如权利要求11所述的发光元件，其特征在于，
所述第一层的高度是0.25μm以上且0.55μm以下，且所述第一层和第二层的高度之和是2.1μm。
17.一种发光元件，其特征在于，包括：
基板；
多个突出图案，包括第一层和第二层，所述第一层与所述基板形成为不分离的一体，并从所述基板的表面突出，所述第二层设置于所述第一层上，并利用与所述第一层不同的材料构成；及
发光层叠体，设置于所述基板上并射出光，
其中，所述第一层包括上表面和连接所述基板表面和所述上表面的侧面，所述第一层的上表面具有粗糙面。
18.如权利要求17所述的发光元件，其特征在于，
所述第一层的上表面的粗糙面的粗糙度均方根偏差Rq是0.300nm至0.550nm，粗糙度算数平均偏差Ra是0.250nm至0.400nm。
19.如权利要求17所述的发光元件，其特征在于，
所述发光层叠体包括：
第一半导体层，设置于所述基板上，并覆盖所述突出图案；
活性层，设置于所述第一半导体层；及
第二半导体层，设置于所述活性层上，
其中，从所述活性层射出的光经过所述第一半导体层朝所述基板方向行进。
20.如权利要求19所述的发光元件，其特征在于，
所述第一层的折射率大于所述第二层的折射率。
21.如权利要求20所述的发光元件，其特征在于，
所述第一层的折射率是1.6至2.45，所述第二层的折射率是1.3至2.0。
22.如权利要求20所述的发光元件，其特征在于，
所述第一层及所述第二层的折射率小于所述第一半导体层的折射率。
23.如权利要求22所述的发光元件，其特征在于，
所述第一半导体层的折射率是2.0至2.5。
24.如权利要求17所述的发光元件，其特征在于，
所述基板在没有设置所述突出图案的区域具有粗糙面。
25.如权利要求19所述的发光元件，其特征在于，
所述侧面是反射从所述第一半导体层朝所述侧面方向行进的光的90％以上的光的反射面。
CN201921069034.0U 2018-07-09 2019-07-09 发光元件 Active CN210489638U (zh)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
KR10-2018-0079626 2018-07-09
KR1020180079626A KR102554230B1 (ko) 2018-07-09 2018-07-09 발광 소자
KR1020180119585A KR20200039956A (ko) 2018-10-08 2018-10-08 발광 소자 및 이의 제조 방법
KR10-2018-0119585 2018-10-08
KR1020180122759A KR20200042316A (ko) 2018-10-15 2018-10-15 발광 소자 및 이의 제조 방법
KR10-2018-0122759 2018-10-15

Publications (1)

Publication Number Publication Date
CN210489638U true CN210489638U (zh) 2020-05-08

Family

ID=69141786

Family Applications (4)

Application Number Title Priority Date Filing Date
CN202110829729.XA Pending CN113555477A (zh) 2018-07-09 2019-07-09 发光元件及该发光元件的制造方法
CN201921069034.0U Active CN210489638U (zh) 2018-07-09 2019-07-09 发光元件
CN201980016369.2A Active CN111801806B (zh) 2018-07-09 2019-07-09 发光元件及该发光元件的制造方法
CN202110832123.1A Pending CN113555478A (zh) 2018-07-09 2019-07-09 发光元件及该发光元件的制造方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN202110829729.XA Pending CN113555477A (zh) 2018-07-09 2019-07-09 发光元件及该发光元件的制造方法

Family Applications After (2)

Application Number Title Priority Date Filing Date
CN201980016369.2A Active CN111801806B (zh) 2018-07-09 2019-07-09 发光元件及该发光元件的制造方法
CN202110832123.1A Pending CN113555478A (zh) 2018-07-09 2019-07-09 发光元件及该发光元件的制造方法

Country Status (5)

Country Link
US (2) US11658264B2 (zh)
EP (1) EP3748701A4 (zh)
JP (2) JP7436371B2 (zh)
CN (4) CN113555477A (zh)
WO (1) WO2020013563A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113555477A (zh) * 2018-07-09 2021-10-26 首尔伟傲世有限公司 发光元件及该发光元件的制造方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112701198A (zh) * 2020-12-25 2021-04-23 福建晶安光电有限公司 一种图形化衬底、发光二极管及制备方法
KR20230039726A (ko) * 2020-12-25 2023-03-21 푸졘 징안 옵토일렉트로닉스 컴퍼니 리미티드 패턴화 기판, 발광 다이오드 및 제조방법
WO2024075388A1 (ja) * 2022-10-05 2024-04-11 株式会社ジャパンディスプレイ 発光素子および発光素子の製造方法
CN116544332A (zh) * 2023-07-06 2023-08-04 江西兆驰半导体有限公司 一种图形化蓝宝石衬底及其制备方法

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100700993B1 (ko) * 1999-12-03 2007-03-30 크리, 인코포레이티드 향상된 광 적출 구조체를 갖는 발광 다이오드 및 그 제조 방법
JP4269645B2 (ja) 2001-11-05 2009-05-27 日亜化学工業株式会社 付活剤を含有した基板を用いた窒化物半導体ｌｅｄ素子、及び成長方法
WO2005106977A1 (ja) 2004-04-27 2005-11-10 Matsushita Electric Industrial Co., Ltd. 窒化物半導体素子およびその製造方法
US7342261B2 (en) 2005-05-16 2008-03-11 Dong-Sing Wuu Light emitting device
KR101338698B1 (ko) 2007-04-16 2013-12-06 엘지이노텍 주식회사 질화물 반도체 발광소자
JP5042100B2 (ja) 2008-03-28 2012-10-03 Ｄｏｗａエレクトロニクス株式会社 エピタキシャル成長用基板およびその製造方法ならびにｉｉｉ族窒化物半導体素子
JP5379434B2 (ja) * 2008-09-22 2013-12-25 学校法人 名城大学 発光素子用サファイア基板の製造方法
CN102187477B (zh) * 2008-10-17 2014-09-24 国立大学法人北海道大学 半导体发光元件阵列和其制造方法
JP5330040B2 (ja) 2009-03-17 2013-10-30 株式会社東芝 半導体素子、半導体装置、半導体ウェーハ及び半導体結晶の成長方法
JP5404808B2 (ja) * 2009-11-11 2014-02-05 京セラ株式会社 発光素子
KR101631599B1 (ko) * 2009-12-02 2016-06-27 삼성전자주식회사 발광 소자 및 그 제조 방법
KR100993093B1 (ko) 2010-02-04 2010-11-08 엘지이노텍 주식회사 발광 소자 및 발광 소자 패키지
KR20110093007A (ko) * 2010-02-11 2011-08-18 삼성엘이디 주식회사 사파이어의 표면 패턴 형성 방법, 이를 이용한 질화물 반체 발광소자의 제조 방법 및 질화물 반도체 발광소자
WO2011135866A1 (ja) * 2010-04-28 2011-11-03 パナソニック株式会社 窒化物系半導体素子およびその製造方法
KR101272708B1 (ko) * 2010-10-28 2013-06-10 서울옵토디바이스주식회사 개선된 발광 효율을 갖는 발광다이오드 및 제조방법
KR101246832B1 (ko) * 2011-02-18 2013-04-01 한국광기술원 무극성 또는 반극성 ｉｉｉ족 질화물 기반 발광 다이오드 및 이의 제조방법
KR20120128961A (ko) * 2011-05-18 2012-11-28 삼성전자주식회사 반도체 발광소자 및 그 제조방법
KR20130072825A (ko) * 2011-12-22 2013-07-02 엘지이노텍 주식회사 발광소자
CN103579432A (zh) * 2012-08-01 2014-02-12 新世纪光电股份有限公司 发光二极管元件、其制造方法及覆晶式发光二极管元件
KR101979944B1 (ko) * 2012-10-18 2019-05-17 엘지이노텍 주식회사 발광소자
CN103811614B (zh) * 2012-11-14 2020-03-03 韩国光技术院 具有异质材料结构的发光元件及其制造方法
KR20140071161A (ko) * 2012-12-03 2014-06-11 일진엘이디(주) 결정방향 정합성을 나타내는 패턴이 형성된 기판을 포함하는 반도체 발광소자 및 이의 제조방법
TWI543395B (zh) 2013-04-01 2016-07-21 中國砂輪企業股份有限公司 圖案化光電基板及其製作方法
WO2015159844A1 (ja) 2014-04-16 2015-10-22 Ｊｘ日鉱日石エネルギー株式会社 エピタキシャル成長用基板の製造方法及びそれより得られるエピタキシャル成長用基板並びにその基板を用いた発光素子
US9548419B2 (en) * 2014-05-20 2017-01-17 Southern Taiwan University Of Science And Technology Light emitting diode chip having multi microstructure substrate surface
JP2016046461A (ja) * 2014-08-26 2016-04-04 豊田合成株式会社 半導体発光素子ウエハ及び半導体発光素子並びに半導体発光素子の製造方法
KR102284535B1 (ko) 2014-11-12 2021-08-02 서울바이오시스 주식회사 발광 소자 및 그 제조 방법
KR102382440B1 (ko) * 2015-06-22 2022-04-05 삼성전자주식회사 반도체 발광소자
TWI774759B (zh) 2018-04-30 2022-08-21 晶元光電股份有限公司 發光元件及其製造方法
CN113555477A (zh) * 2018-07-09 2021-10-26 首尔伟傲世有限公司 发光元件及该发光元件的制造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113555477A (zh) * 2018-07-09 2021-10-26 首尔伟傲世有限公司 发光元件及该发光元件的制造方法

Also Published As

Publication number Publication date
JP2021530856A (ja) 2021-11-11
EP3748701A4 (en) 2022-03-02
US20230378394A1 (en) 2023-11-23
CN111801806B (zh) 2024-04-09
US11658264B2 (en) 2023-05-23
WO2020013563A1 (ko) 2020-01-16
JP7436371B2 (ja) 2024-02-21
CN113555478A (zh) 2021-10-26
JP2024050867A (ja) 2024-04-10
EP3748701A1 (en) 2020-12-09
CN113555477A (zh) 2021-10-26
US20210074883A1 (en) 2021-03-11
CN111801806A (zh) 2020-10-20

Similar Documents

Publication Publication Date Title
CN210489638U (zh) 发光元件
KR101034053B1 (ko) 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지
KR101309413B1 (ko) 발광 다이오드, 발광 다이오드의 제조 방법, 집적 발광다이오드, 집적 발광 다이오드의 제조 방법, 발광 다이오드백라이트, 발광 다이오드 조사 장치, 발광 다이오드표시장치, 전자 장치, 전자 기기, 및 전자 기기의 제조방법
KR101729263B1 (ko) 발광 소자, 발광 소자의 제조방법 및 발광 소자 패키지
JP5343860B2 (ja) ＧａＮ系ＬＥＤ素子用電極およびＧａＮ系ＬＥＤ素子ならびにそれらの製造方法。
CN106058000B (zh) 发光二极管及制造该发光二极管的方法
JP3882539B2 (ja) 半導体発光素子およびその製造方法、並びに画像表示装置
US6967353B2 (en) Semiconductor light emitting device and fabrication method thereof
JP5270088B2 (ja) 垂直型発光素子及びその製造方法
TWI425664B (zh) 半導體發光元件及半導體發光元件之製造方法
US8841220B2 (en) Gallium nitride based semiconductor light-emitting element, light source, and method for forming unevenness structure
JP2003318441A (ja) 半導体発光素子
EP3149781B1 (en) Light-emitting device with patterned substrate
JP2008103534A (ja) 半導体発光素子
US20220285505A1 (en) Indium-gallium-nitride structures and devices
US8928006B2 (en) Substrate structure, method of forming the substrate structure and chip comprising the substrate structure
CN111261760A (zh) 发光元件
TW201709550A (zh) 製造氮化物半導體組件的方法以及氮化物半導體組件
KR102554230B1 (ko) 발광 소자
KR20200042316A (ko) 발광 소자 및 이의 제조 방법
KR20200039956A (ko) 발광 소자 및 이의 제조 방법
KR102110458B1 (ko) 발광다이오드 및 그 제조 방법
JP2024074813A (ja) 窒化インジウムガリウム構造およびデバイス
JP2013207108A (ja) 発光ダイオード素子およびその製造方法
TW201737514A (zh) 發光裝置及其製造方法

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant