CN110112269B - 发光二极管外延片及其制备方法 - Google Patents

发光二极管外延片及其制备方法 Download PDF

Info

Publication number
CN110112269B
CN110112269B CN201910247428.9A CN201910247428A CN110112269B CN 110112269 B CN110112269 B CN 110112269B CN 201910247428 A CN201910247428 A CN 201910247428A CN 110112269 B CN110112269 B CN 110112269B
Authority
CN
China
Prior art keywords
layer
type semiconductor
substrate
content
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910247428.9A
Other languages
English (en)
Other versions
CN110112269A (zh
Inventor
蒋媛媛
纪磊
从颖
胡加辉
李鹏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huacan Optoelectronics (Guangdong) Co.,Ltd.
Original Assignee
HC Semitek Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by HC Semitek Corp filed Critical HC Semitek Corp
Priority to CN201910247428.9A priority Critical patent/CN110112269B/zh
Publication of CN110112269A publication Critical patent/CN110112269A/zh
Application granted granted Critical
Publication of CN110112269B publication Critical patent/CN110112269B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0062Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0062Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26Materials of the light emitting region
    • H01L33/30Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H01L33/32Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen
    • H01L33/325Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen characterised by the doping materials

Abstract

本发明公开了一种发光二极管外延片及其制备方法,属于半导体技术领域。所述发光二极管外延片包括衬底、缓冲层、N型半导体层、有源层和P型半导体层,所述缓冲层、所述N型半导体层、所述有源层和所述P型半导体层依次层叠在所述衬底上;所述发光二极管外延片还包括设置在所述N型半导体层和所述有源层之间的应力释放层,所述应力释放层包括依次层叠的AlGaN层和InGaN层,所述AlGaN层中Al组分的含量沿从所述N型半导体层到所述有源层的方向逐渐减小,所述InGaN层中In组分的含量沿从所述N型半导体层到所述有源层的方向逐渐增大。本发明有利于电子和空穴在有源层中复合发光,提高LED的发光效率。

Description

发光二极管外延片及其制备方法
技术领域
本发明涉及半导体技术领域,特别涉及一种发光二极管外延片及其制备方法。
背景技术
发光二极管(英文:Light Emitting Diode,简称:LED)是一种利用半导体的PN结电致发光原理制成的能发光的半导体电子元件。芯片是LED的核心组件,包括外延片和设置在外延片上的电极。
现有的LED外延片包括衬底和生长在衬底上的外延层,外延层包括依次层叠在衬底上的缓冲层、N型半导体层、有源层和P型半导体层。其中,衬底提供外延生长的表面,缓冲层提供外延生长的成核中心,N型半导体层提供复合发光的电子,P型半导体层提供复合发光的空穴,有源层进行电子和空穴的复合发光。当LED外延片中注入电流时,N型半导体层的电子和P型半导体层提供的空穴注入有源层中进行辐射复合,发出光子释放能量。
在实现本发明的过程中,发明人发现现有技术至少存在以下问题:
通常衬底的材料采用蓝宝石,外延层的材料采用氮化镓基材料(包括GaN、InGaN等)。由于蓝宝石和氮化镓基材料为晶格常数相差较大的异质材料,因此衬底和外延层之间存在较大的晶格失配。衬底和外延层之间的晶格失配会产生应力和缺陷,应力和缺陷沿外延生长的方向延伸和累积,导致有源层中存在较大的应力和缺陷。有源层中的应力和缺陷会影响有源层的晶格,造成正负电荷中心不重合,产生极化效应。在极化效应的作用下,有源层的能带发生倾斜,电子和空穴波函数空间分布发生变化,电子和空穴发生空间分离,电子和空穴的复合几率减小,LED的发光效率降低。
发明内容
本发明实施例提供了一种发光二极管外延片及其制备方法,能够解决现有技术衬底和外延层之间晶格失配产生的应力和缺陷累积到有源层中,造成电子和空穴的复合几率减小的问题。所述技术方案如下:
一方面,本发明实施例提供了一种发光二极管外延片,所述发光二极管外延片包括衬底、缓冲层、N型半导体层、有源层和P型半导体层,所述缓冲层、所述N型半导体层、所述有源层和所述P型半导体层依次层叠在所述衬底上;所述发光二极管外延片还包括设置在所述N型半导体层和所述有源层之间的应力释放层,所述应力释放层包括依次层叠的AlGaN层和InGaN层,所述AlGaN层中Al组分的含量沿从所述N型半导体层到所述有源层的方向逐渐减小,所述InGaN层中In组分的含量沿从所述N型半导体层到所述有源层的方向逐渐增大。
可选地,所述AlGaN层为单层结构,所述AlGaN层中Al组分的含量沿从所述N型半导体层到所述有源层的方向线性减小。
进一步地,所述AlGaN层中Al组分的含量的减小速率为0.001/nm~0.005/nm。
可选地,所述InGaN层包括依次层叠的至少两个子层,各个所述子层中In组分的含量不变,所述至少两个子层中In组分的含量沿从所述N型半导体层到所述有源层的方向逐层增大。
进一步地,相邻两个所述子层中In组分的含量之差相等。
更进一步地,相邻两个所述子层中In组分的含量之差为0.005~0.015。
进一步地,所述InGaN层(120)中子层(121)的数量为5层~10层。
可选地,所述AlGaN层(110)的厚度为所述InGaN层(120)的厚度的1.5倍~2.5倍。
另一方面,本发明实施例提供了一种发光二极管外延片的制备方法,所述制备方法包括:
提供一衬底;
在所述衬底上依次生长缓冲层、N型半导体层、应力释放层、有源层和P型半导体层;
其中,所述应力释放层包括依次层叠的AlGaN层和InGaN层,所述AlGaN层中Al组分的含量沿从所述N型半导体层到所述有源层的方向逐渐减小,所述InGaN层中In组分的含量沿从所述N型半导体层到所述有源层的方向逐渐增大。
可选地,所述AlGaN层采用如下方式生长:
在第一时间段内,停止向所述衬底所在的反应室内通入氨气,向所述衬底所在的反应室内通入Ga源和Al源;
在第二时间段内,停止向所述衬底所在的反应室内通入Ga源和Al源,向所述衬底所在的反应室内通入氢气;
在第三时间段内,停止向所述衬底所在的反应室内通入氢气,向所述衬底所在的反应室内通入氨气。
本发明实施例提供的技术方案带来的有益效果是:
通过在N型半导体层和有源层之间设置应力释放层,应力释放层包括依次层叠的AlGaN层和InGaN层,Al原子较小,可以对晶体生长过程中的位错和裂缝进行填充,减少衬底和外延层之间晶格失配产生的缺陷,阻挡甚至是阻断缺陷延伸到有源层。AlGaN层中Al组分的含量沿从N型半导体层到有源层的方向逐渐减小,AlGaN层靠近N型半导体层的部分中Al组分的含量较高,可以有效阻挡衬底和外延层之间的晶格失配产生的缺陷和应力延伸;AlGaN层靠近有源层的部分中Al组分的含量较低,可以尽量减少AlGaN层整体掺入的Al杂质,影响外延片整体的晶体结构,还可以减少AlGaN层和InGaN层之间的晶格失配。InGaN层中In组分的含量从N型半导体层到有源层的方向逐渐增大,可以逐步释放晶格失配产生的应力,从而有效缓解N型半导体和有源层之间的晶格失配,避免晶格失配产生应力和缺陷,从而减少延伸到有源层的应力。综上,在AlGaN层和InGaN层的共同作用下,延伸到有源层中的应力和缺陷大大减少,可以有效避免极化效应的产生,有利于电子和空穴在有源层中复合发光,提高LED的发光效率。
附图说明
为了更清楚地说明本发明实施例中的技术方案,下面将对实施例描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1是本发明实施例提供的一种发光二极管外延片的结构示意图;
图2是本发明实施例提供的AlGaN层中Al组分的含量变化示意图;
图3是本发明实施例提供的InGaN层中In组分的含量变化示意图;
图4是本发明实施例提供的InGaN层中各个子层势垒的示意图;
图5是本发明实施例提供的一种发光二极管外延片的制备方法的流程图;
图6是本发明实施例提供的各气体通入反应室的示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚,下面将结合附图对本发明实施方式作进一步地详细描述。
本发明实施例提供了一种发光二极管外延片。图1为本发明实施例提供的一种发光二极管外延片的结构示意图。参见图1,该发光二极管外延片包括衬底10、缓冲层20、N型半导体层30、有源层40和P型半导体层50,缓冲层20、N型半导体层30、有源层40和P型半导体层50依次层叠在衬底10上。
在本实施例中,如图1所示,该发光二极管外延片还包括设置在N型半导体层30和有源层40之间的应力释放层100。应力释放层100包括依次层叠的AlGaN层110和InGaN层120。AlGaN层110中Al组分的含量沿从N型半导体层30到有源层40的方向逐渐减小,InGaN层120中In组分的含量从N型半导体层30到有源层40的方向逐渐增大。
本发明实施例通过在N型半导体层和有源层之间设置应力释放层,应力释放层包括依次层叠的AlGaN层和InGaN层,Al原子较小,可以对晶体生长过程中的位错和裂缝进行填充,减少衬底和外延层之间晶格失配产生的缺陷,阻挡甚至是阻断缺陷延伸到有源层。AlGaN层中Al组分的含量沿从N型半导体层到有源层的方向逐渐减小,AlGaN层靠近N型半导体层的部分中Al组分的含量较高,可以有效阻挡衬底和外延层之间的晶格失配产生的缺陷和应力延伸;AlGaN层靠近有源层的部分中Al组分的含量较低,可以尽量减少AlGaN层整体掺入的Al杂质,影响外延片整体的晶体结构,还可以减少AlGaN层和InGaN层之间的晶格失配。InGaN层中In组分的含量从N型半导体层到有源层的方向逐渐增大,可以逐步缓解N型半导体和有源层之间的晶格失配,避免晶格失配产生应力和缺陷,从而减少延伸到有源层的应力。综上,在AlGaN层和InGaN层的共同作用下,延伸到有源层中的应力和缺陷大大减少,可以有效避免极化效应的产生,有利于电子和空穴在有源层中复合发光,提高LED的发光效率。
图2为本发明实施例提供的AlGaN层中Al组分的含量变化示意图。参见图2,可选地,AlGaN层110可以为单层结构,AlGaN层110中Al组分的含量沿从N型半导体层30到有源层40的方向线性减小。通过采用单层结构,AlGaN层中Al组分含量的变化幅度可以达到最小,从而最大程度减少掺入的Al杂质对晶体结构的不良影响。
进一步地,AlGaN层110中Al组分的含量的减小速率可以为0.001/nm~0.005/nm。此时,AlGaN层中Al组分含量的变化速率较小,可以有效避免掺入的Al杂质对晶体结构的不良影响;同时AlGaN层中Al组分含量的变化幅度在AlGaN层的厚度范围内达到要求,可以有效阻挡衬底和外延层之间的晶格失配产生的缺陷和应力延伸。
在实际应用中,AlGaN层中Al组分的含量的减小速率也可以小于0.001/nm,此时可以有效避免掺入的Al杂质对晶体结构的不良影响;AlGaN层中Al组分的含量的减小速率也可以大于0.005/nm,此时AlGaN层靠近N型半导体层的部分中Al组分的含量较高,可以有效阻挡衬底和外延层之间的晶格失配产生的缺陷和应力延伸。
示例性地,AlGaN层110中Al组分的平均含量可以为0.05~0.15,如AlGaN层110中Al组分的含量从0.2逐渐减小至0,既能有效阻挡衬底和外延层之间的晶格失配产生的缺陷和应力延伸,又能有效避免掺入的Al杂质对晶体结构的不良影响。
图3为本发明实施例提供的InGaN层中In组分的含量变化示意图。参见图3,可选地,InGaN层120可以包括依次层叠的至少两个子层121,各个子层121中In组分的含量不变,至少两个子层121中In组分的含量沿从N型半导体层30到有源层40的方向逐层增大。
N型半导体层提供的大部分电子本身所具有的能量都较低,不足以直接向上跃迁到有源层中,需要从外界获得能量进行再次跃迁。图4为本发明实施例提供的InGaN层中各个子层势垒的示意图。参见图4,从N型半导体层到有源层的方向,随着子层中In组分含量的逐渐增大,子层的势垒呈高度逐渐降低的台阶状,使得N型半导体层提供的电子没有获得能量向上跃迁到有源层中,而是逐步释放能量向下一个台阶迁移,电子的迁移速率随着能量的逐渐释放而逐渐降低,从而有效降低电子的迁移速率,有利于电子在有源层中与空穴充分反应,提高有源层辐射复合的概率。
进一步地,如图3所示,相邻两个子层121中In组分的含量之差d可以相等,可以有效避免InGaN层中In组分的含量出现突变,无法有效缓解N型半导体和有源层之间的晶格失配。
更进一步地,相邻两个子层121中In组分的含量之差d可以为0.005~0.015。此时,InGaN层中In组分含量的变化速率较小,同时InGaN层中In组分含量的变化幅度在InGaN层的厚度范围内达到要求,可以有效缓解N型半导体和有源层之间的晶格失配。
在实际应用中,相邻两个子层中In组分的含量之差d可以小于0.005,也可以大于0.015,也可以利用InGaN层中In组分含量的变化缓解N型半导体和有源层之间的晶格失配。
示例性地,InGaN层120中In组分的平均含量可以为0.05~0.15,如0.1,可以有效缓解N型半导体和有源层之间的晶格失配,同时避免产生新的缺陷,影响外延片整体的质量。
进一步地,InGaN层120中子层121的数量可以为5层~10层,既能逐步改变InGaN层中In组分的含量,一方面有效缓解N型半导体和有源层之间的晶格失配,另一方面有效降低电子的迁移速率,又能兼顾实现的难度和成本。
示例性地,InGaN层120中子层121的厚度可以为2nm~3nm,可以有效兼顾N型半导体和有源层之间晶格失配的缓解、电子迁移速率的降低、以及对外延片整体的影响。
可选地,AlGaN层110的厚度可以为InGaN层120的厚度的1.5倍~2.5倍,如2倍。AlGaN层的厚度较大,可以有效阻挡衬底和外延层之间的晶格失配产生的缺陷和应力延伸;同时InGaN层的厚度与AlGaN层的厚度相差较小,一方面有效缓解N型半导体和有源层之间的晶格失配,另一方面有效降低电子的迁移速率。
示例性地,AlGaN层110的厚度可以为40nm~60nm,InGaN层120的厚度可以为20nm~30nm,应力释放层100的厚度可以为50nm~90nm,既能起到应力释放的效果,又能避免造成材料浪费,增加实现成本。
可选地,衬底10的材料可以采用蓝宝石(主要材料为三氧化二铝),如晶向为[0001]的蓝宝石。缓冲层20的材料可以采用未掺杂的氮化镓或者氮化铝。N型半导体层30的材料可以采用N型掺杂(如硅或锗)的氮化镓。有源层40可以包括多个量子阱和多个量子垒,多个量子阱和多个量子垒交替层叠设置;量子阱的材料可以采用氮化铟镓(InGaN),如InxGa1-xN,0.2<x<0.3,量子垒的材料可以采用氮化镓。P型半导体层50的材料可以采用P型掺杂(如镁)的氮化镓。
进一步地,缓冲层20的厚度可以为15nm~30nm,优选为25nm。N型半导体层30的厚度可以为2μm~3μm,优选为2.5μm;N型半导体层30中P型掺杂剂的掺杂浓度可以为1018/cm3~1019/cm3,优选为5*1018/cm3。量子阱的厚度可以为2nm~3nm,优选为2.5nm;量子垒的厚度可以为8nm~11nm,优选为9.5nm;量子阱的数量与量子垒的数量相同,量子垒的数量可以为11个~13个,优选为12个;有源层40的厚度可以为130nm~160nm,优选为145nm。P型半导体层50的厚度可以为50nm~80nm,优选为65nm;P型半导体层50中P型掺杂剂的掺杂浓度可以为1018/cm3~1020/cm3,优选为1019/cm3
可选地,如图1所示,该发光二极管外延片还可以包括未掺杂氮化镓层60,未掺杂氮化镓层60设置在缓冲层20和N型半导体层30之间,以缓解衬底材料与氮化镓之间晶格失配产生的应力和缺陷,为外延片主体结构提供晶体质量较好的生长表面。
在具体实现时,缓冲层20为首先在图形化衬底上低温生长的一层较薄的氮化镓,因此也称为低温缓冲层。再在低温缓冲层进行氮化镓的纵向生长,会形成多个相互独立的三维岛状结构,称为三维成核层;然后在所有三维岛状结构上和各个三维岛状结构之间进行氮化镓的横向生长,形成二维平面结构,称为二维恢复层;最后在二维生长层上高温生长一层较厚的氮化镓,称为本征氮化镓层。本实施例中将三维成核层、二维恢复层和本征氮化镓层统称为未掺杂氮化镓层60。
进一步地,未掺杂氮化镓层60的厚度可以为1.5μm~2.5μm,优选为2μm。
可选地,如图1所示,该发光二极管外延片还可以包括电子阻挡层70,电子阻挡层70设置在有源层40和P型半导体层50之间,以避免电子跃迁到P型半导体层中与空穴进行非辐射复合,降低LED的发光效率。
进一步地,电子阻挡层70的材料可以采用P型掺杂的氮化铝镓(AlGaN),如AlyGa1- yN,0.15<y<0.25。电子阻挡层70的厚度可以为30nm~50nm,优选为40nm。电子阻挡层70中P型掺杂剂的掺杂浓度可以为1018/cm3~5*1018/cm3,优选为3*1018/cm3
优选地,如图1所示,该发光二极管外延片还可以包括低温P型层80,低温P型层80设置在有源层40和电子阻挡层70之间,以避免电子阻挡层较高的生长温度造成有源层中的铟原子析出,影响发光二极管的发光效率。
进一步地,低温P型层80的材料可以为P型掺杂的氮化镓。低温P型层80的厚度可以为10nm~100nm,优选为50nm。低温P型层80中P型掺杂剂的掺杂浓度可以为1018/cm3~1020/cm3,优选为1019/cm3
可选地,如图1所示,该发光二极管外延片还可以包括接触层90,接触层90设置在P型半导体层50上,以与芯片制作工艺中形成的电极或者透明导电薄膜之间形成欧姆接触。
进一步地,接触层90的材料可以采用P型掺杂的氮化铟镓或者氮化镓。接触层90的厚度可以为5nm~20nm,优选为10nm。接触层90中P型掺杂剂的掺杂浓度可以为1021/cm3~1022/cm3,优选为5*1021/cm3
本发明实施例提供了一种发光二极管外延片的制备方法,适用于制备图1所示的发光二极管外延片。图5为本发明实施例提供的一种发光二极管外延片的制备方法的流程图。参见图5,该制备方法包括:
步骤201:提供一衬底。
可选地,该步骤201可以包括:
控制温度为1000℃~1100℃(优选为1050℃),压力为200torr~500torr(优选为350torr),在氢气气氛中对衬底进行5分钟~10分钟(优选为7分钟)退火处理。
通过上述步骤清洁衬底的表面,避免杂质掺入外延片中,有利于提高外延片的生长质量。
步骤202:在衬底上依次生长缓冲层、N型半导体层、应力释放层、有源层和P型半导体层。
在本实施例中,应力释放层包括依次层叠的AlGaN层和InGaN层,AlGaN层中Al组分的含量沿从N型半导体层到有源层的方向逐渐减小,InGaN层中In组分的含量沿从N型半导体层到有源层的方向逐渐增大。
图6为本发明实施例提供的各气体通入反应室的示意图。参见图6,可选地,AlGaN层可以采用如下方式生长:
在第一时间段内,停止向衬底所在的反应室内通入氨气,向衬底所在的反应室内通入Ga源和Al源;
在第二时间段内,停止向衬底所在的反应室内通入Ga源和Al源,向衬底所在的反应室内通入氢气;
在第三时间段内,停止向衬底所在的反应室内通入氢气,向衬底所在的反应室内通入氨气。
Al具有较大的粘附系数,Al原子在生长表面的迁移率较低,容易聚集在一起。集聚的Al原子和氮气发生气相反应,生成很多非目标反应物。通过交替通入MO源(包括Ga源和Al源)和氨气,避免氮气直接与集聚的Al原子反应,同时在通入MO源和氨气之间通入氢气,氢气的导热性较好,可以有效促进Al原子的热运动,提高Al原子在生长表面的迁移率,使聚集在一起的Al原子分散,以便与氨气反应生成目标反应物。
可选地,该步骤202可以包括:
第一步,控制温度为500℃~650℃(优选为575℃),压力为200torr~500torr(优选为350torr),在衬底上生长缓冲层;
第二步,控制温度为900℃~1200℃(优选为1050℃),压力为200torr~500torr(优选为350torr),对缓冲层进行原位退火;
第三步,控制温度为1000℃~1100℃(优选为1050℃),压力为100torr~300torr(优选为200torr),在缓冲层上生长N型半导体层;
第四步,控制温度为780℃~860℃(优选为820℃),压力为100torr~200torr(优选为250torr),在N型半导体层上生长应力释放层;
第五步,在应力释放层上生长有源层;其中,量子阱的生长温度为760℃~780℃(优选为770℃),压力为200torr;量子垒的生长温度为860℃~890℃(优选为875℃),压力为200torr;
第六步,控制温度为940℃~980℃(优选为960℃),压力为200torr~600torr(优选为400torr),在有源层上生长P型半导体层。
可选地,在第三步之前,该生长方法还可以包括:
在缓冲层上生长未掺杂氮化镓层。
相应地,N型半导体层生长在未掺杂氮化镓层上。
示例性地,在缓冲层上生长未掺杂氮化镓层,可以包括:
控制温度为1000℃~1200℃(优选为1100℃),压力为100torr~500torr(优选为300torr),在缓冲层上生长未掺杂氮化镓层。
可选地,在第六步之前,该生长方法还可以包括:
在有源层上生长电子阻挡层。
相应地,P型半导体层生长在电子阻挡层上。
示例性地,在有源层上生长电子阻挡层,可以包括:
控制温度为930℃~970℃(优选为950℃),压力为100torr,在有源层上生长电子阻挡层。
进一步地,在有源层上生长电子阻挡层之前,该生长方法还可以包括:
在有源层上生长低温P型层。
相应地,电子阻挡层生长在低温P型层上。
示例性地,在有源层上生长低温P型层,可以包括:
控制温度为620℃~820℃(优选为720℃),压力为100torr~400torr(优选为250torr),在有源层上生长低温P型层。
可选地,在第六步之后,该生长方法还可以包括:
在P型半导体层上生长接触层。
示例性地,在P型半导体层上生长接触层,可以包括:
控制温度为850℃~1050℃(优选为950℃),压力为100torr~500torr(优选为300torr),在P型半导体层上生长接触层。
需要说明的是,在上述外延生长结束之后,会先将温度降低至650℃~750℃(优选为700℃),在氮气气氛中对外延片进行20分钟~30分钟(优选为25分钟)的退火处理,然后再将外延片的温度降低至室温。
控制温度、压力均是指控制生长外延片的反应腔中的温度、压力,具体为金属有机化合物化学气相沉淀(英文:Metal-organic Chemical Vapor Deposition,简称:MOCVD)设备的反应腔,如Veeco K465i MOCVD或者Veeco C4MOCVD。实现时以氢气、或者氮气、或者氢气和氮气的混合气体作为载气,三甲基镓或三乙基镓作为镓源,高纯氨气作为氮源,三甲基铟作为铟源,三甲基铝作为铝源,硅烷作为硅源,二茂镁作为镁源。
以上所述仅为本发明的较佳实施例,并不用以限制本发明,凡在本发明的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。

Claims (8)

1.一种发光二极管外延片,所述发光二极管外延片包括衬底(10)、缓冲层(20)、N型半导体层(30)、有源层(40)和P型半导体层(50),所述缓冲层(20)、所述N型半导体层(30)、所述有源层(40)和所述P型半导体层(50)依次层叠在所述衬底(10)上;其特征在于,所述发光二极管外延片还包括设置在所述N型半导体层(30)和所述有源层(40)之间的应力释放层(100),所述应力释放层(100)包括依次层叠的AlGaN层(110)和InGaN层(120),所述AlGaN层(110)中Al组分的含量沿从所述N型半导体层(30)到所述有源层(40)的方向逐渐减小,所述InGaN层(120)包括依次层叠的至少两个子层(121),各个所述子层(121)中In组分的含量不变,所述至少两个子层(121)中In组分的含量沿从所述N型半导体层(30)到所述有源层(40)的方向逐层增大;所述AlGaN层(110)的厚度为所述InGaN层(120)的厚度的1.5倍~2.5倍,所述AlGaN层(110)的厚度为40nm~60nm,所述InGaN层(120)的厚度为20nm~30nm。
2.根据权利要求1所述的发光二极管外延片,其特征在于,所述AlGaN层(110)为单层结构,所述AlGaN层(110)中Al组分的含量沿从所述N型半导体层(30)到所述有源层(40)的方向线性减小。
3.根据权利要求2所述的发光二极管外延片,其特征在于,所述AlGaN层(110)中Al组分的含量的减小速率为0.001/nm~0.005/nm。
4.根据权利要求1~3任一项所述的发光二极管外延片,其特征在于,相邻两个所述子层(121)中In组分的含量之差相等。
5.根据权利要求4所述的发光二极管外延片,其特征在于,相邻两个所述子层(121)中In组分的含量之差为0.005~0.015。
6.根据权利要求5所述的发光二极管外延片,其特征在于,所述InGaN层(120)中子层(121)的数量为5层~10层。
7.一种发光二极管外延片的制备方法,其特征在于,所述制备方法包括:
提供一衬底;
在所述衬底上依次生长缓冲层、N型半导体层、应力释放层、有源层和P型半导体层;
其中,所述应力释放层包括依次层叠的AlGaN层和InGaN层,所述AlGaN层中Al组分的含量沿从所述N型半导体层到所述有源层的方向逐渐减小,所述InGaN层包括依次层叠的至少两个子层,各个所述子层中In组分的含量不变,所述至少两个子层中In组分的含量沿从所述N型半导体层到所述有源层的方向逐层增大;所述AlGaN层的厚度为所述InGaN层的厚度的1.5倍~2.5倍,所述AlGaN层的厚度为40nm~60nm,所述InGaN层的厚度为20nm~30nm。
8.根据权利要求7所述的制备方法,其特征在于,所述AlGaN层采用如下方式生长:
在第一时间段内,停止向所述衬底所在的反应室内通入氨气,向所述衬底所在的反应室内通入Ga源和Al源;
在第二时间段内,停止向所述衬底所在的反应室内通入Ga源和Al源,向所述衬底所在的反应室内通入氢气;
在第三时间段内,停止向所述衬底所在的反应室内通入氢气,向所述衬底所在的反应室内通入氨气。
CN201910247428.9A 2019-03-29 2019-03-29 发光二极管外延片及其制备方法 Active CN110112269B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910247428.9A CN110112269B (zh) 2019-03-29 2019-03-29 发光二极管外延片及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910247428.9A CN110112269B (zh) 2019-03-29 2019-03-29 发光二极管外延片及其制备方法

Publications (2)

Publication Number Publication Date
CN110112269A CN110112269A (zh) 2019-08-09
CN110112269B true CN110112269B (zh) 2020-10-16

Family

ID=67484693

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910247428.9A Active CN110112269B (zh) 2019-03-29 2019-03-29 发光二极管外延片及其制备方法

Country Status (1)

Country Link
CN (1) CN110112269B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111244237B (zh) * 2020-01-15 2021-04-30 圆融光电科技股份有限公司 一种紫外led外延结构及其生长方法
CN111341891B (zh) * 2020-03-09 2021-07-09 江西新正耀光学研究院有限公司 紫外led外延结构及其制备方法
CN113451471B (zh) * 2020-04-02 2022-05-03 重庆康佳光电技术研究院有限公司 一种红光发光二极管的外延片及其制备方法
CN112331750A (zh) * 2020-10-23 2021-02-05 华灿光电(苏州)有限公司 紫外发光二极管外延片及其制造方法
WO2023087314A1 (zh) * 2021-11-22 2023-05-25 厦门市三安光电科技有限公司 发光二极管及制备方法和显示面板
CN115020559A (zh) * 2022-06-27 2022-09-06 淮安澳洋顺昌光电技术有限公司 一种发光二极管及其外延结构
CN115101638B (zh) * 2022-08-25 2022-11-18 江西兆驰半导体有限公司 一种发光二极管外延片及其制备方法、发光二极管

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102136536A (zh) * 2010-01-25 2011-07-27 亚威朗(美国) 应变平衡发光器件
CN102664145B (zh) * 2012-05-16 2014-08-27 东莞市中镓半导体科技有限公司 采用金属有机化合物气相外延技术生长非对称电子储蓄层高亮度发光二极管的方法
CN105449052B (zh) * 2014-08-25 2018-03-13 东莞市中镓半导体科技有限公司 一种采用mocvd技术制备高亮度近紫外led的方法
CN104659170B (zh) * 2015-01-29 2019-01-18 华灿光电(苏州)有限公司 一种发光二极管外延片及其制备方法
CN106057988B (zh) * 2016-06-22 2018-10-30 华灿光电(苏州)有限公司 一种GaN基发光二极管的外延片的制备方法
CN107331745B (zh) * 2017-05-31 2019-05-14 华灿光电(浙江)有限公司 一种发光二极管的外延片及其制备方法
CN108054260A (zh) * 2017-10-25 2018-05-18 华灿光电(浙江)有限公司 一种发光二极管的外延片及制备方法

Also Published As

Publication number Publication date
CN110112269A (zh) 2019-08-09

Similar Documents

Publication Publication Date Title
CN110112269B (zh) 发光二极管外延片及其制备方法
CN109802020B (zh) 一种GaN基发光二极管外延片及其制备方法
CN109346576B (zh) 一种发光二极管外延片及其制备方法
CN109860358B (zh) 一种氮化镓基发光二极管外延片及其制备方法
CN109860359B (zh) 一种氮化镓基发光二极管外延片及其制作方法
CN109065679B (zh) 一种发光二极管外延片及其制造方法
CN109346583B (zh) 一种发光二极管外延片及其制备方法
CN104810442A (zh) 一种发光二极管外延片及其生长方法
CN110265514B (zh) 发光二极管外延片的生长方法及发光二极管外延片
CN108447952B (zh) 一种发光二极管外延片及其制备方法
CN109786530A (zh) 一种GaN基发光二极管外延片及其制备方法
CN108987544B (zh) 一种发光二极管外延片及其制造方法
CN109273571B (zh) 一种氮化镓基发光二极管外延片及其制作方法
CN109671817B (zh) 一种发光二极管外延片及其制备方法
CN109545918B (zh) 一种氮化镓基发光二极管外延片及其制备方法
CN109103312B (zh) 一种氮化镓基发光二极管外延片及其制作方法
CN109065682B (zh) 一种发光二极管外延片及其制造方法
CN107658374B (zh) 一种发光二极管的外延片及其制备方法
CN109473521B (zh) 一种发光二极管外延片及其制备方法
CN109473511B (zh) 一种氮化镓基发光二极管外延片及其生长方法
CN109950375B (zh) 发光二极管外延片及其生长方法
CN109686823B (zh) 一种氮化镓基发光二极管外延片及其制作方法
CN109830582B (zh) 发光二极管外延片及其生长方法
CN109346577B (zh) 一种氮化镓基发光二极管外延片及其制备方法
CN109411575B (zh) 一种发光二极管外延片及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20231122

Address after: Room 203, Zone Z, 2nd Floor, No. 28 Jinhai Avenue West, Sanzao Town, Jinwan District, Zhuhai City, Guangdong Province, 519000

Patentee after: Huacan Optoelectronics (Guangdong) Co.,Ltd.

Address before: 430223 No. 8, Binhu Road, East Lake New Technology Development Zone, Wuhan, Hubei

Patentee before: HC SEMITEK Corp.