CN108054260A - 一种发光二极管的外延片及制备方法 - Google Patents

一种发光二极管的外延片及制备方法 Download PDF

Info

Publication number
CN108054260A
CN108054260A CN201711008077.3A CN201711008077A CN108054260A CN 108054260 A CN108054260 A CN 108054260A CN 201711008077 A CN201711008077 A CN 201711008077A CN 108054260 A CN108054260 A CN 108054260A
Authority
CN
China
Prior art keywords
layer
stress release
release layer
layers
gan
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201711008077.3A
Other languages
English (en)
Inventor
肖云飞
刘春杨
胡加辉
李鹏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
HC Semitek Zhejiang Co Ltd
Original Assignee
HC Semitek Zhejiang Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by HC Semitek Zhejiang Co Ltd filed Critical HC Semitek Zhejiang Co Ltd
Priority to CN201711008077.3A priority Critical patent/CN108054260A/zh
Publication of CN108054260A publication Critical patent/CN108054260A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y30/00Nanotechnology for materials or surface science, e.g. nanocomposites
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00Manufacture or treatment of nanostructures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0062Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Computer Hardware Design (AREA)
  • Composite Materials (AREA)
  • Materials Engineering (AREA)
  • Led Devices (AREA)

Abstract

本发明公开了一种发光二极管的外延片及制备方法,属于光电子制造技术领域。本发明中的外延片包括衬底以及依次层叠在衬底上的GaN缓冲层、GaN非掺杂层、第一应力释放层、n型GaN层、第二应力释放层、发光层和p型GaN层,第一应力释放层为AlxInyGa1‑x‑yN层,第一应力释放层可以释放由于衬底与GaN缓冲层的晶格不匹配产生的应力,第二应力释放层为AlaInbGa1‑a‑bN层,其中,其中0<x<0.3,0.2<y<0.6,0<a<0.3,0.2<b<0.6,第二应力释放层可以释放n型GaN层生长过程中产生的应力,从而可以减弱发光层中的量子阱的极化效应,提高发光效率,降低LED的工作电压。

Description

一种发光二极管的外延片及制备方法
技术领域
本发明涉及光电子制造技术领域,特别涉及一种发光二极管的外延片及制备方法。
背景技术
LED(Light Emitting Diode,发光二极管)具有体积小、寿命长、功耗低等优点,目前被广泛应用于汽车信号灯、交通信号灯、显示屏以及照明设备。
现有的LED主要包括衬底和依次层叠在衬底上的n型GaN层、发光层和p型GaN层。
这种LED在实际工作时至少存在以下问题:
由于衬底一般为蓝宝石衬底,n型GaN层与蓝宝石衬底之间存在较大的晶格失配,生长出来的外延层成膜质量差,导致LED发光效率低,而为了提高LED的发光效率,就需要增大LED的工作电压。过高的工作电压会导致LED单位时间内产生过多的热量,导致LED温度升高,影响LED寿命。
发明内容
为了解决现有LED工作电压高的问题,本发明实施例提供了一种发光二极管的外延片及制备方法。所述技术方案如下:
一种发光二极管的外延片,其特征在于,所述外延片包括衬底以及依次层叠在所述衬底上的GaN缓冲层、GaN非掺杂层、第一应力释放层、n型GaN层、第二应力释放层、发光层和p型GaN层,所述第一应力释放层为AlxInyGa1-x-yN层,其中,0<x<0.3,0.2<y<0.6,所述第二应力释放层为AlaInbGa1-a-bN层,其中,0<a<0.3,0.2<b<0.6。
优选地,所述第一应力释放层中In组分含量沿所述第一应力释放层的生长方向逐渐降低。
优选地,所述第二应力释放层中In的组分含量沿所述第二应力释放层的生长方向逐渐降低。
可选地,所述第一应力释放层中AL的组分含量随所述第一应力释放层生长方向逐渐增加。
可选地,所述第二应力释放层中AL的组分含量随所述第二应力释放层生长方向逐渐增加。
可选地,所述发光层与所述第二应力释放层之间还设置有浅阱层,所述浅阱层包括交替层叠的多层IncGa1-cN层和多层GaN层,其中0<c<0.1。
可选地,所述浅阱层中In的组分含量高于所述第一应力释放层与所述第二应力释放层中In的组分含量。
一种外延片的制备方法,其特征在于,所述制备方法包括:
提供一衬底;
在所述衬底上生长GaN缓冲层;
在所述GaN缓冲层上生长GaN非掺杂层;
在所述GaN非掺杂层上生长第一应力释放层;
在所述第一应力释放层上生长n型GaN层;
在所述n型GaN层上生长第二应力释放层;
在所述第二应力释放层上生长发光层;
在所述发光层上生长p型GaN层,
其中,所述第一应力释放层为AlxInyGa1-x-yN层,所述第二应力释放层为AlaInbGa1-a-bN层,其中,0<x<0.3,0.2<y<0.6,0<a<0.3,0.2<b<0.6。
可选地,所述第一应力释放层的生长温度为950-1150℃。
可选地,所述第二应力释放层的生长温度为950-1150℃。
本发明实施例提供的技术方案带来的有益效果是:通过在衬底上依次层叠设置GaN缓冲层、GaN非掺杂层、第一应力释放层、n型GaN层、第二应力释放层、发光层和p型GaN层,第一应力释放层为AlxInyGa1-x-yN层,第一应力释放层可以释放由于衬底与GaN缓冲层的晶格不匹配产生的应力,第二应力释放层为AlaInbGa1-a-bN层,其中,0<x<0.3,0.2<y<0.6,0<a<0.3,0.2<b<0.6,第二应力释放层可以释放n型GaN层生长过程中产生的应力,从而可以减弱发光层中的量子阱的极化效应,提高发光效率,降低LED的工作电压。
附图说明
为了更清楚地说明本发明实施例中的技术方案,下面将对实施例描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1是本发明实施例提供的一种发光二极管的外延片的结构图;
图2是本发明实施例提供的另一种发光二极管的外延片的结构示意图;
图3是本发明实施例提供的一种发光二极管的外延片的制备方法流程图;
图4是本发明实施例提供的另一种发光二极管的外延片的制备方法的流程图;
图5~15是本发明实施例提供的另一种发光二极管的外延片的制备过程示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚,下面将结合附图对本发明实施方式作进一步地详细描述。
图1是本发明实施例提供的一种发光二极管的外延片的结构图。如图1所示,该外延片包括衬底1以及依次层叠在衬底1上的GaN缓冲层、GaN非掺杂层3、第一应力释放层4、n型GaN层5、第二应力释放层6、发光层8和p型GaN层11,第一应力释放层4为AlxInyGa1-x-yN层,第二应力释放层6为AlaInbGa1-a-bN层,其中,0<x<0.3,0.2<y<0.6,0<a<0.3,0.2<b<0.6。
本发明实施例提供的技术方案带来的有益效果是:使本发明中的外延片包括衬底以及依次层叠在衬底上的GaN缓冲层、GaN非掺杂层、第一应力释放层、n型GaN层、第二应力释放层、发光层和p型GaN层,第一应力释放层为AlxInyGa1-x-yN层,其中0<x<0.3,0.2<y<0.6,第一应力释放层可以释放由于衬底与GaN缓冲层的晶格不匹配产生的应力,第二应力释放层为AlaInbGa1-a-bN层,其中,0<a<0.3,0.2<b<0.6,第二应力释放层可以释放n型GaN层生长过程中产生的应力,从而可以减弱发光层中的量子阱的极化效应,提高发光效率,降低LED的工作电压。
可选地,在本实施例中,第一应力释放层4中In组分含量沿第一应力释放层4的生长方向逐渐降低,随着In组分含量的降低,AlxInyGa1-x-yN层的晶格逐渐变小,逐渐接近于GaN非掺杂层3的晶格大小,有利于提高GaN非掺杂层3的质量。
可选地,在本实施例中,第二应力释放层6中In的组分含量沿第二应力释放层6的生长方向逐渐降低,可以使n型GaN层生长过程中产生的应力逐渐得到释放。
可选地,在本实施例中,第一应力释放层4中AL的组分含量随第一应力释放层4生长方向逐渐增加,Al组分含量延其生长方向逐渐增加能够使螺旋位错密度逐渐降低,并且改变位错方向,以降低第一应力释放层4中的缺陷。
可选地,在本实施例中,第二应力释放层中6中AL的组分含量随第二应力释放层6生长方向逐渐增加,Al组分含量延其生长方向逐渐增加能够使螺旋位错密度逐渐降低,并且改变位错方向,以降低第二应力释放层6中的缺陷。
如图1,发光层8包括交替层叠的InzGa1-zN层81和GaN层82,InzGa1-zN81层和GaN层82交替层叠的周期数可以为6-15,InzGa1-zN层81厚度可以为2-5nm,GaN层82厚度可以为5-15nm,其中0.2<z<0.5。
可选地,第一应力释放层4的厚度可以为20~100nm,第二应力释放层的厚度可以为100~500nm。
在本发明的第一种实施例中,第一应力释放层4的厚度为20~30nm,并且第二应力释放层6的厚度为100~150nm。
在本发明的第二种实施例中,第一应力释放层4的厚度为40~60nm,并且第二应力释放层6的厚度为150~250nm。
而在本发明的第三种实施例中,第一应力释放层4的厚度为70~90nm,并且第二应力释放层6的厚度为300~400nm。
将以上三种实施例中所制得的外延片制备为单颗尺寸大小都为9*27mil的LED芯片,经实际测试后得到第二种实施例中的芯片工作电压相较于第一种实施例降低了0.05v,第三种实施例中的芯片工作电压比第一种实施例降低了0.02v,因此可以优选第一应力释放层4的厚度为40-60nm,并且第二应力释放层6的厚度为150~250nm。
图2是本发明实施例提供的另一种发光二极管的外延片的结构示意图,如图2所示,相比于图1所示的外延片,图2所示的外延片还包括浅阱层7、低温P型GaN层9、p型AlGaN电子阻挡层10以及p型欧姆接触层12。其中,浅阱层7设置在第二应力释放层6和发光层8之间,低温p型GaN层9设置在发光层8上,p型AlGaN电子阻挡层10设置在低温p型GaN层9上,p型GaN层11设置在p型AlGaN电子阻挡层10上,p型欧姆接触层12设置在p型GaN层11上。
如图2所示,浅阱层7包括交替层叠的IncGa1-cN层71和GaN层72,IncGa1-cN层71和GaN层72交替层叠的周期数可以为5-20,IncGa1-cN层71的厚度可以为1-4nm,GaN层72的厚度可以为10-30nm,其中,0<c<0.1。
在本实施例中,浅阱层7中In的组分含量高于第一应力释放层4与第二应力释放层6中In的组分含量,实现时,第一应力释放层4中In的组分含量的最高值与第二应力释放层6中In的组分含量的最高值均低于浅阱层7中In的组分含量,这样可以确保第一应力释放层4与第二应力释放层6中的缺陷密度较少,若第一应力释放层4与第二应力释放层6中In的组分含量高于浅阱层7中In的组分含量则会导致LED芯片的发光效率降低。
需要说明的是,图1以及图2中所示的外延片的结构仅为示意,图中所示的各结构的尺寸及比例关系并不用以限制本发明。
图3是本发明实施例提供的一种发光二极管的外延片的制备方法流程图。如图3所示,该制备方法包括:
S1:提供一衬底;
在本实施例中,衬底可以选用蓝宝石衬底。
S2:在衬底上生长GaN缓冲层。
S3:在GaN缓冲层上生长GaN非掺杂层。
S4:在GaN非掺杂层上生长第一应力释放层。
S5:在第一应力释放层上生长n型GaN层。
S6:在n型GaN层上生长第二应力释放层。
S7:在第二应力释放层上生长发光层。
S8:在发光层上生长p型GaN层。
其中,所述第一应力释放层为AlxInyGa1-x-yN层,所述第二应力释放层为AlaInbGa1-a-bN层,其中,0<x<0.3,0.2<y<0.6,0<a<0.3,0.2<b<0.6。
本发明实施例提供的技术方案带来的有益效果是:使本发明中的外延片包括衬底以及依次层叠在衬底上的GaN缓冲层、GaN非掺杂层、第一应力释放层、n型GaN层、第二应力释放层、发光层和p型GaN层,第一应力释放层为AlxInyGa1-x-yN层,第一应力释放层可以释放由于衬底与GaN缓冲层的晶格不匹配产生的应力,第二应力释放层为AlaInbGa1-a-bN层,其中,其中0<x<0.3,0.2<y<0.6,0<a<0.3,0.2<b<0.6,第二应力释放层可以释放n型GaN层生长过程中产生的应力,从而可以减弱发光层中的量子阱的极化效应,提高发光效率,降低LED的工作电压。
图4是本发明实施例提供的另一种发光二极管的外延片的制备方法的流程图,下面结合附图5~15对图4提供的制备方法进行详细说明:
S11:提供一衬底。
在本实施例中,衬底可以选用蓝宝石衬底1。蓝宝石衬底是一种常见的衬底,制备工艺较为成熟。
在步骤S11中,还可以将蓝宝石衬底1在1000-1200℃氢气气氛里进行高温清洁处理5-20min,然后进行氮化处理,以清理衬底表面。
S12:在衬底上生长GaN缓冲层。
如图5所示,在衬底1上生长有GaN缓冲层2。
在步骤S12中,可选地,GaN缓冲层2生长温度可为500-650℃,在此温度下生长出的GaN缓冲层2质量较好。
可选地,GaN缓冲层2的生长压力可以为50-200Torr。
实现时,可将GaN缓冲层2的生长温度下降到500-650℃,生长压力调节至50-200Torr进行GaN缓冲层2的生长。
进一步地,生长完GaN缓冲层2后,可以进行原位退火处理,退火温度可以为1000~1100℃,退火时间可以为3~10分钟。
在步骤12中GaN缓冲层2的生长过程中,设备转速可为200-600r/min;V/III比为50-300。
在本实施例中,V/III比为V价原子与III价原子的摩尔比。
可选地,GaN缓冲层2的厚度可为2-8nm。
S13:在GaN缓冲层上生长GaN非掺杂层。
如图6所示,在GaN缓冲层2上生长GaN非掺杂层3。
可选地,GaN非掺杂层3生长温度为1000-1200℃。
实现时,可将温度调节至1000-1200℃,压力调节至100-500Torr,并且Ⅴ/Ⅲ比为200-3000,进行GaN非掺杂层3的生长。
可选地,GaN非掺杂层3的厚度可以为1~2μm。
S14:在GaN非掺杂层上生长第一应力释放层。
如图7所示,在GaN非掺杂层3上生长第一应力释放层4。第一应力释放层4为AlxInyGa1-x-yN层,0<x<0.3,0.2<y<0.6。
可选地,第一应力释放层4的生长温度为950-1150℃,在此种温度下生长出的第一应力释放层质量较好。在实际操作过程中,可以将反应腔的温度调节为950-1150℃,压力调节为100-300Torr,Ⅴ/Ⅲ比调节为400-3000,进行第一应力释放层4的生长。
可选地,第一应力释放层的厚度可为20~100nm。
S15:在第一应力释放层上生长n型GaN层。
如图8所示,在第一应力释放层4上生长有n型GaN层5。
可选地,n型GaN层5的生长温度为950-1150℃。
可选地,n型GaN层掺杂的是Si元素。
实际操作时,可将反应腔的温度调节为950-1150℃,压力调节为100-400Torr,Ⅴ/Ⅲ比调节为400-5000,进行n型GaN层的生长。
可选地,n型GaN层的厚度为1.5-3.5μm。
本实施例中,n型GaN层掺杂Si的浓度不变。
S16:在n型GaN层上生长第二应力释放层。
如图9所示,在n型GaN层5上生长有第二应力释放层6。第二应力释放层6为AlaInbGa1-a-bN层,其中,0<a<0.3,0.2<b<0.6。
可选地,第二应力释放层6的生长温度为950-1150℃,在此种温度下生长出的第二应力释放层质量较好。在实际操作过程中,可以将反应腔的温度调节为950-1150℃,压力调节为100-300Torr,Ⅴ/Ⅲ比调节为400-3000,进行第一应力释放层4的生长。
可选地,第二应力释放层的厚度可为100~500nm。
S17:在第二应力释放层上生长浅阱层。
如图10所示,在第二应力释放层6上生长浅阱层7。浅阱层7包括交替层叠的IncGa1-cN层71和GaN层72,IncGa1-cN层71和GaN层72交替层叠的周期数可以为5-20,其中,0<c<0.1。
可选地,IncGa1-cN层71的厚度可以为1-4nm,GaN层72的厚度可以为10-30nm。
可选地,IncGa1-cN层的生长温度为750-850℃。
可选地,GaN层的生长温度为850-950℃。
实际操作时,可将压力调节至100-500Torr,Ⅴ/Ⅲ比调节为500-10000,将温度调节至750-850℃时,进行IncGa1-cN层的生长;将温度调节至850-950℃时,进行GaN层的生长。
S18:在浅阱层上生长发光层。
如图11所示,在浅阱层7上生长发光层8。发光层8包括交替层叠的InzGa1-zN层81和GaN层82,InzGa1-zN81层和GaN层82交替层叠的周期数可以为6-15,其中0.2<z<0.5。
可选地,InzGa1-zN层81厚度可以为2-5nm,GaN层82厚度可以为5-15nm。
可选地,InzGa1-zN层的生长温度为700-850℃,其中,0.2<z<0.5。
可选地,n型GaN层的生长温度为850-950℃。
实际操作时,可将压力调节至100-500Torr,Ⅴ/Ⅲ比调节为2000-20000,将温度调节至700-850℃时,进行InzGa1-zN层的生长;将温度调节至850-950℃时,进行n型GaN层的生长。InzGa1-zN层和n型GaN层依次交叠生长为发光层8。
S19:在发光层上生长低温p型GaN层。
如图12所示,在发光层8上生长低温p型GaN层9。
可选地,低温p型GaN层9的生长温度为700-800℃。
实际操作时,可将温度调节至700-800℃,压力调节至100-600Torr,Ⅴ/Ⅲ比调节为1000-4000,进行低温p型GaN层9的生长。
可选地,低温p型GaN层9的生长时间为3-15min。
可选地,低温p型GaN层9的厚度为30-120nm。
S20:在低温P型GaN层上生长p型AlGaN电子阻挡层。
如图13所示,在低温P型GaN层9上生长p型AlGaN电子阻挡层10。
可选地,p型AlGaN电子阻挡层10的生长温度为900-1000℃。
在实际操作时,可将温度调节为900-1000℃,压力调节为50-300Torr,Ⅴ/Ⅲ比调节为1000-10000,进行p型AlGaN电子阻挡层10的生长。
可选地,p型AlGaN电子阻挡层10的生长时间为4-15min。
可选地,p型AlGaN电子阻挡层10的厚度为50-150nm。
S21:在p型AlGaN电子阻挡层上生长p型GaN层。
如图14所示,在p型AlGaN电子阻挡层10上生长p型GaN层11。
可选地,p型GaN层11的生长温度为900-1050℃。
实际操作时,可将温度调节至900-1050℃,压力调节至100-500Torr,Ⅴ/Ⅲ比调节为500-4000,进行p型GaN层的生长。
可选地,p型GaN层的生长时间为10-20min。
可选地,p型GaN层的厚度为50-150nm。
S22:在p型GaN层上生长p型欧姆接触层。
如图15所示,在p型GaN层11上生长p型欧姆接触层12。
可选地,p型欧姆接触层生长温度为为700-850℃。
实际操作时,可将温度调节为700-850℃,压力调节为100-500Torr,Ⅴ/Ⅲ比调节为10000-20000,进行p型欧姆接触层的生长。
可选地,p型欧姆接触层的生长时间为0.5-5min。
可选地,p型欧姆接触层的厚度为3-10nm。
外延生长结束后,将反应室的温度降至600-900℃,在N2气氛进行退火处理10-30min,而后逐渐降至室温,随后,经过清洗、沉积、光刻和刻蚀后续加工工艺制成单颗9*27mil芯片。
本发明实施例提供的技术方案带来的有益效果是:使本发明中的外延片包括衬底以及依次层叠在衬底上的GaN缓冲层、GaN非掺杂层、第一应力释放层、n型GaN层、第二应力释放层、发光层和p型GaN层,第一应力释放层为AlxInyGa1-x-yN层,第一应力释放层可以释放由于衬底与GaN缓冲层的晶格不匹配产生的应力,第二应力释放层为AlaInbGa1-a-bN层,其中,0<x<0.3,0.2<y<0.6,0<a<0.3,0.2<b<0.6,第二应力释放层可以释放n型GaN层生长过程中产生的应力,从而可以减弱发光层中的量子阱的极化效应,提高发光效率,降低LED的工作电压。
可选地,在本实施例中,外延结构的生长过程中以三甲基镓(TMGa)、三乙基镓(TEGa)、三甲基铝(TMAl)、三甲基铟(TMIn)和氨气(NH3)分别作为Ga、Al、In和N源,以上四种化合有良好的扩散效果,并且易分解留下所需元素。
同时,本实施例中,以硅烷(SiH4)作为N型掺杂剂,二茂镁(CP2Mg)作为P型掺杂剂,这两种掺杂剂扩散效果较好。
以上所述仅为本发明的较佳实施例,并不用以限制本发明,凡在本发明的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。

Claims (10)

1.一种发光二极管的外延片,其特征在于,所述外延片包括衬底以及依次层叠在所述衬底上的GaN缓冲层、GaN非掺杂层、第一应力释放层、n型GaN层、第二应力释放层、发光层和p型GaN层,所述第一应力释放层为AlxInyGa1-x-yN层,所述第二应力释放层为AlaInbGa1-a-bN层,其中,0<x<0.3,0.2<y<0.6,0<a<0.3,0.2<b<0.6。
2.根据权利要求1所述的外延片,其特征在于,所述第一应力释放层中In组分含量沿所述第一应力释放层的生长方向逐渐降低。
3.根据权利要求1所述的外延片,其特征在于,所述第二应力释放层中In的组分含量沿所述第二应力释放层的生长方向逐渐降低。
4.根据权利要求1~3任一项所述的外延片,其特征在于,所述第一应力释放层中AL的组分含量随所述第一应力释放层生长方向逐渐增加。
5.根据权利要求1~3任一项所述的外延片,其特征在于,所述第二应力释放层中AL的组分含量随所述第二应力释放层生长方向逐渐增加。
6.根据权利要求1~3任一项所述的外延片,其特征在于,所述发光层与所述第二应力释放层之间还设置有浅阱层,所述浅阱层包括交替层叠的多层IncGa1-cN层和多层GaN层,其中,0<c<0.1。
7.根据权利要求6所述的外延片,其特征在于,所述浅阱层中In的组分含量高于所述第一应力释放层与所述第二应力释放层中In的组分含量。
8.一种外延片的制备方法,其特征在于,所述制备方法包括:
提供一衬底;
在所述衬底上生长GaN缓冲层;
在所述GaN缓冲层上生长GaN非掺杂层;
在所述GaN非掺杂层上生长第一应力释放层;
在所述第一应力释放层上生长n型GaN层;
在所述n型GaN层上生长第二应力释放层;
在所述第二应力释放层上生长发光层;
在所述发光层上生长p型GaN层,
其中,所述第一应力释放层为AlxInyGa1-x-yN层,所述第二应力释放层为AlaInbGa1-a-bN层,其中,0<x<0.3,0.2<y<0.6,0<a<0.3,0.2<b<0.6。
9.根据权利要求8所述的制备方法,其特征在于,所述第一应力释放层的生长温度为950-1150℃。
10.根据权利要求8所述的制备方法,其特征在于,所述第二应力释放层的生长温度为950-1150℃。
CN201711008077.3A 2017-10-25 2017-10-25 一种发光二极管的外延片及制备方法 Pending CN108054260A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201711008077.3A CN108054260A (zh) 2017-10-25 2017-10-25 一种发光二极管的外延片及制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201711008077.3A CN108054260A (zh) 2017-10-25 2017-10-25 一种发光二极管的外延片及制备方法

Publications (1)

Publication Number Publication Date
CN108054260A true CN108054260A (zh) 2018-05-18

Family

ID=62118699

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711008077.3A Pending CN108054260A (zh) 2017-10-25 2017-10-25 一种发光二极管的外延片及制备方法

Country Status (1)

Country Link
CN (1) CN108054260A (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109273553A (zh) * 2018-09-29 2019-01-25 镇江镓芯光电科技有限公司 一种AlGaN基p-i-n日盲紫外探测器及制备方法
CN110112269A (zh) * 2019-03-29 2019-08-09 华灿光电股份有限公司 发光二极管外延片及其制备方法
CN110473942A (zh) * 2019-07-17 2019-11-19 上海显耀显示科技有限公司 一种超薄led芯片
CN110534622A (zh) * 2019-07-17 2019-12-03 上海显耀显示科技有限公司 一种半导体超薄外延结构
CN112331750A (zh) * 2020-10-23 2021-02-05 华灿光电(苏州)有限公司 紫外发光二极管外延片及其制造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050285125A1 (en) * 2004-06-25 2005-12-29 Samsung Electro-Mechanics Co., Ltd. Nitride based semiconductor device
CN102484178A (zh) * 2009-09-08 2012-05-30 皇家飞利浦电子股份有限公司 具有曲率控制层的iii族氮化物发光装置
CN103022290A (zh) * 2012-12-19 2013-04-03 湘能华磊光电股份有限公司 具有四元InAlGaN的LED外延结构及其制备方法
CN104733579A (zh) * 2015-01-20 2015-06-24 扬州德豪润达光电有限公司 半导体发光器件及其制备方法
CN106025032A (zh) * 2016-06-21 2016-10-12 华灿光电(苏州)有限公司 一种发光二极管的外延片及其生长方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050285125A1 (en) * 2004-06-25 2005-12-29 Samsung Electro-Mechanics Co., Ltd. Nitride based semiconductor device
CN102484178A (zh) * 2009-09-08 2012-05-30 皇家飞利浦电子股份有限公司 具有曲率控制层的iii族氮化物发光装置
CN103022290A (zh) * 2012-12-19 2013-04-03 湘能华磊光电股份有限公司 具有四元InAlGaN的LED外延结构及其制备方法
CN104733579A (zh) * 2015-01-20 2015-06-24 扬州德豪润达光电有限公司 半导体发光器件及其制备方法
CN106025032A (zh) * 2016-06-21 2016-10-12 华灿光电(苏州)有限公司 一种发光二极管的外延片及其生长方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109273553A (zh) * 2018-09-29 2019-01-25 镇江镓芯光电科技有限公司 一种AlGaN基p-i-n日盲紫外探测器及制备方法
CN110112269A (zh) * 2019-03-29 2019-08-09 华灿光电股份有限公司 发光二极管外延片及其制备方法
CN110473942A (zh) * 2019-07-17 2019-11-19 上海显耀显示科技有限公司 一种超薄led芯片
CN110534622A (zh) * 2019-07-17 2019-12-03 上海显耀显示科技有限公司 一种半导体超薄外延结构
CN110534622B (zh) * 2019-07-17 2021-08-03 上海显耀显示科技有限公司 一种半导体超薄外延结构
CN110473942B (zh) * 2019-07-17 2021-09-28 上海显耀显示科技有限公司 一种超薄led芯片
CN112331750A (zh) * 2020-10-23 2021-02-05 华灿光电(苏州)有限公司 紫外发光二极管外延片及其制造方法

Similar Documents

Publication Publication Date Title
CN108054260A (zh) 一种发光二极管的外延片及制备方法
CN110970533B (zh) 一种led倒装芯片的紫光外延结构及其制备方法
CN108110098B (zh) 一种氮化镓基发光二极管外延片及其制造方法
CN104409587B (zh) 一种InGaN基蓝绿光发光二极管外延结构及生长方法
CN103730552B (zh) 一种提高led发光效率的外延生长方法
CN106229390B (zh) 一种GaN基发光二极管芯片的生长方法
CN106784188B (zh) 一种具有复合电子阻挡层的近紫外led的制备方法
CN106611808A (zh) 一种发光二极管外延片的生长方法
CN116190519B (zh) 发光二极管外延片及其制备方法、led
CN103117346B (zh) 一种发光二极管芯片及其制造方法
CN113690350B (zh) 微型发光二极管外延片及其制造方法
CN104465898B (zh) 一种发光二极管外延片的生长方法及发光二极管外延片
CN116845153A (zh) 一种高光效发光二极管外延片、制备方法及led
CN103824916B (zh) 一种提高氮化镓晶体质量的复合成核层的生长方法
CN115911201A (zh) 发光二极管外延片及其制备方法、发光二极管
CN103247729A (zh) 一种提高大功率GaN基LED发光效率的外延结构及生长方法
CN117393667B (zh) 发光二极管外延片及其制备方法、led
CN109301041B (zh) 一种发光二极管外延片及其制造方法
CN106033788B (zh) 一种采用MOCVD技术制备370-380nm高亮度近紫外LED的方法
CN103441197A (zh) 一种GaN基发光二极管外延片及其制作方法
CN116364820B (zh) 发光二极管外延片及其制备方法、led
CN106711296B (zh) 一种绿光发光二极管的外延片及其生长方法
CN107919419A (zh) 一种氮化镓基发光二极管外延片及其制造方法
CN102332510A (zh) 采用金属有机化合物气相外延技术生长高抗静电能力发光二极管的方法
CN108461582A (zh) 一种发光二极管外延片的生长方法及发光二极管外延片

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20180518