CN110534622A - 一种半导体超薄外延结构 - Google Patents

一种半导体超薄外延结构 Download PDF

Info

Publication number
CN110534622A
CN110534622A CN201910643472.1A CN201910643472A CN110534622A CN 110534622 A CN110534622 A CN 110534622A CN 201910643472 A CN201910643472 A CN 201910643472A CN 110534622 A CN110534622 A CN 110534622A
Authority
CN
China
Prior art keywords
layer
conduction type
structure according
thickness
regulating course
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910643472.1A
Other languages
English (en)
Other versions
CN110534622B (zh
Inventor
游正璋
马后永
李起鸣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Xianyao Display Technology Co Ltd
Jade Bird Display Shanghai Ltd
Original Assignee
Shanghai Xianyao Display Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Xianyao Display Technology Co Ltd filed Critical Shanghai Xianyao Display Technology Co Ltd
Priority to CN201910643472.1A priority Critical patent/CN110534622B/zh
Publication of CN110534622A publication Critical patent/CN110534622A/zh
Application granted granted Critical
Publication of CN110534622B publication Critical patent/CN110534622B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H01L33/145—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure with a current-blocking structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H01L33/32—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen
    • H01L33/325—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen characterised by the doping materials

Abstract

本发明提供了一种半导体超薄外延结构，包括：位于衬底上的第一导电类型外延层；位于第一导电类型外延层上的应力调节层；位于多周期应力调节层上的发光层；位于发光层上的第二导电类型外延层。利用应力调节层来调节第一导电类型外延层中由于生长产生的应力，减小应力对发光层的影响，提高发光层发光效率。进一步的，在应力调节层顶部生长第一导电类型位错微调层，来控制进入发光层的位错浓度，提高发光层的发光效率。由于外延结构非常薄，在制备器件的过程中，刻蚀后外延结构的侧壁倾斜度很小，近似垂直，由于刻蚀后的外延结构顶部和底部的面积相近，使得芯片上单位面积的外延台阶数量有效增加，提高了芯片集成度，提高了器件单位面积的发光效率。

Description

一种半导体超薄外延结构
技术领域
本发明涉及一种半导体衬底上外延结构技术领域，具体涉及一种半导体超薄外延结构。
背景技术
随着科技的进步和市场发展，由于微LED更有利于便携化、轻质化产品的要求，例如在超薄显示屏方面等，逐渐成为关注的焦点。然而，目前微LED的技术路线不确定、成本较高，不利于大规模商业化。
再者，微LED芯片中，要求各个LED的尺寸和间距尽可能得小，提高芯片集成度，从而有效保证最终产品的亮度和分辨率等性能。为了做出小尺寸LED，不得不进一步缩小LED的尺寸。然而，在传统LED制备工艺中，由于受到光刻和刻蚀设备工艺条件的限制，刻蚀出的图案都不可避免的呈现倾斜侧壁。由于倾斜侧壁的出现，导致每个LED的有效出光面积小于LED的占有面积，为了确保有效LED有效出光面积，就无法进一步提高集成度，从而限制了微LED芯片尺寸的进一步缩小，不利于提高微LED芯片的集成度，使得最终产品的亮度和分辨率无法进一步提高。
发明内容
为了克服以上问题，本发明旨在提供一种半导体超薄外延结构，从而打破现有制备工艺条件的限制，制备出超薄外延结构，从而在确保LED有效出光面积的条件下，提高芯片集成度。
为了达到上述目的，本发明提供了一种半导体超薄外延结构，包括：
一衬底；
位于衬底上的第一导电类型外延层；
位于第一导电类型外延层上的应力调节层；
位于多周期应力调节层上的发光层；
位于发光层上的第二导电类型外延层。
在一些实施例中，所述应力调节层为多层多周期应力调节层。
在一些实施例中，所述发光层为多层多周期量子阱发光层。
在一些实施例中，还包括：第一导电类型位错微调层，位于所述多层多周期应力调节层顶部表面且位于所述量子阱发光层底部。
在一些实施例中，所述多层多周期应力调节层中、所述第一导电类型位错微调层中均掺杂有第一导电类型掺杂元素；所述第一导电类型位错微调层中第一导电类型掺杂元素的掺杂浓度大于所述多层多周期应力调节层中的第一导电类型掺杂元素的掺杂浓度。
在一些实施例中，所述第一导电类型位错微调层中的第一导电类型掺杂元素的掺杂浓度为所述多层多周期应力调节层中的第一导电类型掺杂元素的掺杂浓度的10倍或以上。
在一些实施例中，所述第一导电类型位错微调层中的第一导电类型掺杂元素的掺杂浓度为1E18～5E18atoms/cm3；所述多层多周期应力调节层中的第一导电类型掺杂元素的掺杂浓度为1E17～3E17atoms/cm3。
在一些实施例中，所述第一导电类型掺杂元素为Si。
在一些实施例中，所述第一导电类型位错微调层的厚度小于所述多层多周期应力调节层的厚度。
在一些实施例中，所述第一导电类型位错微调层的厚度为1～100nm，所述第一导电类型位错微调层的材料为GaN、AlGaN、AlInGaN的一种或多种复合。
在一些实施例中，所述多层多周期应力调节层由多个应力调节单元堆叠而成，每一个应力调节单元包括两层成分相同但含量不同的第一应力调节层和第二应力调节层。
在一些实施例中，第一应力调节层的化学式为Alx1Iny1Ga1-x1-y1N，其中，x1不大于0.5，y1不大于0.5；第二应力调节层的化学式为Alx2Iny2Ga1-x2-y2N，其中，x2不大于0.5，y2不大于0.5。
在一些实施例中，所述第一应力调节层的禁带宽度大于所述第二应力调节层的禁带宽度。
在一些实施例中，所述第一导电类型位错微调层的厚度大于或等于所述第二应力调节层的厚度。
在一些实施例中，所述第一应力调节层的厚度为2～20nm，第二应力调节层的厚度为1～3nm。
在一些实施例中，所述第一导电类型外延层从下往上依次包括第一导电类型第一外延层、第一导电类型第二外延层，位于第一导电类型第一外延层与第一导电类型第二外延层之间的电子流扩散层。
在一些实施例中，所述第一导电类型第一外延层的材料为GaN、AlGaN、AlInGaN的一种或多种复合；所述第一导电类型第二外延层的材料为GaN、AlGaN、AlInGaN的一种或多种复合。
在一些实施例中，所述电子流扩散层为单周期或多周期非掺杂层。
在一些实施例中，所述电子流扩散层的材料由单周期或多周期调变的GaN、AlGaN、InGaN、AlInGaN、AlN、InN的组成。
在一些实施例中，所述电子流扩散层为单周期或多周期掺杂层。
在一些实施例中，所述第一导电类型第一外延层中的第一导电类型掺杂元素的掺杂浓度大于所述第一导电类型第二外延层中的第一导电类型掺杂元素的掺杂浓度，所述第一导电类型第二外延层中的第一导电类型掺杂元素的掺杂浓度大于所述电子流扩散层中的第一导电类型掺杂元素的掺杂浓度。
在一些实施例中，所述第一导电类型第一外延层中掺杂Si，第一导电类型第二外延层中掺杂Si，电子流扩散层中掺杂Si。
在一些实施例中，所述第一导电类型第一外延层中的第一导电类型掺杂元素的掺杂浓度为1.5E19～3E19atoms/cm3；所述第一导电类型第二外延层中的第一导电类型掺杂元素的掺杂浓度为1E18～3E18atoms/cm3；所述电子流扩散层中的第一导电类型掺杂元素的掺杂浓度为5E17～8E17atoms/cm3。
在一些实施例中，所述第一导电类型第一外延层的禁带宽度大于所述发光层的禁带宽度；所述第一导电类型第二外延层的禁带宽度大于所述发光层的禁带宽度。
在一些实施例中，所述第一导电类型第一外延层的厚度大于第一导电类型第二外延层的厚度，且大于电子流扩散层的厚度。
在一些实施例中，所述第一导电类型第一外延层的厚度为所述第一导电类型第二外延层的厚度的5倍及以上，所述第一导电类型第一外延层的厚度为所述电子流扩散层的厚度的6倍及以上。
在一些实施例中，所述第一导电类型第一外延层的厚度为2～4微米，所述第一导电类型第二外延层的厚度为350～400nm，所述电子流扩散层的厚度为1～300nm。
在一些实施例中，所述第一导电类型位错微调层的厚度小于或等于所述第一导电类型第二外延层的厚度。
在一些实施例中，所述第一导电类型位错微调层中第一导电类型元素的掺杂浓度大于或等于所述第一导电类型第二外延层中第一导电类型元素的掺杂浓度。
在一些实施例中，所述应力调节层底部至所述第二导电类型外延层顶部的总厚度不大于320nm。
本发明的半导体超薄外延结构，利用第一导电类型外延层和第二导电类型外延层来激发发光层发出光束，由于外延结构厚度减小，造成第一导电类型外延层中的应力对发光层的影响较大，利用应力调节层来调节第一导电类型外延层中由于生长产生的应力，减小应力对发光层的影响，提高发光层发光效率。进一步的，在应力调节层顶部生长第一导电类型位错微调层，来控制进入发光层的位错浓度，提高发光层的发光效率。此外，应力调节层设置为多层多周期循环堆叠的应力调节层，采用多个应力调节单元堆叠生长而成，从而有效调节第一导电类型外延层生长产生的应力。第一导电类型外延层还设置了第一外延层、电子流扩散层和第二外延层，从而形成有效的第一导电类型掺杂；第一外延层和第二外延层夹设于电子流扩散层两侧，这种结构对整个外延结构起到电压调节作用。
附图说明
图1为本发明的一个实施例的半导体超薄外延结构的结构示意图
图2为本发明的一个实施例的半导体超薄外延结构的结构示意图
图3为本发明的一个实施例的应力调节层的结构示意图
图4为本发明的一个实施例的半导体超薄外延结构的结构示意图
具体实施方式
为使本发明的内容更加清楚易懂，以下结合说明书附图，对本发明的内容作进一步说明。当然本发明并不局限于该具体实施例，本领域内的技术人员所熟知的一般替换也涵盖在本发明的保护范围内。
本发明的半导体超薄外延结构，包括衬底、第一导电类型外延层、应力调节层、发光层和第二导电类型外延层。利用第一导电类型外延层和第二导电类型外延层来激发发光层发出光束，利用应力调节层来调节第一导电类型外延层中由于生长产生的应力，减小应力对发光层的影响，提高发光层发光效率。
以下结合附图1～4和具体实施例对本发明作进一步详细说明。需说明的是，附图均采用非常简化的形式、使用非精准的比例，且仅用以方便、清晰地达到辅助说明本实施例的目的。
请参阅图1，本实施例中，衬底00可以为蓝宝石衬底、硅衬底等用于生长外延层的基底。在衬底00上面生长有第一导电类型外延层01，这里的第一导电类型外延层01中，第一导电类型为N型。在第一导电类型外延层01上生长有应力调节层02。应力调节层02上用于降低第一导电类型外延层01产生的应力。在应力调节层02上生长有发光层03。在发光层03上生长有第二导电类型外延层04。
这里的应力调节层02为多层多周期应力调节层，发光层03可以为多层多周期量子阱发光层。
请参阅图2，本实施例中，在应力调节层02顶部表面还生长有第一导电类型位错微调层05。第一导电类型位错微调层05用于调节应力调节层02表面的位错数量，控制进入发光层03中的位错数量保持在一个合适的区间。第一导电类型位错微调层05的设置可以对最终器件进行电性调节，例如电压、亮度、弱电流等。通过控制第一导电类型位错微调层05的厚度和温度共同来控制位错数量。
具体的，多层多周期应力调节层02中和第一导电类型位错微调层05中均掺杂有第一导电类型掺杂元素，这里的第一导电类型为N型，掺杂元素应为N型掺杂元素，例如硅。为了提高第一导电类型位错微调层05对位错浓度的有效调节和控制，第一导电类型位错微调层05中的第一导电类型掺杂元素的掺杂浓度大于应力调节层02中的第一导电类型掺杂元素的掺杂浓度，例如，N型位错微调层中的Si掺杂浓度大于应力调节层02中的Si掺杂浓度。较佳的，第一导电类型位错微调层05中的第一导电类型掺杂元素的掺杂浓度为应力调节层02中的第一导电类型掺杂元素的掺杂浓度的10倍或以上。例如，第一导电类型位错微调层05中的第一导电类型掺杂元素的掺杂浓度为1E18～5E18atoms/cm3；应力调节层02中的第一导电类型掺杂元素的掺杂浓度为1E17～3E17atoms/cm3。此外，为了提高第一导电类型位错微调层05对位错浓度的控制能力，第一导电类型位错微调层05的厚度小于应力调节层03的厚度。较佳的，第一导电类型位错微调层05的厚度为1～100nm，第一导电类型位错微调层05的材料可以为GaN、AlGaN、AlInGaN的一种或多种复合。
请参阅图3，在本实施例中，为了提高应力调节层02控制第一导电类型外延层01产生的应力的作用，应力调节层03由多个应力调节单元堆叠而成。如图3所示，每一个应力调节单元包括第一应力调节层201和第二应力调节层202，其中，第一应力调节层201与第二应力调节层202的成分相同但含量不同，从而有效调节释放第一导电类型外延层01中的应力。较佳的，第一应力调节层201的化学式为Alx1Iny1Ga1-x1-y1N，其中，x1不大于0.5，y1不大于0.5；第二应力调节层202的化学式为Alx2Iny2Ga1-x2-y2N，其中，x2不大于0.5，y2不大于0.5。此外，为了更好的达到释放应力效果，第一应力调节层201的禁带宽度大于第二应力调节层202的禁带宽度，在厚度的设计上，第一应力调节层201的厚度可以大于或等于第二应力调节层202的厚度。较佳的，第一应力调节层201的厚度为2～20nm，第二应力调节层202的厚度为1～3nm。第一应力调节层201和第二应力调节层202构成一个应力调节单元，多个应力调节单元堆叠循环，从而得到多层多周期应力调节层02，实现对第一导电类型外延层01的应力释放，提高发光层03的发光效率。较佳的，循环堆叠的次数不大于10，多层多周期应力调节层的总厚度不大于230。
请参阅图4，第一导电类型外延层01还可以具体包括：从下往上依次为第一导电类型外延层101、电子流扩散层103和第二导电类型外延层102。电子流扩散层103的设置可以作为电流通道，起到电流扩散作用，使得电流注入效率提升。这里，第一导电类型第一外延层101的材料可以为GaN、AlGaN、AlInGaN的一种或多种复合；第一导电类型第二外延层102的材料可以为GaN、AlGaN、AlInGaN的一种或多种复合，而电子流扩散层103可以为单周期或多周期非掺杂层，较佳的，电子流扩散层103的材料由单周期或多周期调变的GaN、AlGaN、InGaN、AlInGaN、AlN、InN的组成。此外，在其它实施例中，电子流扩散层103也可以为单周期或多周期掺杂层。这里，第一导电类型第一外延层101中、第一导电类型第二外延层102中和电子流扩散层103中均掺杂有第一导电类型掺杂元素，这里由于第一导电类型为N型，可以掺杂Si元素。为了形成的第一导电类型第二外延层102中的应变减小，第一导电类型第一外延层101中的第一导电类型掺杂元素的掺杂浓度大于第一导电类型第二外延层102中的第一导电类型掺杂元素的掺杂浓度，第一导电类型第二外延层102中的第一导电类型掺杂元素的掺杂浓度大于电子流扩散层103中的第一导电类型掺杂元素的掺杂浓度。较佳的，第一导电类型第一外延层101中的第一导电类型掺杂元素的掺杂浓度为1.5E19～3E19atoms/cm3；第一导电类型第二外延层102中的第一导电类型掺杂元素的Si的掺杂浓度为1E18～3E18atoms/cm3；电子流扩散层103中的第一导电类型掺杂元素的掺杂浓度为5E17～8E17atoms/cm3。此外，第一导电类型第一外延层101的禁带宽度大于量子阱发光层的禁带宽度；第一导电类型第二外延层102的禁带宽度大于103发光层的禁带宽度。而且，第一导电类型第一外延层101的厚度可以大于第一导电类型第二外延层102的厚度，且大于电子流扩散层103的厚度。较佳的，第一导电类型第一外延层101的厚度为第一导电类型第二外延层102的厚度的5倍及以上，第一导电类型第一外延层101的厚度为电子流扩散层103的厚度的6倍及以上。本实施例中，第一导电类型第一外延层101的厚度为2～4微米，第一导电类型第二外延层102的厚度为350～400nm，电子流扩散层103的厚度为1～300nm。
此外，第一导电类型位错微调层05的厚度和掺杂浓度也同时受第一导电类型第二外延层102的控制和影响。这里的第一导电类型位错微调层05的厚度小于或等于第一导电类型第二外延层102的厚度。第一导电类型位错微调层05中第一导电类型元素的掺杂浓度大于或等于第一导电类型第二外延层102中第一导电类型元素的掺杂浓度。
本实施例中，为了实现半导体器件的超薄外延结构和器件的轻薄化，采用上述厚度的设置，应力调节层02、发光层03和第二导电类型外延层04的总厚度不大于320nm。
以下对本实施例中的半导体超薄外延结构中的发光层03和第二导电类型外延层04进行详细描述。
请参阅图4，本实施例中，发光层03为多层多周期量子阱发光层。多周期量子阱发光层采用InaGa1-aN与GaN的复合结构。其中，In的组分a不大于0.5。多周期量子阱发光层中的势阱厚度为2～4nm，势垒厚度为4～15nm。这里的周期数可以为6～12。
第二导电类型外延层04与发光层03之间还设置电子阻挡层。电子阻挡层在发光层03表面生长。电子阻挡层可以为GaN、AlGaN、AlInGaN、InGaN的一种或多种组成的单层结构或多层结构，或者超晶格结构。电子阻挡层的导电类型是第二导电类型，这里的第二导电类型为P型。电子阻挡层的总厚度在10～70nm之间，第二导电类型掺杂元素的掺杂浓度为2E19～1.5E20atoms/cm3。
第二导电类型外延层04可以为多层多周期第二导电类型外延层，可以从下向上依次包括堆叠的第二导电类型第一外延层、第二导电类型第二外延层、和第二导电类型第三外延层。第二导电类型第一外延层可以为多周期堆叠生长而成，第二导电类型第二外延层可以为多周期堆叠生长而成，第二导电类型第三外延层可以为多周期堆叠生长而成。第二导电类型第一外延层的成分可以为Alc1Ind1Ga1-c1-d1NAlc1Ind1Ga1-c1-d1N)n1，第二导电类型第二外延层的成分可以为Alc2Ind2Ga1-c2-d2NAlc2Ind2Ga1-c2-d2N)n2，第二导电类型第三外延层的成分可以为Alc3Ind3Ga1-c3-d3NAlc3Ind3Ga1-c3-d3N)n3。其中，n1、n2、n3为周期数，较佳的，n2＞n1＞n3。而且，第二导电类型第二外延层的厚度＞第二导电类型第一外延层的厚度＞第二导电类型第三外延层的厚度。
综上，由于外延结构非常薄，在制备器件的过程中，对外延结构的刻蚀并不会造成外延结构的侧壁倾斜度很大，近似垂直，由于刻蚀后的外延结构顶部和底部的面积相近，从而克服了传统外延结构顶部小于底部造成有效出光面积减小的问题，也克服了现有的为了确保有效出光面积而无法提高芯片集成度的难题。与传统发光外延芯片相比，本发明的外延结构所在芯片的单位面积的台阶数量有效增加，提高了芯片集成度，提高了器件单位面积的发光效率。
虽然本发明已以较佳实施例揭示如上，然所述实施例仅为了便于说明而举例而已，并非用以限定本发明，本领域的技术人员在不脱离本发明精神和范围的前提下可作若干的更动与润饰，本发明所主张的保护范围应以权利要求书所述为准。

Claims (30)

1.一种半导体超薄外延结构，其特征在于，包括：
一衬底；
位于衬底上的第一导电类型外延层；
位于第一导电类型外延层上的应力调节层；
位于多周期应力调节层上的发光层；
位于发光层上的第二导电类型外延层。
2.根据权利要求1所述的半导体超薄外延结构，其特征在于，所述应力调节层为多层多周期应力调节层。
3.根据权利要求1所述的半导体超薄外延结构，其特征在于，所述发光层为多层多周期量子阱发光层。
4.根据权利要求2所述的半导体超薄外延结构，其特征在于，还包括：第一导电类型位错微调层，位于所述多层多周期应力调节层顶部表面且位于所述量子阱发光层底部。
5.根据权利要求4所述的半导体超薄外延结构，其特征在于，所述多层多周期应力调节层中、所述第一导电类型位错微调层中均掺杂有第一导电类型掺杂元素；所述第一导电类型位错微调层中第一导电类型掺杂元素的掺杂浓度大于所述多层多周期应力调节层中的第一导电类型掺杂元素的掺杂浓度。
6.根据权利要求5所述的半导体超薄外延结构，其特征在于，所述第一导电类型位错微调层中的第一导电类型掺杂元素的掺杂浓度为所述多层多周期应力调节层中的第一导电类型掺杂元素的掺杂浓度的10倍或以上。
7.根据权利要求6所述的半导体超薄外延结构，其特征在于，所述第一导电类型位错微调层中的第一导电类型掺杂元素的掺杂浓度为1E18～5E18atoms/cm3；所述多层多周期应力调节层中的第一导电类型掺杂元素的掺杂浓度为1E17～3E17atoms/cm3。
8.根据权利要求5所述的半导体超薄外延结构，其特征在于，所述第一导电类型掺杂元素为Si。
9.根据权利要求4所述的半导体超薄外延结构，其特征在于，所述第一导电类型位错微调层的厚度小于所述多层多周期应力调节层的厚度。
10.根据权利要求4所述的半导体超薄外延结构，其特征在于，所述第一导电类型位错微调层的厚度为1～100nm，所述第一导电类型位错微调层的材料为GaN、AlGaN、AlInGaN的一种或多种复合。
11.根据权利要求2所述的半导体超薄外延结构，其特征在于，所述多层多周期应力调节层由多个应力调节单元堆叠而成，每一个应力调节单元包括两层成分相同但含量不同的第一应力调节层和第二应力调节层。
12.根据权利要求11所述的半导体超薄外延结构，其特征在于，第一应力调节层的化学式为Alx1Iny1Ga1-x1-y1N，其中，x1不大于0.5，y1不大于0.5；第二应力调节层的化学式为Alx2Iny2Ga1-x2-y2N，其中，x2不大于0.5，y2不大于0.5。
13.根据权利要求11所述的半导体超薄外延结构，其特征在于，所述第一应力调节层的禁带宽度大于所述第二应力调节层的禁带宽度。
14.根据权利要求11所述的半导体超薄外延结构，其特征在于，所述第一导电类型位错微调层的厚度大于或等于所述第二应力调节层的厚度。
15.根据权利要求11所述的半导体超薄外延结构，其特征在于，所述第一应力调节层的厚度为2～20nm，第二应力调节层的厚度为1～3nm。
16.根据权利要求4所述的半导体超薄外延结构，其特征在于，所述第一导电类型外延层从下往上依次包括第一导电类型第一外延层、第一导电类型第二外延层，位于第一导电类型第一外延层与第一导电类型第二外延层之间的电子流扩散层。
17.根据权利要求16所述的半导体超薄外延结构，其特征在于，所述第一导电类型第一外延层的材料为GaN、AlGaN、AlInGaN的一种或多种复合；所述第一导电类型第二外延层的材料为GaN、AlGaN、AlInGaN的一种或多种复合。
18.根据权利要求16所述的半导体超薄外延结构，其特征在于，所述电子流扩散层为单周期或多周期非掺杂层。
19.根据权利要求18所述的半导体超薄外延结构，其特征在于，所述电子流扩散层的材料由单周期或多周期调变的GaN、AlGaN、InGaN、AlInGaN、AlN、InN的组成。
20.根据权利要求16所述的半导体超薄外延结构，其特征在于，所述电子流扩散层为单周期或多周期掺杂层。
21.根据权利要求20所述的半导体超薄外延结构，其特征在于，所述第一导电类型第一外延层中的第一导电类型掺杂元素的掺杂浓度大于所述第一导电类型第二外延层中的第一导电类型掺杂元素的掺杂浓度，所述第一导电类型第二外延层中的第一导电类型掺杂元素的掺杂浓度大于所述电子流扩散层中的第一导电类型掺杂元素的掺杂浓度。
22.根据权利要求21所述的半导体超薄外延结构，其特征在于，所述第一导电类型第一外延层中掺杂Si，第一导电类型第二外延层中掺杂Si，电子流扩散层中掺杂Si。
23.根据权利要求21所述的半导体超薄外延结构，其特征在于，所述第一导电类型第一外延层中的第一导电类型掺杂元素的掺杂浓度为1.5E19～3E19atoms/cm3；所述第一导电类型第二外延层中的第一导电类型掺杂元素的掺杂浓度为1E18～3E18atoms/cm3；所述电子流扩散层中的第一导电类型掺杂元素的掺杂浓度为5E17～8E17atoms/cm3。
24.根据权利要求16所述的半导体超薄外延结构，其特征在于，所述第一导电类型第一外延层的禁带宽度大于所述发光层的禁带宽度；所述第一导电类型第二外延层的禁带宽度大于所述发光层的禁带宽度。
25.根据权利要求16所述的半导体超薄外延结构，其特征在于，所述第一导电类型第一外延层的厚度大于第一导电类型第二外延层的厚度，且大于电子流扩散层的厚度。
26.根据权利要求25所述的半导体超薄外延结构，其特征在于，所述第一导电类型第一外延层的厚度为所述第一导电类型第二外延层的厚度的5倍及以上，所述第一导电类型第一外延层的厚度为所述电子流扩散层的厚度的6倍及以上。
27.根据权利要求26所述的半导体超薄外延结构，其特征在于，所述第一导电类型第一外延层的厚度为2～4微米，所述第一导电类型第二外延层的厚度为350～400nm，所述电子流扩散层的厚度为1～300nm。
28.根据权利要求16所述的半导体超薄外延结构，其特征在于，所述第一导电类型位错微调层的厚度小于或等于所述第一导电类型第二外延层的厚度。
29.根据权利要求16所述的半导体超薄外延结构，其特征在于，所述第一导电类型位错微调层中第一导电类型元素的掺杂浓度大于或等于所述第一导电类型第二外延层中第一导电类型元素的掺杂浓度。
30.根据权利要求1所述的半导体超薄外延结构，其特征在于，所述应力调节层底部至所述第二导电类型外延层顶部的总厚度不大于320nm。
CN201910643472.1A 2019-07-17 2019-07-17 一种半导体超薄外延结构 Active CN110534622B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910643472.1A CN110534622B (zh) 2019-07-17 2019-07-17 一种半导体超薄外延结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910643472.1A CN110534622B (zh) 2019-07-17 2019-07-17 一种半导体超薄外延结构

Publications (2)

Publication Number Publication Date
CN110534622A true CN110534622A (zh) 2019-12-03
CN110534622B CN110534622B (zh) 2021-08-03

Family

ID=68660628

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910643472.1A Active CN110534622B (zh) 2019-07-17 2019-07-17 一种半导体超薄外延结构

Country Status (1)

Country Link
CN (1) CN110534622B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112331750A (zh) * 2020-10-23 2021-02-05 华灿光电(苏州）有限公司 紫外发光二极管外延片及其制造方法
CN112786745A (zh) * 2020-12-30 2021-05-11 华灿光电（浙江）有限公司 发光二极管的外延片及其制备方法
WO2022041230A1 (zh) * 2020-08-31 2022-03-03 厦门市三安光电科技有限公司 一种微发光二极管
CN114388668A (zh) * 2021-12-10 2022-04-22 厦门市三安光电科技有限公司 微发光二极管及其制备方法、微发光元件和显示器

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102064254A (zh) * 2010-11-10 2011-05-18 中国科学院半导体研究所 高质量氮化镓系发光二极管
CN104538517A (zh) * 2014-12-31 2015-04-22 山东浪潮华光光电子股份有限公司 一种具有n型超晶格结构的LED外延结构及其生长方法
CN108054260A (zh) * 2017-10-25 2018-05-18 华灿光电（浙江）有限公司 一种发光二极管的外延片及制备方法
US20180248073A1 (en) * 2015-02-10 2018-08-30 Epistar Corporation Light-emitting device
CN108987538A (zh) * 2017-06-02 2018-12-11 比亚迪股份有限公司 Led外延结构及其制备方法和半导体器件
CN109860361A (zh) * 2018-12-28 2019-06-07 映瑞光电科技(上海)有限公司 一种led外延结构及其制备方法、led芯片

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102064254A (zh) * 2010-11-10 2011-05-18 中国科学院半导体研究所 高质量氮化镓系发光二极管
CN104538517A (zh) * 2014-12-31 2015-04-22 山东浪潮华光光电子股份有限公司 一种具有n型超晶格结构的LED外延结构及其生长方法
US20180248073A1 (en) * 2015-02-10 2018-08-30 Epistar Corporation Light-emitting device
CN108987538A (zh) * 2017-06-02 2018-12-11 比亚迪股份有限公司 Led外延结构及其制备方法和半导体器件
CN108054260A (zh) * 2017-10-25 2018-05-18 华灿光电（浙江）有限公司 一种发光二极管的外延片及制备方法
CN109860361A (zh) * 2018-12-28 2019-06-07 映瑞光电科技(上海)有限公司 一种led外延结构及其制备方法、led芯片

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022041230A1 (zh) * 2020-08-31 2022-03-03 厦门市三安光电科技有限公司 一种微发光二极管
CN112331750A (zh) * 2020-10-23 2021-02-05 华灿光电(苏州）有限公司 紫外发光二极管外延片及其制造方法
CN112786745A (zh) * 2020-12-30 2021-05-11 华灿光电（浙江）有限公司 发光二极管的外延片及其制备方法
CN112786745B (zh) * 2020-12-30 2022-04-15 华灿光电（浙江）有限公司 发光二极管的外延片及其制备方法
CN114388668A (zh) * 2021-12-10 2022-04-22 厦门市三安光电科技有限公司 微发光二极管及其制备方法、微发光元件和显示器
CN114388668B (zh) * 2021-12-10 2023-07-14 厦门市三安光电科技有限公司 微发光二极管及其制备方法、微发光元件和显示器

Also Published As

Publication number Publication date
CN110534622B (zh) 2021-08-03

Similar Documents

Publication Publication Date Title
CN110534622A (zh) 一种半导体超薄外延结构
CN105428482B (zh) 一种led外延结构及制作方法
US8835983B2 (en) Nitride semiconductor device including a doped nitride semiconductor between upper and lower nitride semiconductor layers
Pasayat et al. Growth of strain-relaxed InGaN on micrometer-sized patterned compliant GaN pseudo-substrates
CN104919604B (zh) 氮化物半导体发光元件
US7479661B2 (en) Nitride semiconductor light emitting device
CN103996769B (zh) Led外延层结构、生长方法及具有该结构的led芯片
CN103430334A (zh) 氮化物半导体发光元件和具备该氮化物半导体发光元件的光源
CN107819058B (zh) 发光二极管
US20160079370A1 (en) Semiconductor device, semiconductor wafer, and semiconductor device manufacturing method
CN104205367B (zh) 近紫外发光装置
US20120097968A1 (en) Multilayer substrate having gallium nitride layer and method for forming the same
CN110473942A (zh) 一种超薄led芯片
CN108447953A (zh) 一种氮化物发光二极管组件
CN105789392A (zh) GaN基LED外延结构及其制造方法
US9305773B2 (en) Semiconductor device, nitride semiconductor wafer, and method for forming nitride semiconductor layer
CN114497304A (zh) 一种半导体元件
JP2006114652A (ja) 半導体エピタキシャルウェハ及び電界効果トランジスタ
KR100646570B1 (ko) 발광 다이오드 및 그 제조방법
CN107871803A (zh) 一种氮化物半导体发光二极管及其制作方法
CN116779736A (zh) 发光二极管外延片及其制备方法、led
CN105870274A (zh) 一种屏蔽量子阱区极化场效应的发光二极管外延结构
CN105489725B (zh) 一种led芯片结构及制作方法
CN110518102A (zh) 一种用于半导体超薄外延结构的应力调节层
CN110534624A (zh) 用于生长半导体超薄外延结构的一种外延层

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant