JP2007326770A - 半導体ウェハを処理する方法および装置 - Google Patents

半導体ウェハを処理する方法および装置 Download PDF

Info

Publication number
JP2007326770A
JP2007326770A JP2007131797A JP2007131797A JP2007326770A JP 2007326770 A JP2007326770 A JP 2007326770A JP 2007131797 A JP2007131797 A JP 2007131797A JP 2007131797 A JP2007131797 A JP 2007131797A JP 2007326770 A JP2007326770 A JP 2007326770A
Authority
JP
Japan
Prior art keywords
semiconductor wafer
wafer
semiconductor
depending
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007131797A
Other languages
English (en)
Other versions
JP4942547B2 (ja
Inventor
Brian Murphy
マーフィー ブライアン
Diego Feijoo
フェイホー ディエゴ
Reinhold Wahlich
ヴァーリヒ ラインホルト
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siltronic AG
Original Assignee
Siltronic AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siltronic AG filed Critical Siltronic AG
Publication of JP2007326770A publication Critical patent/JP2007326770A/ja
Application granted granted Critical
Publication of JP4942547B2 publication Critical patent/JP4942547B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604Chemical etching
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02Elements
    • C30B29/06Silicon
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/005Oxydation
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01BMEASURING LENGTH, THICKNESS OR SIMILAR LINEAR DIMENSIONS; MEASURING ANGLES; MEASURING AREAS; MEASURING IRREGULARITIES OF SURFACES OR CONTOURS
    • G01B11/00Measuring arrangements characterised by the use of optical techniques
    • G01B11/02Measuring arrangements characterised by the use of optical techniques for measuring length, width or thickness
    • G01B11/06Measuring arrangements characterised by the use of optical techniques for measuring length, width or thickness for measuring thickness ; e.g. of sheet material
    • G01B11/0616Measuring arrangements characterised by the use of optical techniques for measuring length, width or thickness for measuring thickness ; e.g. of sheet material of coating
    • G01B11/0641Measuring arrangements characterised by the use of optical techniques for measuring length, width or thickness for measuring thickness ; e.g. of sheet material of coating with measurement of polarization
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01BMEASURING LENGTH, THICKNESS OR SIMILAR LINEAR DIMENSIONS; MEASURING ANGLES; MEASURING AREAS; MEASURING IRREGULARITIES OF SURFACES OR CONTOURS
    • G01B11/00Measuring arrangements characterised by the use of optical techniques
    • G01B11/02Measuring arrangements characterised by the use of optical techniques for measuring length, width or thickness
    • G01B11/06Measuring arrangements characterised by the use of optical techniques for measuring length, width or thickness for measuring thickness ; e.g. of sheet material
    • G01B11/0616Measuring arrangements characterised by the use of optical techniques for measuring length, width or thickness for measuring thickness ; e.g. of sheet material of coating
    • G01B11/0675Measuring arrangements characterised by the use of optical techniques for measuring length, width or thickness for measuring thickness ; e.g. of sheet material of coating using interferometry
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01BMEASURING LENGTH, THICKNESS OR SIMILAR LINEAR DIMENSIONS; MEASURING ANGLES; MEASURING AREAS; MEASURING IRREGULARITIES OF SURFACES OR CONTOURS
    • G01B11/00Measuring arrangements characterised by the use of optical techniques
    • G01B11/02Measuring arrangements characterised by the use of optical techniques for measuring length, width or thickness
    • G01B11/06Measuring arrangements characterised by the use of optical techniques for measuring length, width or thickness for measuring thickness ; e.g. of sheet material
    • G01B11/0616Measuring arrangements characterised by the use of optical techniques for measuring length, width or thickness for measuring thickness ; e.g. of sheet material of coating
    • G01B11/0683Measuring arrangements characterised by the use of optical techniques for measuring length, width or thickness for measuring thickness ; e.g. of sheet material of coating measurement during deposition or removal of the layer
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01BMEASURING LENGTH, THICKNESS OR SIMILAR LINEAR DIMENSIONS; MEASURING ANGLES; MEASURING AREAS; MEASURING IRREGULARITIES OF SURFACES OR CONTOURS
    • G01B11/00Measuring arrangements characterised by the use of optical techniques
    • G01B11/30Measuring arrangements characterised by the use of optical techniques for measuring roughness or irregularity of surfaces
    • G01B11/306Measuring arrangements characterised by the use of optical techniques for measuring roughness or irregularity of surfaces for measuring evenness
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70Microphotolithographic exposure; Apparatus therefor
    • G03F7/70216Mask projection systems
    • G03F7/70308Optical correction elements, filters or phase plates for manipulating imaging light, e.g. intensity, wavelength, polarisation, phase or image shift
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10Measuring as part of the manufacturing process
    • H01L22/12Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps

Abstract

【課題】65nmまたはそれよりも小さい線幅で素子を製造するのに適しており、平坦性およびナノトポグラフィならびに層均一性を向上させた半導体ウェハを提供する。
【解決手段】a)半導体ウェハ5の特性を表すパラメータを位置に依存して測定し、ウェハ5の面全体で位置に依存するパラメータ値を求める。b)酸化レートおよび結果として得られる酸化層の厚さがウェハ5の平面における光強度に依存しており、酸化剤の使用とともにウェハ5の面全体を同時に照射することによる作用によって、ウェハ5の面全体を酸化させる。c)酸化層を除去する。この場合、ステップb)において光強度を位置に依存してまえもって設定し、ステップa)において測定された位置に依存する各パラメータ値における相違を、位置に依存する光強度の結果として生じるステップb)における酸化レートおよびステップc)におけるその後の酸化層除去によって低減する。
【選択図】図1

Description

本発明は、局所的に酸化レートないしは酸化率を異ならせた酸化により半導体ウェハを処理する方法および装置に関する。
半導体ウェハたとえば半導体産業で利用するための単結晶シリコンウェハは高度な平坦度を有していなければならず、殊にその目的は集積回路製造に関する要求を考慮するためである。一般に認められているFaustルールによれば、半導体ウェハのSFQRmax値は半導体ウェハ上に製造すべき素子の線幅よりも大きくてはならない。しかも、できるかぎり多くの個数の回路を集積できるようにするためには、要求される平坦度が表側の面においてエッジのできるかぎり近くまで保証されていなければならない。なお、ここでは素子を製造すべき側を表側ないしは表側の面として定義する。つまりこのことが意味するのは、エッジの除外領域をできるかぎり僅かにして平坦度の測定を実施しなければならないこと、指定された平坦度の値をいわゆるフルサイトに関してすなわち全体的にだけでなくパーシャルサイトに関してもすなわち局所的にも満たさなければならないことである。(フルサイトとは完全な素子を製造可能なすべての面要素とのことであり、パーシャルサイト Partial Site とは完全な素子のためのスペースがないウェハエッジにおける面要素のことである。)
半導体ウェハの平坦度の定義にあたり、SEMI規格M1−94によれば、全体的な平坦度と局所的な平坦度とを区別している。全体的な平坦度は、定義すべきエッジ除外領域を差し引いたウェハ表面全体に係わるものである。これはGBIR("global backsurface-referenced ideal plane/range" = 半導体ウェハの表側の面全体について裏側の面を基準とする理想平面からの正と負の偏差の範囲)により記述され、これは以前に慣用的であったTTV(total thickness variation)という記述に対応するものである。局所的な平坦度は、一般に素子を上に作成すべき面に対応する半導体ウェハの限定された面に係わるものである。これはSFQR("site front surface referenced least squares/rang" =規定された寸法の面について最小2乗誤差により定義された表側からの正および負の偏差の範囲)として表される。SFQRmaxという量は、特定の半導体ウェハ上のすべての素子平面について最大のSFQR値のことを表す。SFQRにおいて常に表さなければならないのは、呈示された値がどの面に関するものであるのかについてであり、たとえばITRSロードマップによれば26×8mm2の面について表される。
平坦度に関する別のパラメータはいわゆるナノトポグラフィである。これは所定の面要素たとえば2×2mm2におけるピーク・ツー・バレイ偏差(山対谷偏差)として定義される。ナノトポグラフィは、ADE CR 83 SQM, ADE PhaseShift NanomapperあるいはKLA Tencor SNTのような測定機器を利用して測定される。
半導体ウェハのエッジ領域における平坦度は、いわゆる「エッジ・ロールオフ」により決定的な影響が及ぼされる。"A New Method for the Precise Measurement of Wafer Roll off of Silicon Polished Wafer", Jpn.J.Appl.Phys., Vol. 38 (1999), p.38-39" には、ウェハのロールオフ=エッジロールオフ("Wafer Roll off" = Edge Roll off)の測定について記載されている。エッジロールオフは、半導体ウェハの表側においても裏側においても発生する可能性がある。これにより、ウェハエッジに位置する面要素のSFQR値に重大な影響を及ぼされる可能性がある。エッジロールオフは、たとえばSOIウェハを製造するために別の半導体ウェハと接合される(貼り合わせられる)半導体ウェハにおいて殊に妨害を及ぼすものであり、その理由は、互いに接合すべきウェハ平面のエッジロールオフがウェハエッジ貼り合わせ品質に大きな影響を及ぼすからである。 今日、マイクロエレクトロニクス素子製造のための基板として用いられる半導体ウェハは、一般に以下の慣用的なプロセスシーケンスに従い作成される:スライス、ラッピングおよび/または研削、化学的ウェットエッチング、除去ポリッシング(stock removal polishing)、および仕上げポリッシング(鏡面研磨 mirror polishing)。その際に判明したのは、このようなプロセスシーケンスによっても線幅が絶えず小さくなっていく状況で必要とされる平坦度を確保できない、ということである。
EP 798766 A1によれば半導体ウェハの平坦度を向上させる目的で、除去ポリッシングと最終ポリッシングとの間にPACE法(プラズマ補助化学エッチング "plasma assisted chemical etching")に従い気相エッチングステップおよびそれに続く熱処理ステップが挿入される。直径200mmのシリコンウェハの処理によれば、上述のプロセスシーケンスによって0.2〜0.3μmのGBIRという結果の得られることが判明した。ここでは局所的な平坦度データは挙げられていない。さらに、平坦度測定のエッジ除外領域がどれほどの大きさであったのかも記載されていない。
EP 961314 A1にも同様の方法について記載されており、これによればスライス、研磨、PACEおよび仕上げポリッシングを経て最良で0.14μmのGBIR値と最良で0.07μmのSFQRmax値が得られる。
EP 961314 A1において提案されているようなPACE法によれば、ポリッシングされたウェハにおける粗さが劣化することになり、これはPACE直前の付加的な疎水化ステップによって部分的には低減可能である。PACEは真空中で実施しなければならず、これによってプロセスが装置技術的に煩雑になってしまう。しかもエッチングに使用されるガスの分解生成物によって半導体ウェハが汚染され、このためにはEP 1100117A2に記載されているような余分な洗浄ステップが必要とされる。さらにこのプロセスは面全体で行われるのではなく、半導体ウェハのスキャンによって行われる。これは著しく時間がかかる一方、スキャンのオーバラップ領域におけるナノトポグラフィに関する問題点も引き起こされるし、ウェハエッジから約5mm離れたところまでの半導体ウェハ外側領域における平坦性(SFQRmaxおよびエッジロールオフ)に関する問題点も引き起こされる。考えられる原因は、真空中で作業が行われるため、半導体ウェハエッジにおいて吸引作用が強められること、ひいてはエッチング媒体が減少することである。スキャンにおいて必要とされるオーバラップによって、オーバラップポジションにおいて殊にナノトポグラフィが劣化する。エッチング媒体を供給するノズルの直径が大きくなるにつれて、劣化がいっそうひどくなる。ただし経済的な理由から、ノズル直径を任意に小さく選定することはできない。
したがって従来技術において知られている方法であると、65nm以下の線幅をもつ構成素子に対する幾何学的形状要求すなわち最大でも65nmであるSFQRmaxの値を満たすことはできない。その際に最も深刻な問題は半導体ウェハのエッジ領域において発生する。なぜならば、現在は(90nmの線幅で)3mmであるエッジ除外領域は、65nmあるいはそれ以下という将来の線幅においては2mmもしくは1mmまで低減されるからであり、平坦度の判定においてパーシャルサイトが算入されるからである。
いわゆるSOIウェハの場合には付加的な問題点が発生する。このような半導体ウェハは、ベースウェハ(英語では"base wafer"または"handle wafer")の面上に存在する半導体層を有している。半導体層の厚さは、処理すべき構成素子に応じて変わる。一般に、いわゆる「薄い層(厚さ100nmよりも薄い層)といわゆる「厚い層」(厚さ100nmから約80μmまでの層)とに区別される。ベースウェハは、全体を電気的に絶縁性の材料(たとえばガラス、石英、サファイア)によって構成することもできるし、あるいはたとえば有利にはシリコンのような半導体材料によって構成し、単に電気的に絶縁性の層によって半導体層から分離しておくこともできる。電気的に絶縁性の層をたとえば酸化シリコンによって構成することができる。
SOIウェハは、マイクロエレクトロニクス素子を製造するために非常に重要なものである。SOIウェハの半導体層は、最も外側のエッジ領域に至るまで著しく均一な厚さをもっていなければならない。厚さ100nmまたはそれ以下の半導体層の場合には殊に、不均一な層厚であるとたとえばスイッチオン電圧のようなトランジスタ特性が著しく大きく変動する。薄い半導体層と厚い半導体層をもつSOIウェハにおける絶対的な厚さの許容範囲は層厚に依存する。層厚測定方法として有利には分光エリプソメトリ、反射率測定法または干渉測定法が利用される。
しかもできるかぎり多くの個数の回路を集積できるようにするためには、必要とされる層厚均一性が表側エッジのできるかぎり近くまで保証されていなければならない。このことはやはり、エッジ除外領域が著しく僅かであることを意味する。
さらに層厚均一性の向上を目的としたSOIウェハの後処理方法も知られている。ここで全般的に対象としているのは、SOIウェハをスキャンしながら行う局所的なエッチング法であって、この場合、層厚が比較的厚い個所ではエッチングによりいっそう多くの除去が行われるようにしている。US 2004/0063329 A1によれば、ドライエッチングプロセスにおいてSOIウェハ表面がノズルによってスキャンされ、このノズルを介して気体状のエッチング媒体が局所的に供給される。EP 488642 A2およびEP 511777 A1に記載されている方法によれば、SOIウェハの半導体層が面全体にわたりエッチング媒体に晒される。ただしこのエッチング媒体は、レーザビームまたは光学系によりフォーカシングされた光源の光ビームによって表面をスキャンをしながら局所的に活性化させなければならない(光化学的エッチング)。
エッチングにより局所的に異なる除去を実現するために半導体層表面をスキャンしなければならないすべての方法は著しく時間がかかり、ひいてはコストがかかってしまう。しかもスキャンのためには、時間のかかる光源もしくはノズルあるいはSOIウェハの運動が必要とされる。
さらに殊にウェハエッジ領域において、つまりウェハエッジから5mmまで離れた領域において、ならびにスキャンにあたりオーバラップが生じる領域において、層厚の付加的な不均一性が発生する。EP 488642 A2によれば、層厚が520nmのとき10nmの層厚均一性が達成されるが、エッジ除外領域についての記述はない。さらにEP 511777 A1によれば、層厚が108nmのとき8nmの層厚均一性が達成されるが、エッジ除外領域についての記述はない。
したがって手間のかかる方法であるにもかかわらず、必要とされる層厚均一性殊にSOIウェハのエッジ領域において必要とされる層厚均一性は実現されない。
EP 798766 A1 EP 961314 A1 A New Method for the Precise Measurement of Wafer Roll off of Silicon Polished Wafer", Jpn.J.Appl.Phys., Vol. 38 (1999), p.38-39 Young等著 Applied Physic Letters 50(2) (1987) p.80, Kazor等著 Applied Surface Science 54 (1992) p.460-464 Applied Surface Science 54 (1992), p.460-464)およびIshikawa等(Jpn. J. Appl. Phys. 30 (1991) L661 Oren等によるJournal of applied Physics 42(2) (1971), p.752-756 Boyd等著 Nuclear Instruments and Methods in Physic Research B 121 (1997), p.349-356
したがって本発明の課題は、65nmまたはそれよりも小さい線幅で素子を製造するのに適しており、(殊にエッジ領域における)平坦性およびナノトポグラフィを向上させた半導体ウェハを提供することにある。なお、ここで「半導体ウェハ」という用語にはSOIウェハも含まれる。さらに本発明の課題は、層厚均一性殊にエッジ領域における層厚均一性を向上させたSOIウェハを提供することにある。
本発明によればこの課題は、半導体ウェハの処理方法において以下のステップを有することにより解決される。すなわち、
a)半導体ウェハの特性を表すパラメータを位置に依存して測定し、該半導体ウェハの面全体で位置に依存する該パラメータの値を求めるステップと、
b)酸化レートおよび結果として得られる酸化層の厚さが前記半導体ウェハ平面における光強度に依存しており、酸化剤の使用とともに該半導体ウェハの面全体を同時に照射することによる作用によって、該半導体ウェハの面全体を酸化させるステップと、
c)酸化層を除去するステップが設けられており、
前記ステップb)において光強度を位置に依存してまえもって設定し、前記ステップa)において測定された位置に依存するパラメータの各値における相違を、位置に依存する光強度の結果として生じる前記ステップb)における酸化レートおよび前記ステップc)におけるその後の酸化層除去によって低減することを特徴とする、半導体ウェハの処理方法により解決される。
本発明は、半導体ウェハの面のうち少なくとも1つの面の酸化ならびに酸化層の除去によって半導体ウェハを処理する方法に関する。この方法によれば、半導体ウェハの面(SOIウェハであれば半導体層)が従来技術とは異なり、ポイントごとにまたはスキャンにより処理されるのではなく、面全体で処理される。ステップa)において位置に依存して測定されたパラメータの補正が、ステップb)における酸化層の位置に依存する成長レートないしは成長率(以下では酸化レートないしは酸化率とも称する)によって達成される。その結果、酸化層において位置に応じて異なる厚さが発生し、ついでこれがステップc)において有利には完全に除去される。酸化ならびに酸化層の除去により、位置に依存してそれぞれ異なる量で材料が取り除かれる。補正に必要とされる局所的に異なる酸化レートは、局所的に異なる光強度によって達成される。局所的な光強度配分は、事前に測定されたパラメータの局所的な値によって決定される。本発明による方法において最適化すべきパラメータは、ステップa)において測定される。その結果得られた測定値は、局所的な光強度を制御するために用いられる。
本発明による方法はあらゆる半導体ウェハに適用可能であって、たとえばゲルマニウムから成る半導体ウェハ、有利にはシリコンーゲルマニウムまたはシリコンカーバイドから成る半導体ウェハなどに適用可能である。殊に有利であるのはシリコンへの適用である。この種の半導体ウェハの表側の平坦性を向上させるのであれば、本発明による方法のステップa)において測定されるパラメータとして、上述のように規定の理想平面からの高さの偏差が適している。この高さの偏差は、慣用の形状測定装置によって求めることができる。
半導体ウェハにおける全体的な平坦度(GBIR)を最適化しようとするならば、ステップa)において、ウェハ裏側により規定される理想平面からのウェハ表側の偏差が求められ、ステップb)において、局所的な凸部では高い酸化レートないしは酸化率が、局所的な凹部では低い酸化レートないしは酸化率が達成されるよう、局所的な光強度が制御される。
これに対し半導体ウェハにおける局所的な平坦度(SFQR)を最適化しようとするならば、ステップa)において、たとえばサイズ26×8mm2といった決められた測定窓に関連づけられた理想平面からのウェハ表側の偏差が求められ、ステップb)において、局所的な凸部では高い酸化レートないしは酸化率が、局所的な凹部では低い酸化レートないしは酸化率が達成されるよう、局所的な光強度が制御される。
本発明による方法はSOIウェハにも適用可能であって、この場合、SOIウェハの半導体層をたとえばゲルマニウムから成るものとすることができる。有利であるのは、シリコンーゲルマニウムまたはシリコンカーバイドから成る半導体ウェハに適用することであり、殊に有利であるのはシリコンに適用することである。半導体層の層厚均一性を向上させようとするならば、この層厚が本発明による方法のステップa)において測定される。半導体層の厚さはたとえばエリプソメータ、干渉計あるいは反射率計により位置に依存して測定することができる。続くステップb)において、層厚の厚い個所では高い酸化レートが得られ、層厚の薄い個所では低い酸化レートが得られるよう、局所的な光強度が制御される。
ステップa)における測定に基づき、半導体ウェハの面における各ポイントごとに必要とされる除去量が求められる。酸化レートは、該当する半導体材料において使用されるエッチング媒体により達成されるものであり、この酸化レート自体は材料除去量を規定するものであるが、光強度に依存するこのような酸化レートから、酸化処理に必要とされる時間も計算されるし、半導体ウェハの面における各ポイントについて必要とされる光強度も計算される。
一般に測定ポイントの個数ならびにポジションは、望まれる分解能に合わせられる。最大可能な測定ポイント数は、測定センサのサイズに依存する。たとえば測定センサのサイズは、(直径200mmの半導体ウェハのための)測定装置ADE 9500および(直径300mmの半導体ウェハのための)測定装置ADE AFSの場合、2×2mm2である。
ついで測定値から、必要とされる局所的な光強度が計算される。以下では適切な方法について形状データに基づき、すなわちGBIRまたはSFQRの最適化に関して説明するけれども、SOIウェハの場合にこの方法を半導体層のナノトポグラフィデータまたは層厚に対しても同様に適用可能である。
形状測定装置はA×A(典型的には4×4mm2または2×2mm2)のサイズをもつ測定センサを用いて、直径Dである半導体ウェハの厚さtにおける完全なマッピングを測定する。この場合、厚さtは精確にいえば、半導体ウェハの裏側により規定される理想平面からの高さの偏差である。これらのデータを、形状測定装置の生データとしてコンピュータへ伝送することができる。ここでデカルト座標系を半導体ウェハの中心においた場合、各ポイントx,yそれぞれについて厚さの値t(x,y)が存在する。この場合、xとyは測定窓サイズのラスタ内で変化し、つまりt(x,y)はx−A/2〜x+A/2およびy−A/2〜y+A/2により規定された正方形に関する厚さの平均値として捉えることができる。照射装置はB×B個の画素から成る分解能を有しており、たとえば1024×1024個の画素から成る分解能を有している。B×Bのサイズをもつコンピュータ内部のマトリックスを用いて、各マトリックス要素M(a,b)にオリジナルの厚さマトリックスから対応する値が割り当てられる。
M(a,b) = t(|-D/2 + a*D/B|, |-D/2 + b*D/B|) (1)
ここでシンボル | | は絶対値関数を表す。絶対値関数を適用できるようにしている理由は、典型的には照射装置の分解能がオリジナルの厚さデータよりも高いことによる。これとは逆の事例では、単純にオリジナルデータの幾何学的な平均値形成が実行される。
この変換後、データが平滑化される。コントロールパラメータとして平均半径Rが存在する。座標i,jをもつ画素に対し、ポイントi,jを中心とする半径Rをもつ円内に入るすべての画素による平均値が割り当てられる。ポイントx,yがi,jを中心とする円内に正確に収まるのは、次式が満たされたときである:
(i-x) * (i-x) + (j-y) * (j-y) ≦ R*R (2)
この新たな値は、上述の条件を満たすすべてのM(x,y)の平均値から計算される:
Msmooth(i,j) = 平均値(M (x1, y1) , M(x2, y2), M(x3, y3), ...M(Xn, yn)) (3)
Rはオリジナルの座標系に関して典型的には0.1cm〜2cmにあり、これはチューニングパラメータとして用いられる。
ただしこのような幾何学的な平滑化のほか、データ処理において一般的な他のすべての平滑化のための標準的な方法を実行することもできる。
マトリックスMsmoothの最大値MaxMと最小値MinMによって、半導体ウェハを照射するためのグレースケールマトリックスを生成することができる。
画素i,jの透過割合 =
(Msmooth(i, j) - MinM) * (MaxM-MinM)*100% (4)
画素i,jの黒色割合 =
100% - (Msmooth(i, j) - MinM) * (MaxM - MinM) * 100% (5)
このアルゴリズムによって、半導体ウェハの殊に厚い個所が透明なものとして表され、その結果、それらの個所は高い光強度で照射される。これに対して最も薄い個所は黒色で表され、したがってそれらの個所は照射されないかまたはごく僅かな光強度でしか照射されない。
本発明は、特定の酸化反応の速度と入射光の強度および波長の関係を利用している。以下では、これについてシリコンを例として具体的に説明する。ただし本発明は他の半導体材料にも適用可能である。
シリコンの熱酸化速度は、1)反応性酸化種の生成、2)ウェハ表面からシリコンウェハ中に成長していくシリコンと酸化シリコンとの間の界面へのこの酸化種の拡散、ならびに3)この界面における酸化シリコンの生成、によって実質的に決定される。これらの反応ステップの1つまたはいくつか、ひいては酸化反応の速度を、適切な波長の光を照射することによって加速できることは知られている。
光強度および波長の影響ならびに基礎を成す酸化モデルは、Young, Kazor等によって記述されている(Young等著 Applied Physic Letters 50(2) (1987) p.80, Kazor等著 Applied Surface Science 54 (1992) p.460-464)。
ステップb)で使用される酸化剤をガス状とするのが有利である。殊に有利な酸化剤は酸素(O2)である。一酸化二窒素(N2O)のような窒素酸化物も適している。しかもガス雰囲気には、水素(H2)または塩素(Cl2)といったさらに別の反応性ガスならびに窒素(N2)または希ガスといった非反応性ガスも含めることができる。また、ガス雰囲気には水素(H2O)も含めることができ、このようにした場合には湿式酸化と呼ばれる。さらにたとえば空気を用いて酸化を行うこともできる。
酸化剤が酸素であれば、250nmよりも短い波長をもつUV光による照射によって酸素と酸素の結合が破られ、その結果、著しく反応性の高い単原子の酸素(O)およびオゾン(O3)が発生する。この作用は波長が短くなるにつれて増大するので、酸素を酸化剤として使用する場合には200nmよりも短い波長の光を用いるのがよい。単原子の酸素(O)およびオゾン(O3)は、分子状の酸素(O2)よりも本質的に強い酸化剤である。したがって酸化レートないし酸化率を、上述の波長領域のUV光を照射することによって格段に加速させることができる。この作用については、Boyd等によって述べられている(Boyd等著 Nuclear Instruments and Methods in Physic Research B 121 (1997), p.349-356)。
オゾンおよび単原子の酸素のライフタイムは著しく短く、そのライフタイムは温度が高まるにつれてさらに短くなる。有利であるのはステップb)における酸化処理を100°C〜1100°Cの温度で実施することであり、殊に有利であるのは300°C〜500°Cで実施することである。このような温度では上述の反応性酸素種のライフタイムはきわめて短く、したがって酸素種の生成後、これはたいして拡散しない。
UV光強度を位置に依存させることによって、それぞれ異なる個所において上述の反応性酸素種を様々な量で生成することができる。上述の酸素種の拡散は実質的には問題にならないので、これによって酸素種を位置に依存してそれぞれ異なる濃度で生じさせることもでき、つまりは位置に応じた酸化レートが達成される。
波長がもっと長い光を用いた場合も、酸化反応のステップ2)およびステップ3)に対する作用によって、酸化レートの位置依存性を達成することができる。ただし最大の効果は、250nmよりも短い波長殊に200nmよりも短い波長および酸化反応のステップ1)に対するその作用によって達成できる。
吸収のスペクトル依存性は、本発明の実施に適した光源の選択に関して重要である。たとえば光アークランプは幅の広いスペクトルと高い光強度の点で優れており、つまり半導体ウェハ全体の照射に関してきわめて有用である。適切なフィルタ(ハイパス、ローパス)を使用することによって、適合する波長範囲を設定することができる。ただし基本的には、上述の作用の達成に適した光を放出するあらゆる光源を利用することができる。たとえば低圧放電水銀ランプまたはナトリウム蒸気ランプ、重水素ランプ、エキシマランプ、レーザまたはLEDも適している。酸化剤として酸素を使用するとき、位置に依存する照射によってまず第1に(上述のように)反応性酸素種の発生に影響を与えようとする場合には、250nmよりも短いあるいはそれどころか200nmよりも短い光成分を放出する光源が有利であり、たとえば重水素ランプ、エキシマランプあるいは低圧水銀ランプが有利である。
本発明による方法のステップb)において位置に依存してそれぞれ異なる照射を実現する複数のオプションが存在する。
たとえば単一光源の照射装置を使用することができ、この場合、照射の位置依存性は、位置に依存する透過特性をもつフィルタまたは位置に依存する反射率をもつミラーによって実現される。 計算されたグレースケールマトリックスを、適切な光学系を用いることで照射装置により半導体ウェハ表面にシャープに投影することができ、したがってこれを局所的な光強度の制御に用いることができる。 有利には光学系は、半導体ウェハの被照射面ができるかぎり均一に面全体に照射されるように構成され、つまり有利には、位置に依存する透過特性をもつフィルタないしは位置に依存する反射率をもつミラーが光源と半導体ウェハとの間に介在しないときに、±10%よりも小さい偏差で照射されるように構成される。これに対する代案として、光源または光学系に起因する照射の不均一性を、グレースケール計算アルゴリズムにおいて考慮し、それによって補償することもできる。
本発明の1つの実施形態によれば、1つの半導体ウェハに精確に整合されたフィルタを形成するために、ステップa)において得られたこの半導体ウェハの測定結果が利用され、ついでそのフィルタがこの半導体ウェハの照射に利用される。フィルタのグレースケールは、上述のアルゴリズムを用いて計算することができる。このフィルタ自体は様々なやり方で形成することができ、たとえば印刷プロセスにおいてフィルタシートを製造することによって形成できる。半導体ウェハに合わせて製造されたフィルタはその半導体ウェハを照射するために、フィルタが半導体ウェハ上に精確に結像されるよう、適切なやり方および適正な配向で光源と半導体ウェハとの間に取り付けられる。
択一的に、電圧の印加により位置に依存して透過特性を変えることのできるLCDフィルタを利用することもできる。
ただし原則的に、ほぼ0〜100%の透過率を可能としかつ適切な局所分解能を実現するあらゆる種類のフィルタが適している。また、位置によって異なる光透過率をもつフィルタの代わりに、位置によって異なる反射率をもつよう相応に製造されたミラーを使用することもできる。
そのつど1つの半導体ウェハのためだけに使用可能なフィルタまたはミラーを製造するのは、著しく煩雑である。この理由から、本発明の以下の実施形態は250nm以上の波長に関して著しく有利である。ステップa)において測定された位置に依存するパラメータ値から、制御ユニット有利にはコンピュータによってグレースケールマップが計算される。この目的で上述のアルゴリズムを使用することができる。ステップb)における半導体ウェハの照射は投影装置により行われ、この装置はグレースケールマップの画像を半導体ウェハの表面に投影する。このケースでは照射装置は、固定的なフィルタまたはミラーを用いずにグレースケールマップの画像を半導体ウェハにダイレクトに投影可能な投影装置である。この投影装置は有利には、データプロジェクタまたはビデオプロジェクタ(いわゆる「ビーマ」)の原理に従って動作する。その際、投影ランプの光は、制御可能なミラーチップ(数cm2サイズのチップ上に設けられた微視的に小さい数10万個のミラーから成るマトリックス)を介して偏向される。現在市販されているようなこの種の投影装置によってたとえば、1024×768個のポイントから成る分解能を伴って0〜100%の範囲で光透過率を制御することができる。これによって300mmの直径をもつ被処理半導体ウェハの表面に、約6.5ポイント/mm2の厚さが生じる。
いっそう短い波長殊に250nmよりも短い波長に関しては、ミラーのための適切な材料をみつけるのがいっそう困難となる。このケースにおいて殊に有利であるのは、光強度における局所的な相違を互いに並置された多数の光源から成るアレイによって生成することであり、その際にこれらの光源によって半導体ウェハがダイレクトに照射され、あるいは付加的なフィルタを介して照射される。これらの光源は、半導体ウェハ平面の各場所に作用する光強度がステップa)で測定された位置に依存するパラメータ値と一義的な関係をもつよう、個別にまたはグループごとに制御される。いっそう長い波長の場合にも、すなわち250nmよりも長い波長の場合にも、複数の光源から成るアレイを使用することができる。
上述の実施形態の各々において、半導体材料と酸化物との間で著しく平坦な界面を実現する目的で酸化レートにおける所望の局所的な相違が十分であるよう、光源が選択される。酸化レートは温度、波長、光強度、酸化剤の種類ならびに濃度に左右される。
酸化剤もしくは雰囲気の組成は、使用される光の波長範囲との組み合わせにおいて半導体材料に依存して、酸化レートと光強度および波長との間で十分に強い依存性が生じるよう選定すべきである。(550°Cよりも下の)低い温度に対する典型的な酸化条件については、Kazor等(Applied Surface Science 54 (1992), p.460-464)およびIshikawa等(Jpn. J. Appl. Phys. 30 (1991) L661)により述べられている。酸化レートと波長の依存性については、Young等(Applied Physics Letters 50(2) (1987), p.12)によって述べられている。
予備実験によって、酸化処理のための適切なパラメータセットを求めることができる(Kazor等によるApplied Surface Science 54 (1992), p.460-464; Boyd等によるNuclear Instruments and Methods in Physics Research B 121 (1997), p.349-356)。
位置に依存するシリコンの酸化のために、本発明による方法においては酸化剤としてたとえば酸素が適している。酸化剤は有利には毎分100〜1000cm3の流量で、さらに有利には毎分150〜600cm3の流量で、酸化室へ供給される。有利な圧力範囲は光の波長に依存する。185nmまたはそれよりも長い波長の場合には、雰囲気圧力あるいは低減された圧力のもとで動作させることができる。これよりも短い波長の場合、酸素による吸収が高まることから、低減された圧力有利には100hPaよりも低い圧力が有利である。UV照射のもとで酸素分子から形成されるオゾンのライフタイムは、圧力が低減されると長くなる一方、雰囲気圧力の場合にはライムタイムが短くなることから、オゾン濃度の位置依存性がいっそう良好に規定される。したがって具体的な条件は役割設定に整合させるべきである。
酸化処理における他のパラメータに依存させて、所望の酸化レートが達成されるよう入射光の光強度が選定される。0W/cm2〜10W/cm2の局所的な強度が可能であり(レーザの場合)、有利には0〜100mW/cm2、殊に有利には0〜30mW/cm2の局所的な強度が可能である。シリコンの酸化のために有利な光源は低圧水銀ランプであり、このランプは185〜254nmの波長で放出を行う。
十分な酸化レートを達成する目的で、酸化処理中に300〜500°Cの温度とするのが有利である。この温度の場合、光強度に依存して毎秒2〜6nmの酸化レートが可能である。一般的に必要とされる酸化層厚を達成するためには、約1〜4秒の処理時間が必要とされる。
酸化レートをさらに高める目的で、500°C〜1100°Cの範囲にあるいっそう高い温度を適用することも可能である(Oren等によるJournal of applied Physics 42(2) (1971), p.752-756; Young等によるApplied Physics Leiters, 50(2) (1987), p.80)。
場合によっては酸化剤の流量不均一性が発生し、半導体ウェハのエッジにおいて材料除去の偏差が引き起こされる可能性があるが、局所的な光強度を適切に補正することによってこのような流量不均一性を補償することができる。
ついでステップc)において酸化層が除去される。有利にはステップc)において酸化層が完全に除去される。これは有利には適切なエッチング法によって行われる。この場合、エッチング法を気相エッチング法、湿式化学エッチング法あるいはプラズマエッチング法とすることができる。その際、エッチング法によって酸化物だけが腐食ないしは侵食され、半導体材料自体は侵食されないよう、条件を選定するのが有利である。半導体材料がシリコンであるならば、フッ化水素(HF)を含む水性溶剤の適用によってこのことを達成することができる。酸化剤が存在しない場合、フッ化水素は酸化シリコンのみを侵食し、シリコンを侵食しない。
酸化および酸化層の除去はそれぞれ面全体で行われるので、時間のかかる表面のスキャンを回避することができる。このようにして本発明による方法を低コストで実施することができる。位置に依存する光強度の段階づけおよび位置分解能を著しく細かく選定できるので、従来技術によればスキャンに際して現れていたオーバラップ作用を回避することができる。
本発明による方法の利点は、半導体ウェハのエッジに至るまで局所的に補正されながら動作するので、必要とされる品質がウェハエッジに至るまで達成されることである。殊に、要求される平坦度または層厚を2mmまたはそれよりも小さいエッジ除外領域においてパーシャルサイトを含めながら実現できる。
本発明による方法は、SOIウェハの半導体層の不均一性を取り除くためにも、エッジロールオフを含む半導体ウェハの不均一性を取り除くためにも適している。したがって本発明による方法を用いて処理される半導体ウェハは、別の半導体ウェハとの結合(貼り合わせ)のためにもきわめて適している。その理由は、貼り合わせ品質は殊にエッジにおいてSFQR値およびエッジロールオフによって影響を受けるからである。著しく経済的な利点として、素子製造に関してウェハ面の有用性が著しく高いことが挙げられる。SOIウェハの場合にはその製造コストが著しく高いことから、これによってきわめて大きい影響が及ぼされる。
本発明による方法は、SOIウェハの場合には一般に表側(=半導体層を担持する面)においてのみ実行され、層構造をもたない半導体ウェハの場合には有利には表側において実行される。エッジロールオフを裏側においても低減すべき場合、本発明による方法を裏側にも適用する必要がある。この場合、本発明による方法を裏側と表側に順番に、あるいは両方の側に同時に適用することができる。
平坦度または層厚均一性を再び劣化させない目的で、本発明による方法に続いてポリッシングを実施しないのが有利である。1μmよりも薄いシリコン層厚を備えたSOIウェハであるならば殊に、ポリシングを実施すべきではない。表面の粗さを低減するため引き続きポリシングが必要とされるケースでは、表面の平坦性もしくは層厚の均一性を維持する目的で、できるかぎり僅かなポリシング除去量を伴うようにすべきである。
半導体層をドナウェハからベースウェハへ移すことにより製造されるSOIウェハの場合、これらのウェハを結合してドナウェハの残りの部分から層を分離した後、本発明による方法が実施される。SOIウェハの場合には本発明による方法を、表面平滑化または貼り合わせ力強化のための1つまたは複数の熱処理プロセスと、および/または半導体層を薄くするための1つまたは複数の酸化処理プロセスと組み合わせることができる。
本発明による方法によれば、著しく平坦な表面をもつ半導体ウェハおよび層厚が著しく均一なSOIウェハを製造することができる。
たとえば本発明による方法によれば、以下のような半導体ウェハを製造することができる。すなわちこの半導体ウェハの表側は、最大0.09μmのGBIR、エッジ除外領域が2mmでパーシャルサイトを含むサイズ26×8mm2の測定窓において最大0.05μmのSFQRmaxをもち、かつ半導体ウェハエッジから1mm〜3mm隔たった範囲内の測定において表側で最大0.2μmのエッジロールオフをもっている。
さらに有利には本発明に従って製造される半導体ウェハは、エッジ除外領域が2mmでパーシャルサイトを含むサイズ26×8mm2の測定窓において最大0.03μmのSFQRmaxをもつことを特徴としている。
本発明によればさらに以下のような半導体ウェハも製造することができる。すなわちこの半導体ウェハの表側は、2mmのエッジ除外領域でサイズ2×2mm2の測定窓において最大16nmのナノトポグラフィ(山対谷偏差 peak to valley)をもつ。
本発明に従って製造されるきわめて平坦な半導体ウェハ殊に単結晶シリコンから成るきわめて平坦な半導体ウェハは、たとえば65nmまたはそれよりも小さい線幅をもつ電子素子の製造など半導体産業における用途に適している。このような半導体ウェハは、結合されたSOIウェハを作成するためのドナウェハまたはベースウェハとしてきわめて良好に適しており、殊にその理由は、2mmにすぎない著しく僅かなエッジ除外領域であってもエッジロールオフを含めて平坦性が確保されるからである。
本発明によれば以下のようなSOIウェハも製造することができる。すなわちこのSOIウェハには半導体層と支持ウェハすなわちベースウェハとが設けられており、この半導体層は100nmよりも薄い厚さを有しており、この半導体層の平均厚からの相対標準偏差はエッジ除外領域が2mmで最大3%である。半導体層の厚さの相対標準偏差を、以下では層厚均一性とも称する。
有利には本発明に従って製造されたSOIウェハは、最大100nmの層厚においてエッジ除外領域が2mmで最大1%の層厚均一性を有している。
殊に有利であるのは、最初にドナウェハとベースウェハに対し本発明による方法を適用してから、これらのウェハを互いに結合し、その後、半導体層を伴うベースウェハをドナウェハの残りの部分から分離し、ついでこのようにして作成されたSOIウェハに対し、半導体層の厚さを均一にする目的でもう一度本発明による方法を適用することである。このようにして製造されたSOIウェハは上述の特性に加えて、最大0.1μmのGBIR、エッジ除外領域が2mmでありパーシャルサイトを含むサイズ26×8mm2の測定窓において最大53nmのSFQRmaxをもち、かつ半導体ウェハエッジから1mm〜3mm隔たった領域内の測定において表側で最大0.25μmのエッジロールオフをもつことを特徴としている。
本発明による方法は厚い半導体層をもつSOIウェハにも適用可能であるため、本発明によれば以下のようなSOIウェハも製造することができる。すなわちこのSOIウェハは半導体層と支持ウェハすなわちベースウェハを有しており、この場合、半導体層は0.1μm〜80μmの範囲の厚さを有しており、この半導体層の平均厚からの相対標準偏差はエッジ除外領域が2mmで最大4%である。
有利には厚い半導体層をもち本発明に従って製造されたSOIウェハは、エッジ除外領域が2mmで最大2%の層厚均一性を有することを特徴としている。
薄い半導体層をもつSOIウェハに関してすでに述べたようにSOIウェハを、ドナウェハとベースウェハに対して本発明による方法を適用し、ついでSOIウェハに対して適用することによって製造するのが有利であるが、このようにして製造される場合、薄い半導体層をもつSOIウェハは付加的に、最大で0.11μmのGBIRをもち、エッジ除外領域が2mmでパーシャルサイトを含むサイズ26×8mm2の測定窓において最大で55nmのSFQRmaxをもち、かつSOIウェハのエッジから1mm〜3mm隔たった範囲内の測定において表側のエッジロールオフが最大0.3μmである。
しかも厚い半導体層または薄い半導体層をもち本発明に従って製造されたSOIウェハは有利には、エッジ除外領域が2mmでサイズ2×2mm2の測定窓において最大16nmのナノトポグラフィ(山対谷偏差 peak to valley)をもち、有利には最大8nm、殊に有利には最大2nmのナノトポグラフィをもつ。
以下では、本発明による方法の有利な実施形態について述べておく。これらの実施形態によれば本発明の方法による材料除去を高めることができる。
SOIウェハの場合に望ましいとされる可能性のあるのは、本発明による方法によって層厚の均一性を向上させるだけでなく、層厚を規定された目標値まで低減させることである。このことは本発明による方法によれば、ステップb)およびステップc)で達成される材料除去の均等で位置に依存しない増大によって実現できる。このためにいくつかのオプションがある。
たとえばステップb)に加えて、位置に依存しない均一の酸化レートでさらに別の酸化処理を実施することができる。上述の別の酸化処理をステップb)の前、ステップb)とc)の間、あるいはステップc)の後に実施することができる。第1のケースでは、ステップc)と同様に均一の厚さの酸化層を除去してから、ステップb)における位置に依存する酸化を始めることができる。第2のケースでは、生成された酸化層全体がステップc)において除去される。第3のケースでは、均一の厚さをもつ付加的な酸化層がついでステップc)と同じようにして除去される。これらのステップを何度も繰り返すことができる。たとえば半導体ウェハを完全に照射する場合、酸化レートを高めるために付加的な酸化処理を実施することができる。また、外部で生成されたオゾンを酸化室へ供給することによって酸化レートを高めることもできる。さらに、プラズマの生成によっても酸化レートが高められる。
ただし均一化と薄板化を、ステップb)およびステップc)によってのみ実施することもできる。このケースでは局所的に異なる光強度の計算において、望まれる最終厚に至るまでに必要とされる全除去量が考慮される。ステップb)において、光強度の全般的な上昇、温度の上昇、外部で生成されたオゾンの同時供給、あるいはプラズマ支援によって、酸化レートを均一につまり位置に依存することなく高めることができる。酸化室内で行われる位置に依存する照射によって、酸化レートの必要な位置依存性が達成される。
次に、本発明による方法の実施に適した装置について図面を参照しながら説明する。
本発明による方法を実施するのに殊に適している半導体ウェハ5を処理する装置には
半導体ウェハ5の特性を表すパラメータを位置に依存して測定する測定装置11と、
半導体ウェハ5のための保持装置と酸化剤を供給および排出するためのシステム9を備えた半導体ウェハ収容のための酸化室6と、
半導体ウェハ5の面に対し平行に位置する平面に並置された多数の光源2を含む照射装置と、
測定装置11により求められたパラメータの値を照射装置の制御命令に換算してこの命令を照射装置へ転送する制御ユニット10が設けられている。
なお、上述の光源2は個別にまたはグループで制御可能であって、それらの光源は、酸化室6内におかれた半導体ウェハ5の一方の面を位置に依存した光強度で照射できるように配置される。
制御可能な照射装置は多数の光源2を有している。個々の光源は半導体ウェハ5の面に対し平行に位置する平面に並置されており、個別にまたはグループで、酸化室6内におかれた半導体ウェハ5の一方の面を位置に依存した光強度で照射できるよう制御可能である。個々の光源に種々の形状をもたせることができ、たとえばリング状、円形、正方形あるいはストライプ状とすることができる。また、各光源に同じ形状をもたせることもできるし、あるいはそれぞれ異なる形状をもたせることもできる。個々の光源2は、規定された出力と波長で光を放出する。
この照射装置の光源2としてたとえば低圧水銀ランプを利用することができ、このランプは185nm〜254nmの波長で光を放出する。半導体ウェハ5の表面における位置に依存する光強度は、0〜30mW/cm2にあるとよい。
光源2を酸化室6内にじかに(図2参照)、あるいは酸化室6外の固有のケーシング1内に(図1参照)取り付けることができる。
光源2と半導体ウェハ5との間にフィルタ3を配置しておくことができる。このフィルタによって、光の波長領域を制限することができる。ただし、位置に依存して異なる透過特性で調整可能なフィルタたとえばLCDフィルタなども利用できる。さらに両方の形式のフィルタを組み合わせることも可能である。図2に示した事例の場合には、酸化室6内にもフィルタが配置されている。
図2に示した装置の場合にはフィルタによって、酸化室6内にも存在する光源2が半導体ウェハから放出される熱放射から保護される。また、図1に示した装置の場合には光源2の過熱が、光源と向き合った酸化室6上部に対し適切な材料を選択することによって回避される。たとえば、光源から放出される放射4(有利にはUV放射)に対し透過性でありかつ半導体ウェハから放出されるIR放射12を吸収するガラスを使用することができる。光源2の過熱を、光源の冷却たとえば空気または水による冷却によっても回避可能である。
半導体ウェハ5表面における光の強度は、光源2の開放角度、光源2と半導体ウェハ5の間隔、ならびに光源2に印加される電圧に依存する。光源2から放出された光の伝播方向は、半導体ウェハ5表面に対し実質的に垂直にすべきである。十分な局所分解能を保証する目的で、照射装置の個々の光源2ができるかぎり僅かな開放角度をもつようにすると有利であり、これは殊に光源2と半導体ウェハ5の間隔が比較的広いときである。さらに有利であるのは、半導体ウェハ5における個々の光源2の光円錐体のオーバラップがそれぞれじかに隣り合う光源に制約されるようにすることである。このことを達成する目的で、適切なレンズ、レフレクタまたは絞りを組み込むことができる。付加的な光学的部材を各光源ごとに個別に、あるいは複数の光源から成るグループに対して組み込むことができる。典型的には、開放角度は0°〜10°の間にあり、光源と半導体ウェハとの間の間隔は1〜50cmである。
個々の光源2から放出された光強度を、光源2に加えられる電圧によって制御することができる。光源と半導体ウェハとの間隔や光源の開放角度といった幾何学的境界条件に依存して、半導体ウェハ表面上の特定の場所で必要とされる光強度が、固有の光源2に印加される電圧によって制御される。照射にあたりできるかぎり高い分解能(シャープさ)を達成するためには、個々の光源を各々固有に制御するのが有利である。ただし、複数の個々の光源から成るグループを共通に制御することもできる。
図1および図2に示した本発明による装置の場合、本発明による方法のステップa)で得られた測定値に基づき算出されたグレースケールマトリックスは、個々の光源における出力のマトリックスに対応する。光円錐体のオーバラップが僅かであれば、個々の光源の出力はグレースケールマトリックスの対応する点における透過の割合に比例する。
制御ユニット10は照射装置1および場合によっては可制御フィルタ3(たとえばLCDフィルタ)のほか、装置の別の機能も制御することができ、これはたとえばロボットによる半導体ウェハのロード/アンロード、あるいはたとえば温度(一例としてヒータ7の温度)、酸化処理時間、酸化剤供給システム9を介した酸化剤の流れのような酸化処理パラメータなどである。
酸化処理に用いられる酸化室6は、半導体ウェハ5を水平に置いてまたは垂直に立てて収容することができる。(局所的に異なる光強度は別にして)均一な酸化レートを達成するために、半導体ウェハ5を動かすことができる。さらにたとえば半導体ウェハ5を回転させることができるが、この場合、照射装置1および必要に応じてフィルタ3を、たとえば同時に回転させるなどしてこの半導体ウェハの回転に同時に追従させる必要がある。ただし有利であるのは、半導体ウェハ5を動かさないことである。
また、温度を均一にするために冷却装置を用いることもできる。しかしながら酸化処理は一般に高められた温度で実施されることから、ヒータ7を利用するのが有利であって、これは別個のコントローラ8によって、あるいは制御ユニット10によって制御される。
酸化室6には酸化剤供給システム9が接続されており、これによって酸化剤が必要とされる量、調量状態および品質で(場合によっては濾過されて)供給される。
酸化層の厚さに関するin-situ測定を組み込まれた測定システム11を用いて行うことができ、これによれば最新の測定データを制御ユニット10へただちに転送して処理することができる。
実施例
直径300mmのSOIウェハを扱う場合、これはドナウェハのシリコン層をベースウェハへ移すことにより製造される。ウェハの厚さは735μmであり、酸化シリコン層の厚さは80nm、酸化シリコン層の上に設けられるシリコン層の目標厚は20nmである。
ステップa)において、シリコン層の厚さを位置に依存して干渉計により精密に測定した。2000個の測定ポイントと1mmのエッジ除外領域を伴う測定の結果、21.9nmの平均層厚が得られ、その際に標準偏差は0.7nm、最大層厚と最小層厚との差は2.8nmとなった。図3には、直径方向に沿った厚さのプロフィルが描かれており、つまり単位nmで測定されたシリコン層の厚さtSOIが単位mmで測定された半径方向ポジションrに依存して描かれている。厚さ測定値をコンピュータに格納し、グレースケールマップに換算した。この場合、層厚がいっそう大きい個所はグレースケールマップ上で光透過の割合がいっそう大きくなり、その結果、それらの個所ではいっそう多くの照射が行われ、ひいてはいっそう大きい除去率が達成され、さらにこれとは逆のことが行われた。
ついでステップb)において酸化処理を実施した。RCA法によりきれいにクリーニングされたSOIウェハを酸化室に収容し、窒素のもとで500°Cのプロセス温度まで加熱した。このプロセス温度に達すると、雰囲気圧において毎分0.5リットルの流量の酸素に切り替えられ、局所的に異なる強度で面全体にわたるUV照射がオンにされることによって、プロセスがスタートする。その際、照射装置として低圧水銀ランプアレイが用いられ、185nm付近の放出波長が使用された。光源からシリコン層表面までの間隔は10cmであった。ついで、事前にステップa)において算出しておいたグレースケールマップを、光源アレイによってシリコン層表面に結像させた。その際、グレースケールマップに従いランプを個別に制御した。このようにしてシリコン層表面を局所的に異なる光強度で照射した。シリコン層表面における光強度を、位置に依存して1〜30mW/cm2の間で変化させた。60分の酸化時間後、最も厚い個所で6.0nmの酸化層厚が生じ(2.88nmの酸化されたシリコンに相応)、最も薄い個所で1.8nmの酸化層が生じた(0.86nmの酸化されたシリコンに相応)。酸化時間の終了後、窒素により酸化室がいっしょに洗浄され、ウェハが酸化室から取り出される。ついで湿式化学エッチングによって、酸化層が完全に取り除かれる。この目的で、0.5%のフッ化水素(HF)を含み20%のフッ化アンモニウム(NH3F)で緩衝させた水性溶剤を用いた。この溶剤による処理によっても、シリコン層表面には測定可能なざらつきは生じない。
ついで開始時と同じ厚さ測定法を用いて、位置に依存するシリコン層厚がもう一度測定された。平均層厚はここでは20.1nmとなり、標準偏差は0.21nm、最大層厚と最小層厚との差は0.65nmであった。直径方向に沿った図4の厚さプロフィルは、シリコン層が著しく平坦化されたことを表している。
多数の個別の光源を備えた本発明による装置の構造を概略的に示す図 多数の個別の光源を備えた本発明による別の装置の構造を概略的に示す図 従来技術に従って製造されたSOIウェハのシリコン層における半径方向の厚さプロフィルを示す図 本発明による方法を適用した後のSOIウェハのシリコン層における半径方向の厚さプロフィルを示す図
符号の説明
1 照射装置
2 光源
3 フィルタ
4 光源から放出される放射
5 半導体ウェハ
6 酸化室
7 ヒータ
8 コントローラ
9 酸化剤供給システム
10 制御ユニット
11 測定装置
12 IR放射

Claims (15)

  1. 半導体ウェハの処理方法において、
    a)半導体ウェハの特性を表すパラメータを位置に依存して測定し、該半導体ウェハの面全体で位置に依存する該パラメータの値を求めるステップと、
    b)酸化レートおよび結果として得られる酸化層の厚さが前記半導体ウェハ平面における光強度に依存しており、酸化剤の使用とともに該半導体ウェハの面全体を同時に照射することによる作用によって、該半導体ウェハの面全体を酸化させるステップと、
    c)酸化層を除去するステップが設けられており、
    前記ステップb)において光強度を位置に依存してまえもって設定し、前記ステップa)において測定された位置に依存するパラメータの各値における相違を、位置に依存する光強度の結果として生じる前記ステップb)における酸化レートおよび前記ステップc)におけるその後の酸化層除去によって低減することを特徴とする、
    半導体ウェハの処理方法。
  2. 請求項1記載の方法において、
    前記半導体ウェハの照射を、光源および該光源と前記半導体ウェハとの間に取り付けられたフィルタにより行い、位置に依存する光透過性を該フィルタにもたせ、該光透過性は位置に依存する前記パラメータの値と一義的な関係にあることを特徴とする方法。
  3. 請求項1記載の方法において、
    前記ステップa)で測定された位置に依存するパラメータの値から、コンピュータによりグレースケールマップを形成し、前記ステップb)における前記半導体ウェハの照射を投影装置により行い、該投影装置により前記グレースケールマップの画像を前記半導体ウェハの面に投影させることを特徴とする方法。
  4. 請求項1記載の方法において、
    前記半導体ウェハ(5)の照射を複数の光源(2)によって行い、該光源は前記半導体ウェハ(5)の平面に対し平行に位置する配置されており、前記光源を個別にまたはグループで制御して、前記半導体ウェハ(5)の面上の各個所に作用する光強度と前記位置に依存するパラメータ値とに一義的な関係をもたせることを特徴とする方法。
  5. 請求項1から4のいずれか1項記載の方法において、
    前記酸化剤はガス状であることを特徴とする方法。
  6. 請求項5記載の方法において、
    前記酸化剤は酸素、オゾンまたは窒素酸化物であることを特徴とする方法。
  7. 請求項1から6のいずれか1項記載の方法において、
    前記半導体ウェハは、シリコン−ゲルマニウムおよびシリコンカーバイドのグループから選択された材料から成ることを特徴とする方法。
  8. 請求項6記載の方法において、
    前記半導体ウェハはシリコンから成ることを特徴とする方法。
  9. 請求項1から8のいずれか1項記載の方法において、
    前記パラメータは規定された理想平面からの高さの偏差であることを特徴とする方法。
  10. 請求項1から6のいずれか1項記載の方法において、
    前記半導体ウェハは、電気的に絶縁性の支持体上に設けられた半導体層を含むSOIウェハであることを特徴とする方法。
  11. 請求項10記載の方法において、
    前記半導体層は、シリコン−ゲルマニウムおよびシリコンカーバイドのグループから選択された材料から成ることを特徴とする方法。
  12. 請求項10記載の方法において、
    前記半導体層はシリコンから成ることを特徴とする方法。
  13. 請求項10または12のいずれか1項記載の方法において、
    前記パラメータは半導体層の厚さであることを特徴とする方法。
  14. 半導体ウェハ(5)の処理装置において、
    該半導体ウェハ(5)の特性を表すパラメータを位置に依存して測定する測定装置(11)と、
    前記半導体ウェハ(5)用の保持装置と酸化剤を供給および排出するシステム(9)を備えており前記半導体ウェハ(5)を収容する酸化室(6)と、
    前記半導体ウェハ(5)の平面に対し平行に位置する平面に並置された複数の光源(2)を含む照射装置が設けられており、該複数の光源(2)は、個別にまたはグループで制御可能であって、前記酸化室(6)内におかれた半導体ウェハ(5)の一方の面を位置に依存する光強度で照射可能に配置されており、
    前記測定装置(11)により求められたパラメータの値を前記照射装置の制御命令に換算して該照射装置へ命令を転送する制御ユニット(10)が設けられていることを特徴とする、
    半導体ウェハ(5)の処理装置。
  15. 請求項14記載の装置において、
    前記測定装置(11)は、層厚を測定するためのエリプソメータ、干渉計または反射率計であり、または規定された理想平面からの高さの偏差を測定するための形状測定装置であることを特徴とする装置。
JP2007131797A 2006-05-18 2007-05-17 半導体ウェハを処理する方法および装置 Active JP4942547B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102006023497A DE102006023497B4 (de) 2006-05-18 2006-05-18 Verfahren zur Behandlung einer Halbleiterscheibe
DE102006023497.9 2006-05-18

Publications (2)

Publication Number Publication Date
JP2007326770A true JP2007326770A (ja) 2007-12-20
JP4942547B2 JP4942547B2 (ja) 2012-05-30

Family

ID=38316481

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007131797A Active JP4942547B2 (ja) 2006-05-18 2007-05-17 半導体ウェハを処理する方法および装置

Country Status (8)

Country Link
US (1) US7799692B2 (ja)
EP (1) EP1857576B1 (ja)
JP (1) JP4942547B2 (ja)
KR (2) KR20070112061A (ja)
CN (1) CN101092751B (ja)
DE (2) DE102006023497B4 (ja)
SG (1) SG137777A1 (ja)
TW (1) TWI354718B (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009194216A (ja) * 2008-02-15 2009-08-27 Hitachi Ltd 半導体装置の製造方法
JP2018195609A (ja) * 2017-05-12 2018-12-06 国立大学法人北海道大学 エッチング方法及びエッチング装置
JP2019208003A (ja) * 2018-05-28 2019-12-05 瀋陽硅基科技有限公司 フィルム貼付によってsoiの縁のstirを変更する方法

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CH703236B1 (fr) * 2007-12-19 2011-12-15 Ecole Polytech Procédé de récupération de silicium dans des déchets de sciage.
JP5728153B2 (ja) * 2008-09-26 2015-06-03 株式会社東芝 半導体装置の製造方法
FR2948494B1 (fr) * 2009-07-27 2011-09-16 Soitec Silicon On Insulator Procede de determination d'une position centree d'un substrat semi-conducteur dans un four de recuit, dispositif pour traiter thermiquement des substrats semi-conducteurs et procede pour calibrer un tel dispositif
US8330245B2 (en) * 2010-02-25 2012-12-11 Memc Electronic Materials, Inc. Semiconductor wafers with reduced roll-off and bonded and unbonded SOI structures produced from same
DE102011083041B4 (de) * 2010-10-20 2018-06-07 Siltronic Ag Stützring zum Abstützen einer Halbleiterscheibe aus einkristallinem Silizium während einer Wärmebehandlung und Verfahren zur Wärmebehandlung einer solchen Halbleiterscheibe unter Verwendung eines solchen Stützrings
US20130162995A1 (en) * 2011-12-27 2013-06-27 Intermolecular, Inc. Layer Thickness Measurement
JP6086105B2 (ja) 2014-09-24 2017-03-01 信越半導体株式会社 Soiウェーハの製造方法
CN104406982B (zh) * 2014-12-05 2017-01-04 清华大学 一种利用纳米压痕形貌实时测量材料氧化速率的方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002270604A (ja) * 2001-03-07 2002-09-20 Nec Corp 半導体製造方法
JP2003133301A (ja) * 2001-10-26 2003-05-09 Tokyo Electron Ltd 半導体製造酸化膜生成装置及び方法、並びに紫外線照射装置
US20060097355A1 (en) * 2004-11-11 2006-05-11 Siltronic Ag Method and apparatus for leveling a semiconductor wafer, and semiconductor wafer with improved flatness

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0834198B2 (ja) 1990-11-28 1996-03-29 信越半導体株式会社 Soi基板における単結晶薄膜層の膜厚制御方法
JPH0817166B2 (ja) * 1991-04-27 1996-02-21 信越半導体株式会社 超薄膜soi基板の製造方法及び製造装置
JPH0817815A (ja) * 1994-06-30 1996-01-19 Toshiba Corp 半導体デバイスの製造方法、半導体基板の処理方法、分析方法及び製造方法
JP2663923B2 (ja) * 1995-06-15 1997-10-15 日本電気株式会社 Soi基板の製造方法
JPH09232279A (ja) * 1996-02-26 1997-09-05 Shin Etsu Handotai Co Ltd エッチングによりウエーハを平坦化する方法およびウェーハ平坦化装置
JP3252702B2 (ja) 1996-03-28 2002-02-04 信越半導体株式会社 気相エッチング工程を含む半導体単結晶鏡面ウエーハの製造方法およびこの方法で製造される半導体単結晶鏡面ウエーハ
DE19823904A1 (de) 1998-05-28 1999-12-02 Wacker Siltronic Halbleitermat Hochebene Halbleiterscheibe aus Silicium und Verfahren zur Herstellung von Halbleiterscheiben
JP4176236B2 (ja) * 1999-06-07 2008-11-05 東京エレクトロン株式会社 処理装置における紫外線ランプの光量測定方法及び装置
JP4294816B2 (ja) 1999-11-11 2009-07-15 スピードファム株式会社 シリコンウエハの表面処理方法,無臭シリコンウエハ製造方法,シリコンウエハの酸化膜形成方法,酸化シリコンウエハ製造方法,酸素活性種雰囲気形成装置,及び平坦化処理システム
JP2004128079A (ja) 2002-09-30 2004-04-22 Speedfam Co Ltd Soiウェハーのための多段局所ドライエッチング方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002270604A (ja) * 2001-03-07 2002-09-20 Nec Corp 半導体製造方法
JP2003133301A (ja) * 2001-10-26 2003-05-09 Tokyo Electron Ltd 半導体製造酸化膜生成装置及び方法、並びに紫外線照射装置
US20060097355A1 (en) * 2004-11-11 2006-05-11 Siltronic Ag Method and apparatus for leveling a semiconductor wafer, and semiconductor wafer with improved flatness

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009194216A (ja) * 2008-02-15 2009-08-27 Hitachi Ltd 半導体装置の製造方法
JP2018195609A (ja) * 2017-05-12 2018-12-06 国立大学法人北海道大学 エッチング方法及びエッチング装置
JP2019208003A (ja) * 2018-05-28 2019-12-05 瀋陽硅基科技有限公司 フィルム貼付によってsoiの縁のstirを変更する方法

Also Published As

Publication number Publication date
EP1857576A2 (de) 2007-11-21
KR20090017468A (ko) 2009-02-18
US20070267142A1 (en) 2007-11-22
DE102006023497B4 (de) 2008-05-29
SG137777A1 (en) 2007-12-28
CN101092751A (zh) 2007-12-26
KR100999002B1 (ko) 2010-12-09
DE502007006152D1 (de) 2011-02-17
EP1857576B1 (de) 2011-01-05
KR20070112061A (ko) 2007-11-22
TWI354718B (en) 2011-12-21
DE102006023497A1 (de) 2007-11-22
TW200743685A (en) 2007-12-01
EP1857576A3 (de) 2008-01-23
CN101092751B (zh) 2012-01-04
JP4942547B2 (ja) 2012-05-30
US7799692B2 (en) 2010-09-21

Similar Documents

Publication Publication Date Title
JP4942547B2 (ja) 半導体ウェハを処理する方法および装置
KR100732690B1 (ko) 반도체 웨이퍼의 레벨링 방법과 장치, 및 평활도가 향상된반도체 웨이퍼
US5795493A (en) Laser assisted plasma chemical etching method
US8858753B2 (en) Focus ring heating method, plasma etching apparatus, and plasma etching method
JPH0817166B2 (ja) 超薄膜soi基板の製造方法及び製造装置
JP4863409B2 (ja) エッチングによって半導体ウェハを処理するための方法および装置
JP3975321B2 (ja) フォトマスク用シリカガラス系基板及びフォトマスク用シリカガラス系基板の平坦化方法
US7279657B2 (en) Scanned rapid thermal processing with feed forward control
US11538724B2 (en) Processing method of workpiece with laser power adjustment based on thickness measurement and processing apparatus thereof
JP5044354B2 (ja) 表面平坦化方法
CN113614889A (zh) 衬底处理方法及衬底处理装置
JPH08279491A (ja) 絶縁膜のエッチング方法及び装置
Zhu et al. Laser-Driven Light Sources for Nanometrology Applications
JP2006076816A (ja) ガラス基板表面の加工方法
TW202349446A (zh) 晶粒薄化方法及其系統
JPH09232279A (ja) エッチングによりウエーハを平坦化する方法およびウェーハ平坦化装置
US20210035767A1 (en) Methods for repairing a recess of a chamber component
KR20230103937A (ko) 마스크 처리 장치 및 기판 처리 장치
JP2005129810A (ja) 光学素子及び液浸型投影露光装置
JP2005330538A (ja) 光学素子の成膜装置、成膜方法、光学素子および投影露光装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100618

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100624

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100924

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101224

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20101227

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20101228

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20110314

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20110317

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110425

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20111024

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20111117

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20111117

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120131

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120228

R150 Certificate of patent or registration of utility model

Ref document number: 4942547

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150309

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250