JP2001358314A - 半導体装置、その製造方法及びその製造装置 - Google Patents

半導体装置、その製造方法及びその製造装置

Info

Publication number
JP2001358314A
JP2001358314A JP2000337592A JP2000337592A JP2001358314A JP 2001358314 A JP2001358314 A JP 2001358314A JP 2000337592 A JP2000337592 A JP 2000337592A JP 2000337592 A JP2000337592 A JP 2000337592A JP 2001358314 A JP2001358314 A JP 2001358314A
Authority
JP
Japan
Prior art keywords
film
ozone
teos
ozone teos
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000337592A
Other languages
English (en)
Other versions
JP3644887B2 (ja
Inventor
Tomoe Kutouchi
知恵 久都内
Shinichiro Hayashi
慎一郎 林
Yoshihisa Nagano
能久 長野
Yuuji Soshiro
勇治 十代
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2000337592A priority Critical patent/JP3644887B2/ja
Priority to US09/779,662 priority patent/US6737697B2/en
Publication of JP2001358314A publication Critical patent/JP2001358314A/ja
Priority to US10/769,808 priority patent/US6939725B2/en
Application granted granted Critical
Publication of JP3644887B2 publication Critical patent/JP3644887B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/401—Oxides containing silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02304—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment formation of intermediate layers, e.g. buffer layers, layers to improve adhesion, lattice match or diffusion barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H01L21/02329—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of nitrogen
    • H01L21/02332—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of nitrogen into an oxide layer, e.g. changing SiO to SiON
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31608—Deposition of SiO2
    • H01L21/31612—Deposition of SiO2 on a silicon body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

(57)【要約】 【課題】 容量素子の上に形成されるオゾンＴＥＯＳ膜
の特性を向上させる。 【解決手段】 半導体基板１００上に形成された絶縁膜
１０３の上に、容量下部電極１０４、容量絶縁膜１０５
及び容量上部電極１０６からなる容量素子を形成した
後、容量素子を覆うシリコン酸化膜からなる第１の保護
膜１０７を堆積する。絶縁膜１０３及び第１の保護膜１
０７の上に第１の配線層１１０を形成した後、第１の配
線層１１０及び第１の保護膜１０７の上に下地酸化膜１
１１を堆積する。次に、オゾン濃度が相対的に低い第１
のオゾンＴＥＯＳ法により、下地酸化膜１１１の上に第
１のオゾンＴＥＯＳ膜１１２を成長させた後、オゾン濃
度が相対的に高い第２のオゾンＴＥＯＳ法により、第１
のオゾンＴＥＯＳ膜１１２の上に第２のオゾンＴＥＯＳ
膜１１３を成長させる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、高誘電率を有する
誘電体膜（以下、高誘電体膜と称する。）又は強誘電体
膜からなる容量絶縁膜を有する容量素子を備えた半導体
装置、その製造方法及びその製造装置に関する。
【０００２】
【従来の技術】近年、マイクロコンピュータ等の高速化
及び低消費電力化の傾向が推進される中で民生用電子機
器が一段と高度化しており、民生用電子機器に用いられ
る半導体装置においては、半導体装置を構成する半導体
素子の微細化が急速に進んできている。
【０００３】それに伴って、電子機器から発生する電磁
波雑音である不要輻射が大きな問題になっており、この
不要輻射を低減する対策として、高誘電体膜又は強誘電
体膜からなる容量絶縁膜を有する大容量の容量素子を半
導体集積回路装置に内蔵する技術が注目をあびている。
【０００４】また、ダイナミックＲＡＭの高集積化に伴
い、容量素子の容量絶縁膜としては、従来のシリコンの
酸化物又はシリコンの窒化物に代えて、高誘電体膜又は
強誘電体膜を用いる技術が広く研究されている。
【０００５】さらに、低電圧での動作及び高速での書き
込み又は読み出しが可能な不揮発性ＲＡＭの実用化を目
指し、自発分極特性を有する強誘電体膜に関する研究開
発が盛んに行われている。
【０００６】従って、容量素子の特性を劣化させること
なく半導体装置の高集積化を実現する方法を開発するこ
とが重要となってくる。
【０００７】以下、従来の半導体装置の製造方法につい
て、図１１（ａ）〜（ｃ）及び図１２（ａ）、（ｂ）を
参照しながら説明する。
【０００８】まず、図１１（ａ）に示すように、半導体
基板１０上に、素子分離領域１１及びＦＥＴのゲート電
極１２を形成した後、半導体基板１０の表面部にＦＥＴ
の不純物拡散層（図示は省略している）等を形成し、そ
の後、素子分離領域１１及びゲート電極１２の上に全面
に亘って絶縁膜１３を堆積する。その後、絶縁膜１３の
上における素子分離領域１１の上方に、白金膜等からな
る容量下部電極１４、高誘電体膜又は高誘電体膜からな
る容量絶縁膜１５及び白金膜等からなる容量上部電極１
６を形成する。尚、容量下部電極１４、容量絶縁膜１５
及び容量上部電極１６によって容量素子が構成されてい
る。
【０００９】次に、図１１（ｂ）に示すように、容量素
子を覆うように第１の保護膜１７を形成した後、絶縁膜
１３にＦＥＴのコンタクトホール１８を形成すると共に
第１の保護膜１７に容量素子のコンタクトホール１９を
形成する。次に、絶縁膜１３及び第１の保護膜１７の上
に全面に亘って、チタン膜又はアルミニウム合金膜等の
金属膜を堆積した後、該金属膜をパターニングすること
により、ＦＥＴの不純物拡散層又は容量上部電極１６と
接続する第１の配線層２０を形成し、その後、第１の配
線層２０に対して熱処理を行なう。
【００１０】次に、図１１（ｃ）に示すように、プラズ
マＴＥＯＳ（Tetraetylorthosilicate：以下、ＴＥＯＳ
と略する。）法により、第１の配線層２０及び容量素子
の上に全面に亘って酸化珪素膜からなる層間絶縁膜（プ
ラズマＴＥＯＳ膜）２１を堆積する。層間絶縁膜２１の
膜厚としては、リフローによる平坦化を考慮して、容量
上部電極１７上の第１の配線層２０の上側で約１μｍ以
上となるようにする。
【００１１】次に、層間絶縁膜２１を平坦化した後、該
層間絶縁膜２１にコンタクトホールを形成し、その後、
図１２（ａ）に示すように、層間絶縁膜２１の上に、第
１の配線層２０と接続する第２の配線層２２を形成す
る。
【００１２】次に、図１２（ｂ）に示すように、層間絶
縁膜２１の上に第２の配線層２２を覆うように第２の保
護膜２３を堆積する。
【００１３】ところが、前記従来の構成によると、層間
絶縁膜２１がプラズマＴＥＯＳ膜からなるため、該層間
絶縁膜２１は、容量素子に与えるストレスが小さいと共
にコンプレッシブの傾向にあるので、容量絶縁膜１５に
自発分極が十分に現われないという問題がある。このた
め、容量素子の特性が十分ではない。
【００１４】そこで、我々は、特許公報第２８４６３１
０号公報に示すように、層間絶縁膜２１として、プラズ
マＴＥＯＳ膜に代えて、オゾンＴＥＯＳ法により形成さ
れたシリコン酸化膜（以下、オゾンＴＥＯＳ膜と称す
る。）を用いる技術を提案した。
【００１５】層間絶縁膜２１としてオゾンＴＥＯＳ膜を
用いると、容量素子に作用するストレスを増加させるこ
とができるため、容量素子の特性が向上する。
【００１６】
【発明が解決しようとする課題】しかしながら、層間絶
縁膜にオゾンＴＥＯＳ膜を用いると、以下に説明するよ
うな新たな問題が発生した。すなわち、オゾンＴＥＯＳ
膜からなる層間絶縁膜に部分的に空孔等の欠損が形成さ
れたり、下地膜の種類の相異に起因してオゾンＴＥＯＳ
膜の成膜レートが異なったりするという問題が発生し
た。
【００１７】このような問題が発生すると、半導体集積
回路装置の品質の低下を招くと共に、容量素子に作用す
るストレスが均一にならないため容量素子の特性の向上
が期待できない。
【００１８】前記に鑑み、本発明は、容量素子の上に形
成されるオゾンＴＥＯＳ膜の特性を向上させることを目
的とする。
【００１９】
【課題を解決するための手段】前記の目的を達成するた
め、本発明に係る第１の半導体装置は、半導体基板上に
順次形成された、容量下部電極、高誘電体膜又は強誘電
体膜からなる容量絶縁膜及び容量上部電極からなる容量
素子と、半導体基板上に容量素子を覆うように形成され
た保護膜と、保護膜の上に、オゾン濃度が相対的に低い
第１のオゾンＴＥＯＳ法により形成され、膜中の水分が
相対的に多い第１のオゾンＴＥＯＳ膜と、第１のオゾン
ＴＥＯＳ膜の上に、オゾン濃度が相対的に高い第２のオ
ゾンＴＥＯＳ法により形成され、膜中の水分が相対的に
少ない第２のオゾンＴＥＯＳ膜とを備えている。
【００２０】第１の半導体装置によると、容量素子を覆
う保護膜の上に形成される第１のオゾンＴＥＯＳ膜は、
オゾン濃度が相対的に低い第１のオゾンＴＥＯＳ法によ
り形成されるため、空孔等の欠陥を有さず良好な膜質に
なると共に、膜中の水分が多いため、保護膜との密着性
が向上する。また、第２のオゾンＴＥＯＳ膜は、オゾン
濃度が相対的に高い第２のオゾンＴＥＯＳ法により形成
されるため、膜中の水分が少なくなるので、容量素子の
容量絶縁膜に与えるストレスが多くなる。このため、容
量絶縁膜の自発分極特性が向上するので、容量素子の特
性が向上する。従って、信頼性の高い容量素子を備えた
半導体装置を実現することができる。
【００２１】第１の半導体装置は、保護膜の表面に形成
された疎水性のプライマ層をさらに備えていることが好
ましい。
【００２２】このようにすると、第１のオゾンＴＥＯＳ
膜は、疎水性の表面を有する保護膜の上に形成されるた
め、良好に成長するので、ステップカバレッジに優れて
いる。従って、容量素子の上に形成される層間絶縁膜の
ステップカバレッジが向上するので、層間絶縁膜の絶縁
性及び平坦性が向上する。
【００２３】第１の半導体装置は、保護膜と第１のオゾ
ンＴＥＯＳ膜との間に形成され、不純物を含まないシリ
コン酸化膜又はボロン及びリンのうちの少なくとも１つ
を含むシリコン酸化膜からなる下地酸化膜をさらに備え
ているが好ましい。
【００２４】このようにすると、第１のオゾンＴＥＯＳ
膜は、下地依存性がないと共にオゾンＴＥＯＳ膜とのな
じみ性に優れた下地酸化膜の上に形成されるため、第１
のオゾンＴＥＯＳ膜の下側に、配線層及び保護膜等のよ
うに材質が異なる下地膜が存在していても、下地膜の影
響を受けることなく良好に成長するので、均一の厚さに
なる。
【００２５】第１の半導体装置が下地酸化膜を備えてい
る場合、該下地酸化膜の表面に形成された疎水性のプラ
イマ層をさらに備えていることが好ましい。
【００２６】このようにすると、第１のオゾンＴＥＯＳ
膜は、疎水性の表面を有する下地酸化膜の上に形成され
るため、良好に成長するので、ステップカバレッジに優
れている。従って、容量素子の上に形成される層間絶縁
膜のステップカバレッジが向上するので、層間絶縁膜の
絶縁性及び平坦性が向上する。
【００２７】本発明に係る第２の半導体装置は、半導体
基板上に順次形成された、容量下部電極、高誘電体膜又
は強誘電体膜からなる容量絶縁膜及び容量上部電極から
なる容量素子と、半導体基板上に、容量素子を覆うよう
に形成された保護膜と、保護膜の上に形成され、不純物
を含まないシリコン酸化膜又はボロン及びリンのうちの
少なくとも１つを含むシリコン酸化膜からなる下地酸化
膜と、下地酸化膜の上に形成されたオゾンＴＥＯＳ膜と
を備えている。
【００２８】第２の半導体装置によると、オゾンＴＥＯ
Ｓ膜は、下地依存性がないと共にオゾンＴＥＯＳ膜との
なじみ性に優れた下地酸化膜の上に形成されるため、オ
ゾンＴＥＯＳ膜の下側に、配線層及び保護膜等のように
材質が異なる下地膜が存在していても、下地膜の影響を
受けることなく良好に成長するので、層間絶縁膜の厚さ
が均一になる。従って、安定性及び長寿命性に優れた容
量素子を備えた半導体装置を実現できる。
【００２９】第２の半導体装置は、下地酸化膜の表面に
形成された疎水性のプライマ層をさらに備えていること
が好ましい。
【００３０】このようにすると、オゾンＴＥＯＳ膜は、
疎水性の表面を有する下地酸化膜の上に形成されるた
め、良好に成長するので、ステップカバレッジに優れて
いる。従って、容量素子の上に形成される層間絶縁膜の
ステップカバレッジが向上するので、層間絶縁膜の絶縁
性及び平坦性が向上する。
【００３１】本発明に係る第１の半導体装置の製造方法
は、半導体基板上に、容量下部電極、高誘電体膜又は強
誘電体膜からなる容量絶縁膜及び容量上部電極からなる
容量素子を形成する工程と、半導体基板上に容量素子を
覆うように保護膜を形成する工程と、保護膜の上に、オ
ゾン濃度が相対的に低い第１のオゾンＴＥＯＳ法により
第１のオゾンＴＥＯＳ膜を形成する工程と、第１のオゾ
ンＴＥＯＳ膜の上に、オゾン濃度が相対的に高い第２の
オゾンＴＥＯＳ法により第２のオゾンＴＥＯＳ膜を形成
する工程とを備えている。
【００３２】第１の半導体装置の製造方法によると、容
量素子を覆う保護膜の上にオゾン濃度が相対的に低い第
１のオゾンＴＥＯＳ法により第１のオゾンＴＥＯＳ膜を
形成するため、第１のオゾンＴＥＯＳ膜は、空孔等の欠
陥を有さず良好な膜質になると共に、膜中の水分が多く
なるため保護膜との密着性が向上する。また、第２のオ
ゾンＴＥＯＳ膜は、オゾン濃度が相対的に高い第２のオ
ゾンＴＥＯＳ法により形成されるため、膜中の水分が少
なくなるので、容量素子の容量絶縁膜に与えるストレス
が多くなる。このため、容量絶縁膜の自発分極特性が向
上するので、容量素子の特性が向上する。従って、信頼
性の高い容量素子を備えた半導体装置を製造することが
できる。
【００３３】第１の半導体装置の製造方法は、保護膜を
形成する工程と第１のオゾンＴＥＯＳ膜を形成する工程
との間に、保護膜の上に疎水性のプライマ剤を供給する
ことにより、保護膜の表面に疎水性のプライマ層を形成
する工程をさらに備えていることが好ましい。
【００３４】このようにすると、第１のオゾンＴＥＯＳ
膜は、疎水性の表面を有する保護膜の上に形成されるた
め、良好に成長するので、ステップカバレッジに優れて
いる。従って、容量素子の上に形成される層間絶縁膜の
ステップカバレッジが向上するので、層間絶縁膜の絶縁
性及び平坦性が向上する。
【００３５】第１の半導体装置の製造方法は、保護膜を
形成する工程と第１のオゾンＴＥＯＳ膜を形成する工程
との間に、保護膜の上に、不純物を含まないシリコン酸
化膜又はボロン及びリンのうちの少なくとも１つを含む
シリコン酸化膜からなる下地酸化膜を形成する工程をさ
らに備えていることが好ましい。
【００３６】このようにすると、第１のオゾンＴＥＯＳ
膜は、下地依存性がないと共にオゾンＴＥＯＳ膜とのな
じみ性に優れた下地酸化膜の上に形成されるため、第１
のオゾンＴＥＯＳ膜の下側に、配線層及び保護膜等のよ
うに材質が異なる下地膜が存在していても、下地膜の影
響を受けることなく良好に成長するので、均一の厚さに
なる。
【００３７】第１の半導体装置の製造方法が下地酸化膜
を形成する工程を備えている場合、下地酸化膜を形成す
る工程と第１のオゾンＴＥＯＳ膜を形成する工程との間
に、下地酸化膜の上に疎水性のプライマ剤を供給するこ
とにより、下地酸化膜の表面に疎水性のプライマ層を形
成する工程をさらに備えていることが好ましい。
【００３８】このようにすると、第１のオゾンＴＥＯＳ
膜は、疎水性の表面を有する下地酸化膜の上に形成され
るため、良好に成長するので、ステップカバレッジに優
れている。従って、容量素子の上に形成される層間絶縁
膜のステップカバレッジが向上するので、層間絶縁膜の
絶縁性及び平坦性が向上する。
【００３９】第１の半導体装置の製造方法において、第
１のオゾンＴＥＯＳ法におけるオゾン濃度は２５ｇ／ｍ
3 以下であると共に、第２のオゾンＴＥＯＳ法における
オゾン濃度は１３０ｇ／ｍ3 以上であることが好まし
い。
【００４０】このようにすると、第１のオゾンＴＥＯＳ
法により形成される第１のオゾンＴＥＯＳ膜はセルフリ
フロー性に優れるため、第１のオゾンＴＥＯＳ膜に欠陥
等の欠損が発生しないので、良好な膜質を有する第１の
オゾンＴＥＯＳ膜が得られる。また、第２のオゾンＴＥ
ＯＳ法により形成される第２のオゾンＴＥＯＳ膜は、容
量素子の容量絶縁膜に十分なストレスを与えることがで
きると共に、低水分含有量に起因して熱処理時にクラッ
クが発生する事態を防止できる。
【００４１】第１の半導体装置の製造方法において、第
１のオゾンＴＥＯＳ法は、（オゾンの流量／ＴＥＯＳの
流量）の値が３以下の条件で行なわれると共に、第２の
オゾンＴＥＯＳ法は、（オゾンの流量／ＴＥＯＳの流
量）の値が１５以上の条件で行なわれることが好まし
い。
【００４２】このようにすると、第１のオゾンＴＥＯＳ
法により形成される第１のオゾンＴＥＯＳ膜はセルフリ
フロー性に優れるため、第１のオゾンＴＥＯＳ膜に欠陥
等の欠損が発生しないので、良好な膜質を有する第１の
オゾンＴＥＯＳ膜が得られる。また、第２のオゾンＴＥ
ＯＳ法により形成される第２のオゾンＴＥＯＳ膜は、容
量素子の容量絶縁膜に十分なストレスを与えることがで
きると共に、低水分含有量に起因して熱処理時にクラッ
クが発生する事態を防止できる。
【００４３】第１の半導体装置の製造方法において、第
２のオゾンＴＥＯＳ膜は１×１０2Ｎ／ｃｍ2 〜４×１
０4 Ｎ／ｃｍ2 のテンサイルストレスを有していること
が好ましい。
【００４４】このようにすると、第２のオゾンＴＥＯＳ
膜は、容量素子の容量絶縁膜に十分なストレスを与える
ことができるため、容量絶縁膜の自発分極特性が向上す
るので、容量素子の特性が向上する。
【００４５】第１の半導体装置の製造方法において、第
２のオゾンＴＥＯＳ法は、３５０℃〜４５０℃の温度範
囲で行なわれることが好ましい。
【００４６】このようにすると、第２のオゾンＴＥＯＳ
膜に対して高い温度の熱処理を施すことができるため、
高い温度の熱処理によって、第２のオゾンＴＥＯＳ膜の
ストレスを大きくできると共に第２のオゾンＴＥＯＳ膜
を緻密にできるので、容量素子の特性が一層向上する。
【００４７】第１の半導体装置の製造方法は、第２のオ
ゾンＴＥＯＳ膜の表面に対してプラズマ処理を行なう工
程をさらに備えていることが好ましい。
【００４８】このようにすると、第２のオゾンＴＥＯＳ
膜の表面に数ｎｍ程度の厚さを持つ硬化層が形成される
ため、第２のオゾンＴＥＯＳ膜の水分拡散阻止能力が向
上する。
【００４９】この場合、プラズマ処理は、Ｎ2 ガス、Ｎ
Ｈ3 ガス、Ｎ2Ｏ ガス、Ｏ2 ガス、Ａｒガス、Ｃｌ2 ガ
ス及びＣ2Ｆ6ガスの少なくとも１つを含むガスからなる
プラズマを用いて行なう、プラズマコーティング又はプ
ラズマスパッタエッチングであることが好ましい。
【００５０】このようにすると、第２のオゾンＴＥＯＳ
膜の表面に数ｎｍ程度の硬化層を確実に形成することが
できる。
【００５１】第１の半導体装置の製造方法は、第２のオ
ゾンＴＥＯＳ膜に対してプラズマ処理を行なって、第２
のオゾンＴＥＯＳ膜の表面にシリコン窒化層を形成する
工程をさらに備えていることが好ましい。
【００５２】このようにすると、シリコン窒化層は水分
の拡散阻止能力が高いため、第２のオゾンＴＥＯＳ膜か
ら容量絶縁膜への水分の拡散又は大気中の水分の第２の
オゾンＴＥＯＳ膜への拡散を防止することができる。
【００５３】本発明に係る第２の半導体装置の製造方法
は、半導体基板上に、容量下部電極、高誘電体膜又は強
誘電体膜からなる容量絶縁膜及び容量上部電極からなる
容量素子を形成する工程と、半導体基板上に容量素子を
覆うように保護膜を形成する工程と、保護膜の上に、不
純物を含まないシリコン酸化膜又はボロン及びリンのう
ちの少なくとも１つを含むシリコン酸化膜からなる下地
酸化膜を形成する工程と、下地酸化膜の上にオゾンＴＥ
ＯＳ膜を形成する工程とを備えている。
【００５４】第２の半導体装置の製造方法によると、オ
ゾンＴＥＯＳ膜は、下地依存性がないと共にオゾンＴＥ
ＯＳ膜とのなじみ性に優れた下地酸化膜の上に形成され
るため、オゾンＴＥＯＳ膜の下側に、配線層及び保護膜
等のように材質が異なる下地膜が存在していても、下地
膜の影響を受けることなく良好に成長するので、層間絶
縁膜の厚さが均一になる。従って、安定性及び長寿命性
に優れた容量素子を備えた半導体装置を製造することが
できる。
【００５５】第２の半導体装置の製造方法において、保
護膜は、オゾンＴＥＯＳ法により形成された、不純物を
含まないシリコン酸化膜又はボロン及びリンのうちの少
なくとも１つを含むシリコン酸化膜であることが好まし
い。
【００５６】このようにすると、保護膜がテンサイルス
トレスを有するので、該保護膜の上に形成される容量素
子の容量絶縁膜の自発分極が一層促進されると共に、保
護膜の平坦性が向上するので、容量素子の安定化及び長
寿命化を促進することができる。
【００５７】第２の半導体装置の製造方法は、下地酸化
膜を形成する工程とオゾンＴＥＯＳ膜を形成する工程と
の間に、下地酸化膜の上に疎水性のプライマ剤を供給す
ることにより、下地酸化膜の表面に疎水性のプライマ層
を形成する工程をさらに備えていることが好ましい。
【００５８】このようにすると、オゾンＴＥＯＳ膜は、
疎水性の表面を有する下地酸化膜の上に形成されるた
め、良好に成長するので、ステップカバレッジに優れて
いる。従って、容量素子の上に形成される層間絶縁膜の
ステップカバレッジが向上するので、層間絶縁膜の絶縁
性及び平坦性が向上する。
【００５９】第１又は第２の半導体装置の製造方法が疎
水性のプライマ層を形成する工程を備えている場合、プ
ライマ剤はヘキサメチルジシラザンであることが好まし
い。
【００６０】このようにすると、保護膜又は下地酸化膜
の表面を確実に疎水性にすることができる。
【００６１】第２の半導体装置の製造方法において、オ
ゾンＴＥＯＳ膜は、オゾン濃度が１３０ｇ／ｍ3 以上で
あるオゾンＴＥＯＳ法により形成されることが好まし
い。
【００６２】このようにすると、オゾンＴＥＯＳ膜がセ
ルフリフロー性に優れるため、オゾンＴＥＯＳ膜に欠陥
等の欠損が発生しなくなるので、良好な膜質を有するオ
ゾンＴＥＯＳ膜が得られる。
【００６３】第２の半導体装置の製造方法において、オ
ゾンＴＥＯＳ膜は、（オゾンの流量／ＴＥＯＳの流量）
の値が１５以上であるオゾンＴＥＯＳ法により形成され
ることが好ましい。
【００６４】このようにすると、オゾンＴＥＯＳ膜は、
容量素子の容量絶縁膜に十分なストレスを与えることが
できると共に、低水分含有量に起因して熱処理時にクラ
ックが発生する事態を防止できる。
【００６５】第２の半導体装置の製造方法は、オゾンＴ
ＥＯＳ膜の表面に対してプラズマ処理を行なう工程をさ
らに備えていることが好ましい。
【００６６】このようにすると、オゾンＴＥＯＳ膜の表
面に数ｎｍ程度の厚さを持つ硬化層が形成されるため、
オゾンＴＥＯＳ膜の水分拡散阻止能力が向上する。
【００６７】この場合、プラズマ処理は、Ｎ2 ガス、Ｎ
Ｈ3 ガス、Ｎ2Ｏ ガス、Ｏ2 ガス、Ａｒガス、Ｃｌ2 ガ
ス及びＣ2Ｆ6ガスの少なくとも１つを含むガスからなる
プラズマを用いて行なう、プラズマコーティング又はプ
ラズマスパッタエッチングであることが好ましい。
【００６８】このようにすると、オゾンＴＥＯＳ膜の表
面に数ｎｍ程度の硬化層を確実に形成することができ
る。
【００６９】第２の半導体装置の製造方法は、オゾンＴ
ＥＯＳ膜に対してプラズマ処理を行なって、オゾンＴＥ
ＯＳ膜の表面にシリコン窒化層を形成する工程をさらに
備えていることが好ましい。
【００７０】このようにすると、シリコン窒化層は水分
の拡散阻止能力が高いため、オゾンＴＥＯＳ膜から容量
絶縁膜への水分の拡散又は大気中の水分のオゾンＴＥＯ
Ｓ膜への拡散を防止することができる。
【００７１】本発明に係る半導体装置の製造装置は、半
導体基板を保持する基板ホルダーを有するチャンバー
と、チャンバー内に気体状のＴＥＯＳとオゾンガスとの
混合物を供給するオゾンＴＥＯＳ供給手段と、チャンバ
ー内に疎水性を有する気体状のプライマ剤を供給するプ
ライマ剤供給手段とを備えている。
【００７２】本発明に係る半導体装置の製造装置による
と、チャンバー内に疎水性を有する気体状のプライマ剤
を供給するプライマ剤供給手段を備えているため、オゾ
ンＴＥＯＳ膜の下側に形成される保護膜又は下地酸化膜
等の下地膜の表面に疎水性のプライマ層を形成すること
ができるので、ステップカバレッジに優れたオゾンＴＥ
ＯＳ膜を成長させることができる。
【００７３】本発明に係る半導体装置の製造装置におい
て、プライマ剤はヘキサメチルジシラザンであることが
好ましい。
【００７４】このようにすると、保護膜又は下地酸化膜
膜等の下地膜の表面を確実に疎水性にすることができ
る。
【００７５】本発明に係る半導体装置の製造装置は、オ
ゾンＴＥＯＳ供給手段から供給される混合物とプライマ
剤供給手段から供給されるプライマ剤とを混合してチャ
ンバー内に供給する手段をさらに備えていることが好ま
しい。
【００７６】このようにすると、保護膜又は下地酸化膜
膜等の下地膜の表面に疎水性のプライマ層を形成した
後、該プライマ層の上にオゾンＴＥＯＳ膜を成長させる
ことができるので、ステップカバレッジに優れたオゾン
ＴＥＯＳ膜を量産性良く形成することができる。
【００７７】本発明に係る半導体装置の製造装置におい
て、オゾンＴＥＯＳ供給手段は、気体状のＴＥＯＳをミ
スト化してからオゾンガスと混合する手段を有している
ことが好ましい。
【００７８】このようにすると、オゾンＴＥＯＳ法にお
けるオゾン濃度が低くても、オゾンＴＥＯＳ膜を成長さ
せることができるので、空孔等の欠陥を有さず良好な膜
質を有すると共に膜中の水分が多いオゾンＴＥＯＳ膜を
形成することができる。
【００７９】本発明に係る半導体装置の製造装置におい
て、オゾンＴＥＯＳ供給手段は、気体状のＴＥＯＳから
なるミストに帯電させる手段を有していることが好まし
い。
【００８０】このようにすると、ＴＥＯＳからなるミス
トに帯電させることができるので、オゾンＴＥＯＳ膜の
成長レートを向上させることができると共にオゾンＴＥ
ＯＳ膜の膜厚を大きくすることができる。
【００８１】この場合、基板ホルダーは、ミストが帯電
している極性と反対の極性を半導体基板に与える手段を
有していることが好ましい。
【００８２】このようにすると、帯電しているＴＥＯＳ
のミストを半導体基板の表面に静電吸着させることがで
きるので、オゾンＴＥＯＳ膜の成長レート及び膜厚を一
層大きくすることができる。
【００８３】
【発明の実施の形態】（第１の実施形態）以下、第１実
施形態に係る半導体装置及びその製造方法について、図
１（ａ）〜（ｃ）及び図２（ａ）、（ｂ）を参照しなが
ら説明する。
【００８４】まず、図１（ａ）に示すように、半導体基
板１００上に、素子分離領域１０１及びＦＥＴのゲート
電極１０２を形成した後、半導体基板１００の表面部に
ＦＥＴの不純物拡散層（図示は省略している）等を形成
し、その後、素子分離領域１０１及びゲート電極１０２
の上に全面に亘って絶縁膜１０３を堆積する。
【００８５】次に、絶縁膜１０３の上における素子分離
領域１０２の上方に、容量下部電極１０４、高誘電体膜
又は高誘電体膜からなる容量絶縁膜１０５及び容量上部
電極１０６を形成する。尚、容量下部電極１０４、容量
絶縁膜１０５及び容量上部電極１０６によって容量素子
が構成されている。
【００８６】容量下部電極１０４及び容量上部電極１０
６としては、白金、イリジウム、パラジウム、ルテニウ
ム若しくはこれらの２種以上の合金からなる単層膜、又
は白金膜、イリジウム膜、パラジウム膜及びルテニウム
膜のうちの２種類以上の膜からなる積層膜からなる金属
膜をスパッタ法により堆積した後、該金属膜をパターニ
ングすることにより形成することができる。
【００８７】また、容量絶縁膜１０５としては、ストロ
ンチウム、ビスマス又はタンタル等を主成分とする高誘
電体膜又は強誘電体膜を用いることができる。
【００８８】次に、図１（ｂ）に示すように、オゾンＴ
ＥＯＳ法により、容量素子を覆うようにシリコン酸化膜
からなる第１の保護膜１０７を堆積する。第１の保護膜
１０７としては、不純物を含まないシリコン酸化膜、ボ
ロン及びリンを含むシリコン酸化膜、リンを含むシリコ
ン酸化膜又はボロンを含むシリコン酸化膜等を用いるこ
とができるが、オゾンＴＥＯＳ法により第１の保護膜１
０７を形成すると、第１の保護膜１０７の平坦性が向上
すると共に容量素子の安定化及び長寿命化を実現するこ
とができる。
【００８９】次に、絶縁膜１０３にＦＥＴのコンタクト
ホール１０８を形成すると共に第１の保護膜１０７に容
量素子のコンタクトホール１０９を形成した後、絶縁膜
１０３及び第１の保護膜１０７の上に全面に亘って、チ
タン膜、窒化チタン膜、アルミニウム膜及び窒化チタン
膜の積層膜からなる金属膜を堆積する。次に、該金属膜
をパターニングすることにより、ＦＥＴの不純物拡散層
又は容量上部電極１０６と接続する第１の配線層１１０
を形成した後、該第１の配線層１１０に対して、窒素雰
囲気下における４００℃の温度下で３０分間の第１の熱
処理を行なって、第１の配線層１１０の緻密化及び低ス
トレス化を行なう。
【００９０】次に、図１（ｃ）に示すように、常圧ＣＶ
Ｄ法により、第１の配線層１１０及び第１の保護膜１０
７の上に全面に亘って、不純物を含まないシリコン酸化
膜、ボロン及びリンを含むシリコン酸化膜、リンを含む
シリコン酸化膜又はボロンを含むシリコン酸化膜からな
り例えば１００ｎｍの厚さを有する下地酸化膜１１１を
堆積した後、オゾン濃度が相対的に低い第１のオゾンＴ
ＥＯＳ法により、下地酸化膜１１１の上に例えば１５０
ｎｍの厚さを有し膜中の水分が相対的に多い第１のオゾ
ンＴＥＯＳ膜１１２を成長させ、その後、オゾン濃度が
相対的に高い第２のオゾンＴＥＯＳ法により、第１のオ
ゾンＴＥＯＳ膜１１２の上に例えば０．３μｍ〜１．７
μｍの厚さを有し膜中の水分が相対的に少ない第２のオ
ゾンＴＥＯＳ膜１１３を成長させる。
【００９１】以上説明した、下地酸化膜１１１、第１の
オゾンＴＥＯＳ膜１１２及び第２のオゾンＴＥＯＳ膜１
１３によって層間絶縁膜が構成される。層間絶縁膜の膜
厚としては、リフローによる平坦化を考慮して、容量上
部電極１０６上の第１の配線層１１０の上側で約１μｍ
以上となると共に、容量絶縁膜１０５上の第１の保護膜
１０７の上側で約２μｍ以上となるようにする。
【００９２】次に、酸素雰囲気下における４５０℃の温
度下で３０分間〜１時間の第２の熱処理を行なって、第
１及び第２のオゾンＴＥＯＳ膜１１２、１１３のストレ
スを強化すると共に第１及び第２のオゾンＴＥＯＳ膜１
１２、１１３中の酸素を容量絶縁膜１０５に供給する。
【００９３】ところで、第１のオゾンＴＥＯＳ法は、気
体状のＴＥＯＳからなるミストであって、所定の大きさ
以下の粒径を持つミストにしておくことが好ましい。こ
のようにすると、第１のオゾンＴＥＯＳ膜１１２の膜質
を向上させることができる。
【００９４】また、第１のオゾンＴＥＯＳ法は、正又は
負の静電気が帯電したＴＥＯＳからなるミストを用いて
行なうことが好ましい。このようにすると、第１のオゾ
ンＴＥＯＳ膜１１２の成長レートが向上すると共に、下
地依存性がなくなるので第１のオゾンＴＥＯＳ膜１１３
の膜厚を大きくすることができる。この場合、半導体基
板１００に、ＴＥＯＳからなるミストと逆の極性の静電
気を帯電させると、第１のＴＥＯＳ膜１１２の成長レー
トをより一層向上させることができる。
【００９５】尚、気体状のＴＥＯＳからなるミストを形
成する方法、ミストの粒径を所定以下にする方法、ミス
トに静電気を帯電させる方法及び半導体基板１００に静
電気を帯電させる方法については、第３の実施形態にお
いて説明する。
【００９６】また、第２のオゾンＴＥＯＳ法は、３５０
〜４５０℃の温度範囲で行なって第２のオゾンＴＥＯＳ
膜１１３を成長させることが好ましい。このようにする
と、第２の熱処理を４５０℃の温度下で行なうことがで
きるので、第２のオゾンＴＥＯＳ膜１１３が有するスト
レスを大きくできると共に第２のオゾンＴＥＯＳ膜１１
３の膜質を緻密にできる。
【００９７】次に、図２（ａ）に示すように、下地酸化
膜１１１、第１のオゾンＴＥＯＳ膜１１２及び第２のオ
ゾンＴＥＯＳ膜１１３からなる層間絶縁膜にコンタクト
ホール１１４を形成した後、第２のオゾンＴＥＯＳ膜１
１３の上に、チタン膜、窒化チタン膜、アルミニウム膜
及び窒化チタン膜の積層膜からなる第２の配線層１１５
を形成する。その後、窒素雰囲気下における４００℃の
温度下で３０分間の第３の熱処理を行なって、第２の配
線層１１５の緻密化及び低ストレス化を行なう。
【００９８】次に、図２（ｂ）に示すように、プラズマ
ＣＶＤ法により、第２のオゾンＴＥＯＳ膜１１３の上に
第２の配線層１１５を覆うようにシリコン窒化膜からな
る第２の保護膜１１６を堆積すると、第１の実施形態に
係る半導体装置が得られる。
【００９９】第１の実施形態によると、第１の配線層１
１０及び第１の保護膜１０７の上に全面に亘って、下地
依存性がないと共にオゾンＴＥＯＳ膜とのなじみ性に優
れた下地酸化膜１１１を堆積した後、該下地酸化膜１１
１の上に第１のオゾンＴＥＯＳ膜１１２を成長させるた
め、第１のオゾンＴＥＯＳ膜１１２は、第１の配線層１
１０と第１の保護膜１０７との材料が異なる影響を受け
ることなく、つまり下地依存性の影響を受けることなく
良好に成長する。このため、第１のオゾンＴＥＯＳ膜１
１２の厚さが均一になるので、層間絶縁膜の厚さも均一
になり、安定性及び長寿命性に優れた容量素子が得られ
る。
【０１００】また、第１のオゾンＴＥＯＳ膜１１２は、
相対的に低いオゾン濃度下で行なわれる第１のオゾンＴ
ＥＯＳ法により形成されるため、空孔等の欠陥を生じさ
せることなく成長すると共に、膜中の水分が相対的に多
くなる。第１のオゾンＴＥＯＳ膜１１２の膜中の水分が
相対的に多いため、下地酸化膜１１１との密着性が向上
する。
【０１０１】また、第２のオゾンＴＥＯＳ膜１１３は、
相対的に高いオゾン濃度下で行なわれる第２のオゾンＴ
ＥＯＳ法により形成されるため、膜中の水分が相対的に
少ない。このため、第２のオゾンＴＥＯＳ膜１１３は容
量素子の容量絶縁膜１０５にストレスを多く与えるの
で、容量絶縁膜１０５は良好に自発分極する。
【０１０２】ところで、容量素子の容量絶縁膜１０５に
良好に自発分極を発生させるためには、第２の熱処理後
の第２のオゾンＴＥＯＳ膜１１３のストレスとしては、
４×１０4 Ｎ／ｃｍ2 以下で１×１０2 Ｎ／ｃｍ2 以上
のテンサイルストレス（引張り応力）であることが好ま
しい。このようにすると、容量絶縁膜１０５の自発分極
特性が向上するので、容量素子の特性が向上する。
【０１０３】また、第２のオゾンＴＥＯＳ膜１１３の厚
さとしては、０．３μｍ〜１．７μｍの範囲内であるこ
とが好ましい。第２のオゾンＴＥＯＳ膜１１３の厚さが
１．７μｍを超えると、第２の熱処理によってクラック
が発生する恐れがあると共に、第２のオゾンＴＥＯＳ膜
１１３の厚さが０．３μｍ未満であると、層間絶縁膜に
求められる平坦性が得られないので、パターニングによ
り第２の配線層１１５を形成する際にエッチング残り等
が発生する恐れがある。
【０１０４】第１のオゾンＴＥＯＳ法におけるオゾンの
濃度（本明細書においては、オゾンガスを含む酸素ガス
の濃度のことを便宜上オゾンの濃度と称する。）として
は、２５ｇ／ｍ3 以下であればよく、２０ｇ／ｍ3 以下
であることがより好ましい。オゾンの濃度が２５ｇ／ｍ
3 以下であれば、第１のオゾンＴＥＯＳ膜１１２のセル
フリフロー性によって、第１のオゾンＴＥＯＳ膜１１２
に欠陥等の欠損が発生しない。尚、オゾンの濃度の下限
としては、第１のオゾンＴＥＯＳ膜１１２が成長する範
囲であればよい。
【０１０５】第１のオゾンＴＥＯＳ法におけるオゾンの
濃度を２５ｇ／ｍ3 以下に設定するには、（オゾンの流
量／ＴＥＯＳの流量）の値を３以下にすればよい。
【０１０６】第２のオゾンＴＥＯＳ法におけるオゾンの
濃度としては、１３０ｇ／ｍ3 以上であればよく、１５
０ｇ／ｍ3 以上であることがより好ましい。オゾン濃度
が１３０ｇ／ｍ3 以上であれば、容量絶縁膜１０５に十
分なストレスを与えることができると共に、低水分含有
量に起因して第２の熱処理時に第２のオゾン膜１１３に
クラックが発生する事態を防止できる。尚、オゾン濃度
の上限としては、第２のオゾンＴＥＯＳ膜１１３が成長
する範囲であればよい。
【０１０７】第２のオゾンＴＥＯＳ法におけるオゾンの
濃度を１３０ｇ／ｍ3 以上に設定するには、（オゾンの
流量／ＴＥＯＳの流量）の値を１５以上にすればよい。
【０１０８】図３は、第１の実施形態を評価するために
行なった実験結果を示しており、第１の従来例（プラズ
マＴＥＯＳ膜からなる層間絶縁膜を用いた場合）、第２
の従来例（単層のオゾンＴＥＯＳ膜からなる層間絶縁膜
を用いた場合）及び第１の実施形態（下地酸化膜、第１
のオゾンＴＥＯＳ膜及び第２のオゾンＴＥＯＳ膜からな
る層間絶縁膜を用いた場合）における容量絶縁膜の残留
分極量を示している。残留分極量は、第１の従来例では
３μＣ／ｃｍ2 であり、第２の従来例では１０μＣ／ｃ
ｍ2 であり、第１の実施形態では１７ｍμＣ／ｃｍ2 で
あって、第１の実施形態によると、容量絶縁膜の残留分
極量が大きく増加することが確認できた。
【０１０９】図４（ａ）及び（ｂ）は、第１の配線層と
第２の配線層との間の層間リーク電流の大きさと発生頻
度との関係を示しており、図４（ａ）は第２の従来例の
場合を示し、図４（ｂ）は第１の実施形態の場合を示し
ている。層間リーク電流値が０．０１ｎＡである良品の
頻度は、第２の従来例では７５％程度であるのに対し
て、第１の実施形態では９０％程度であるから、第１の
実施形態によると、良品の頻度が大きく向上することが
分かる。
【０１１０】尚、第１の実施形態においては、第１及び
第３の熱処理は、４００℃で行なったが、３５０℃〜４
５０℃の範囲内であればよい。
【０１１１】第１の実施形態においては、第２の熱処理
は、酸素雰囲気下における４５０℃の温度下で行なった
が、酸素雰囲気としては、酸素ガスを単独で用いてもよ
いし又は酸素ガスと他のガスとの混合ガスを用いてもよ
い。また、第２の熱処理の温度は３５０℃〜４５０℃の
範囲内であればよい。
【０１１２】第１の実施形態においては、第１の配線層
１１０及び第２の配線層１１５としては、チタン膜、窒
化チタン膜、アルミニウム膜及び窒化チタン膜の積層膜
を用いたが、これに代えて、チタン膜及びアルミニウム
膜の積層膜又はチタン膜、アルミニウム膜及びチタンタ
ングステン膜の積層膜等を用いることができる。
【０１１３】第１の実施形態においては、層間絶縁膜を
下地酸化膜１１１、第１のオゾンＴＥＯＳ膜１１２及び
第２のオゾンＴＥＯＳ膜１１３によって構成したが、こ
れに代えて、層間絶縁膜を、下地酸化膜１１１を形成す
ることなく第１のオゾンＴＥＯＳ膜１１２及び第２のオ
ゾンＴＥＯＳ膜１１３のみによって構成してもよいし、
又は、第１のオゾンＴＥＯＳ膜１１２を形成することな
く下地酸化膜１１１及び第２のオゾンＴＥＯＳ膜１１３
のみによって構成してもよい。
【０１１４】（第１の実施形態の変形例）以下、第１実
施形態の変形例に係る半導体装置及びその製造方法につ
いて、図５（ａ）〜（ｃ）を参照しながら説明する。
【０１１５】まず、第１の実施形態と同様、半導体基板
１００上に、素子分離領域１０１及びＦＥＴのゲート電
極１０２を形成した後、素子分離領域１０１及びゲート
電極１０２の上に全面に亘って絶縁膜１０３を堆積し、
その後、絶縁膜１０３の上における素子分離領域１０２
の上方に、容量下部電極１０４、高誘電体膜又は高誘電
体膜からなる容量絶縁膜１０５及び容量上部電極１０６
からなる容量素子を形成する（図１（ａ）を参照）。
【０１１６】次に、第１の実施形態と同様、オゾンＴＥ
ＯＳ法により、容量素子を覆うようにシリコン酸化膜か
らなる第１の保護膜１０７を堆積した後、絶縁膜１０３
にＦＥＴのコンタクトホール１０８を形成すると共に第
１の保護膜１０７に容量素子のコンタクトホール１０９
を形成し、その後、ＦＥＴの不純物拡散層又は容量上部
電極１０６と接続する第１の配線層１１０を形成する
（図１（ｂ）を参照）。
【０１１７】次に、図５（ａ）に示すように、常圧ＣＶ
Ｄ法により、第１の配線層１１０及び第１の保護膜１０
７の上に全面に亘って、不純物を含まないシリコン酸化
膜、ボロン及びリンを含むシリコン酸化膜、リンを含む
シリコン酸化膜又はボロンを含むシリコン酸化膜からな
り例えば１００ｎｍの厚さを有する下地酸化膜１１１を
堆積した後、オゾン濃度が相対的に低い第１のオゾンＴ
ＥＯＳ法により、下地酸化膜１１１の上に例えば１５０
ｎｍの厚さを有し膜中の水分が相対的に多い第１のオゾ
ンＴＥＯＳ膜１１２を成長させる。
【０１１８】その後、第１のオゾンＴＥＯＳ膜１１２に
対して第１のプラズマ処理を行なって、第１のオゾンＴ
ＥＯＳ膜１１２の表面に第１の表面処理層１１２ａを形
成する。
【０１１９】第１のプラズマ処理としては、Ｎ2 ガス、
ＮＨ3 ガス、Ｎ2Ｏ ガス、Ｏ2 ガス、Ａｒガス、Ｃｌ2
ガス及びＣ2Ｆ6ガスの少なくとも１つを含むガスからな
るプラズマを用いて行なう、プラズマコーティング又は
プラズマスパッタエッチングであることが好ましい。
【０１２０】このようにすると、第１のオゾンＴＥＯＳ
膜１１２の表面に、数ｎｍ程度の厚さを持つ硬化層から
なる第１の表面処理層１１２ａが形成されるため、第１
のオゾンＴＥＯＳ膜１１２が有する水分の拡散阻止能力
が向上する。
【０１２１】また、第１のプラズマ処理としては、Ｎ2
ガス、ＮＨ3 ガス及びＮ2Ｏ ガスの少なくとも１つを含
むガスからなるプラズマを用いて行なう窒化処理である
ことが好ましい。
【０１２２】このようにすると、第１のオゾンＴＥＯＳ
膜１１２の表面に、水分の拡散阻止能力が高いシリコン
窒化層からなる第１の表面処理層１１２ａが形成される
ため、第１のオゾンＴＥＯＳ膜１１２から容量絶縁膜１
０５への水分の拡散又は大気中の水分の第１のオゾンＴ
ＥＯＳ膜１１２への拡散を防止することができる。
【０１２３】次に、オゾン濃度が相対的に高い第２のオ
ゾンＴＥＯＳ法により、第１の表面処理層１１２ａが形
成されている第１のオゾンＴＥＯＳ膜１１２の上に例え
ば０．３μｍ〜１．７μｍの厚さを有し膜中の水分が相
対的に少ない第２のオゾンＴＥＯＳ膜１１３を成長させ
る。
【０１２４】その後、第２のオゾンＴＥＯＳ膜１１３に
対して第２のプラズマ処理を行なって、第２のオゾンＴ
ＥＯＳ膜１１３の表面に第２の表面処理層１１３ａを形
成する。
【０１２５】第２のプラズマ処理としては、Ｎ2 ガス、
ＮＨ3 ガス、Ｎ2Ｏ ガス、Ｏ2 ガス、Ａｒガス、Ｃｌ2
ガス及びＣ2Ｆ6ガスの少なくとも１つを含むガスからな
るプラズマを用いて行なう、プラズマコーティング又は
プラズマスパッタエッチングであることが好ましい。
【０１２６】このようにすると、第２のオゾンＴＥＯＳ
膜１１３の表面に、数ｎｍ程度の厚さを持つ硬化層から
なる第２の表面処理層１１３ａが形成されるため、第２
のオゾンＴＥＯＳ膜１１３が有する水分の拡散阻止能力
が向上する。
【０１２７】また、第２のプラズマ処理としては、Ｎ2
ガス、ＮＨ3 ガス及びＮ2Ｏ ガスの少なくとも１つを含
むガスからなるプラズマを用いて行なう窒化処理である
ことが好ましい。
【０１２８】このようにすると、第２のオゾンＴＥＯＳ
膜１１３の表面に、水分の拡散阻止能力が高いシリコン
窒化層からなる第２の表面処理層１１３ａが形成される
ため、第２のオゾンＴＥＯＳ膜１１３から容量絶縁膜１
０５への水分の拡散又は大気中の水分の第２のオゾンＴ
ＥＯＳ膜１１３への拡散を防止することができる。
【０１２９】次に、図５（ｂ）に示すように、第１の実
施形態と同様、下地酸化膜１１１、第１のオゾンＴＥＯ
Ｓ膜１１２及び第２のオゾンＴＥＯＳ膜１１３からなる
層間絶縁膜にコンタクトホール１１４を形成した後、第
２のオゾンＴＥＯＳ膜１１３の上に第２の配線層１１５
を形成する。
【０１３０】次に、図５（ｃ）に示すように、第１の実
施形態と同様、プラズマＣＶＤ法により、第２のオゾン
ＴＥＯＳ膜１１３の上に第２の配線層１１５を覆うよう
に第２の保護膜１１６を堆積すると、第１の実施形態の
変形例に係る半導体装置が得られる。
【０１３１】尚、第１の実施形態の変形例においては、
第２のオゾンＴＥＯＳ膜１１３を成長させた直後に、該
第２のオゾンＴＥＯＳ膜１１３に対して第２のプラズマ
処理を行なって、第２のオゾンＴＥＯＳ膜１１３の表面
に第２の表面処理層１１３ａを形成したが、これに代え
て、第２のオゾンＴＥＯＳ膜１１３を平坦化した後、第
２のオゾンＴＥＯＳ膜１１３にコンタクトホール１１４
を形成した後、又は第２のオゾンＴＥＯＳ膜１１３の上
に第２の配線層１１５を形成した後に、第２のプラズマ
処理を行なって第２の表面処理層１１３ａを形成しても
よい。
【０１３２】（第２の実施形態）以下、第２実施形態に
係る半導体装置及びその製造方法について、図６（ａ）
〜（ｃ）及び図７（ａ）、（ｂ）を参照しながら説明す
る。
【０１３３】まず、図６（ａ）に示すように、半導体基
板２００上に、素子分離領域２０１及びＦＥＴのゲート
電極２０２を形成した後、半導体基板２００の表面部に
ＦＥＴの不純物拡散層（図示は省略している）等を形成
し、その後、素子分離領域２０１及びゲート電極２０２
の上に全面に亘って絶縁膜２０３を堆積する。
【０１３４】次に、絶縁膜２０３の上における素子分離
領域２０２の上方に、容量下部電極２０４、高誘電体膜
又は高誘電体膜からなる容量絶縁膜２０５及び容量上部
電極２０６を形成する。尚、容量下部電極２０４、容量
絶縁膜２０５及び容量上部電極２０６によって容量素子
が構成されている。
【０１３５】容量下部電極２０４及び容量上部電極２０
６としては、白金、イリジウム、パラジウム、ルテニウ
ム若しくはこれらの２種以上の合金からなる単層膜、又
は白金膜、イリジウム膜、パラジウム膜及びルテニウム
膜のうちの２種類以上の膜からなる積層膜からなる金属
膜をスパッタ法により堆積した後、該金属膜をパターニ
ングすることにより形成することができる。
【０１３６】また、容量絶縁膜２０５としては、ストロ
ンチウム、ビスマス又はタンタル等を主成分とする高誘
電体膜又は強誘電体膜を用いることができる。
【０１３７】次に、図６（ｂ）に示すように、オゾンＴ
ＥＯＳ法により、容量素子を覆うようにシリコン酸化膜
からなる第１の保護膜２０７を堆積する。第１の保護膜
２０７としては、不純物を含まないシリコン酸化膜、ボ
ロン及びリンを含むシリコン酸化膜、リンを含むシリコ
ン酸化膜又はボロンを含むシリコン酸化膜等を用いるこ
とができるが、オゾンＴＥＯＳ法により第１の保護膜２
０７を形成すると、第１の保護膜２０７の平坦性が向上
すると共に容量素子の安定化及び長寿命化を実現するこ
とができる。
【０１３８】次に、絶縁膜２０３にＦＥＴのコンタクト
ホール２０８を形成すると共に第１の保護膜２０７に容
量素子のコンタクトホール２０９を形成した後、絶縁膜
２０３及び第１の保護膜２０７の上に全面に亘って、チ
タン膜、窒化チタン膜、アルミニウム膜及び窒化チタン
膜の積層膜からなる金属膜を堆積する。次に、該金属膜
をパターニングすることにより、ＦＥＴの不純物拡散層
又は容量上部電極２０６と接続する第１の配線層２１０
を形成した後、該第１の配線層２１０に対して、窒素雰
囲気下における４００℃の温度下で３０分間の第１の熱
処理を行なって、第２の配線層２１０の緻密化及び低ス
トレス化を行なう。
【０１３９】次に、図６（ｃ）に示すように、常圧ＣＶ
Ｄ法により、第１の配線層２１０及び第１の保護膜２０
７の上に全面に亘って、不純物を含まないシリコン酸化
膜、ボロン及びリンを含むシリコン酸化膜、リンを含む
シリコン酸化膜又はボロンを含むシリコン酸化膜からな
り例えば１００ｎｍの厚さを有する下地酸化膜２１１を
堆積した後、該下地酸化膜２１１の上に、２〜５ｎｍの
厚さを持つ疎水性のプライマ層２１２を形成する。尚、
プライマ層２１２は、例えばＨＭＤＳ（ヘキサメチルジ
シラザン）からなる気体状のプライマ剤を半導体基板２
００の表面に供給することにより形成することができ
る。
【０１４０】次に、オゾン濃度が相対的に低い第１のオ
ゾンＴＥＯＳ法により、プライマ層２１２の上に例えば
１５０ｎｍの厚さを有し膜中の水分が相対的に多い第１
のオゾンＴＥＯＳ膜２１３を成長させ、その後、オゾン
濃度が相対的に高い第２のオゾンＴＥＯＳ法により、第
１のオゾンＴＥＯＳ膜２１３の上に例えば０．３μｍ〜
１．７μｍの厚さを有し膜中の水分が相対的に少ない第
２のオゾンＴＥＯＳ膜２１４を成長させる。
【０１４１】以上説明した、下地酸化膜２１１、プライ
マ層２１２、第１のオゾンＴＥＯＳ膜２１３及び第２の
オゾンＴＥＯＳ膜２１４によって層間絶縁膜が構成され
る。層間絶縁膜の膜厚としては、リフローによる平坦化
を考慮して、容量上部電極２０６上の第１の配線層２１
０の上側で約１μｍ以上となると共に、容量絶縁膜２０
５上の第１の保護膜２０７の上側で約２μｍ以上となる
ようにする。
【０１４２】次に、酸素雰囲気下における４５０℃の温
度下で１時間の第２の熱処理を行なって、第１及び第２
のオゾンＴＥＯＳ膜２１３、２１４のストレスを強化す
ると共に第１及び第２のオゾンＴＥＯＳ膜２１３、２１
４中の酸素を容量絶縁膜２０５に供給する。
【０１４３】次に、図７（ａ）に示すように、下地酸化
膜２１１、プライマ層２１２、第１のオゾンＴＥＯＳ膜
２１３及び第２のオゾンＴＥＯＳ膜２１４からなる層間
絶縁膜にコンタクトホール２１５を形成した後、第２の
オゾンＴＥＯＳ膜２１４の上に、チタン膜、窒化チタン
膜、アルミニウム膜及び窒化チタン膜の積層膜からなる
第２の配線層２１６を形成する。その後、窒素雰囲気下
における４００℃の温度下で３０分間の第３の熱処理を
行なって、第２の配線層２１６の緻密化及び低ストレス
化を行なう。
【０１４４】次に、図７（ｂ）に示すように、プラズマ
ＣＶＤ法により、第２のオゾンＴＥＯＳ膜２１４の上に
第２の配線層２１６を覆うようにシリコン窒化膜からな
る第２の保護膜２１７を堆積すると、第２の実施形態に
係る半導体装置が得られる。
【０１４５】第２の実施形態によると、第１の配線層２
１０及び第１の保護膜２０７と、第１のオゾンＴＥＯＳ
膜２１３との間に、下地依存性がないと共に第１のオゾ
ンＴＥＯＳ膜２１３とのなじみ性に優れた下地酸化膜２
１１が介在しているため、第１のオゾンＴＥＯＳ膜２１
３は、第１の配線層２１０と第１の保護膜２０７との材
料が異なる影響を受けることなく、つまり下地依存性の
影響を受けることなく良好に成長するので、均一の厚さ
に形成される。
【０１４６】また、下地酸化膜２１１の上に疎水性のプ
ライマ層２１２を形成した後、該プライマ層２１２の上
に第１のオゾンＴＥＯＳ膜２１３を成長させるため、第
１のオゾンＴＥＯＳ膜２１３はより一層良好に成長す
る。すなわち、オゾンＴＥＯＳ膜は、疎水性の膜の表面
には良好に成長するという性質を持っているので、第２
の実施形態のように、疎水性のプライマ層２１２により
下地酸化膜２１１の表面を疎水性にしておいてから第１
のオゾンＴＥＯＳ膜２１３を成長させると、ステップカ
バレッジに優れた第１のオゾンＴＥＯＳ膜２１３、ひい
てはステップカバレッジに優れた層間絶縁膜を形成する
ことができる。
【０１４７】また、第１のオゾンＴＥＯＳ膜２１３は、
オゾン濃度が相対的に低い第１のオゾンＴＥＯＳ法によ
り形成されるため、空孔等の欠陥を生じさせることなく
形成されると共に、膜中の水分が相対的に多くなる。第
１のオゾンＴＥＯＳ膜２１３は、膜中の水分が相対的に
多いため、下地酸化膜２１１との密着性が向上する。
【０１４８】また、第２のオゾンＴＥＯＳ膜２１４は、
オゾン濃度が相対的に高い第２のオゾンＴＥＯＳ法によ
り形成されるため、膜中の水分が相対的に少ない。この
ため、第２のオゾンＴＥＯＳ膜２１４は容量素子の容量
絶縁膜２０５にストレスを多く与えるので、容量絶縁膜
２０５は良好に自発分極する。
【０１４９】図８（ａ）及び（ｂ）は、第１の配線層と
第２の配線層との間の層間リーク電流の大きさと発生頻
度との関係を示しており、図８（ａ）は第１の実施形態
の場合を示し、図８（ｂ）は第２の実施形態の場合を示
している。層間リーク電流値が０．０１ｎＡである良品
の頻度は、第１の実施形態では９０％程度であるのに対
して、第２の実施形態では１００％であるから、第２の
実施形態は、第１の実施形態に比べて、良品の頻度が大
きく向上することが分かる。
【０１５０】尚、第２のオゾンＴＥＯＳ膜２１４の厚さ
としては、第１の実施形態と同様、０．３μｍ〜１．７
μｍの範囲内であることが好ましい。
【０１５１】また、第１の実施形態と同様、第１のオゾ
ンＴＥＯＳ法におけるオゾンの濃度は、２５ｇ／ｍ3 以
下であればよく、２０ｇ／ｍ3 以下であることがより好
ましく、第２のオゾンＴＥＯＳ法におけるオゾンの濃度
は、１３０ｇ／ｍ3 以上であればよく、１５０ｇ／ｍ3
以上であることがより好ましい。
【０１５２】尚、第２の実施形態においては、層間絶縁
膜を、下地酸化膜２１１、プライマ層２１２、第１のオ
ゾンＴＥＯＳ膜２１３及び第２のオゾンＴＥＯＳ膜２１
４によって構成したが、これに代えて、下地酸化膜２１
１を形成することなく、プライマ層２１２、第１のオゾ
ンＴＥＯＳ膜２１３及び第２のオゾンＴＥＯＳ膜２１４
によって構成してもよいし、又は、第１のオゾンＴＥＯ
Ｓ膜２１３を形成することなく、下地酸化膜２１１、プ
ライマ層２１２及び第２のオゾンＴＥＯＳ膜２１４によ
って構成してもよい。
【０１５３】（第２の実施形態の変形例）以下、第２実
施形態の変形例に係る半導体装置及びその製造方法につ
いて、図９（ａ）〜（ｃ）を参照しながら説明する。
【０１５４】まず、第１の実施形態と同様、半導体基板
２００上に、素子分離領域２０１及びＦＥＴのゲート電
極２０２を形成した後、素子分離領域２０１及びゲート
電極２０２の上に全面に亘って絶縁膜２０３を堆積し、
その後、絶縁膜２０３の上における素子分離領域２０２
の上方に、容量下部電極２０４、高誘電体膜又は高誘電
体膜からなる容量絶縁膜２０５及び容量上部電極２０６
からなる容量素子を形成する（図６（ａ）を参照）。
【０１５５】次に、第１の実施形態と同様、オゾンＴＥ
ＯＳ法により、容量素子を覆うようにシリコン酸化膜か
らなる第１の保護膜２０７を堆積した後、絶縁膜２０３
にＦＥＴのコンタクトホール２０８を形成すると共に第
１の保護膜２０７に容量素子のコンタクトホール２０９
を形成し、その後、ＦＥＴの不純物拡散層又は容量上部
電極２０６と接続する第１の配線層２１０を形成する
（図６（ｂ）を参照）。
【０１５６】次に、図９（ａ）に示すように、常圧ＣＶ
Ｄ法により、第１の配線層２１０及び第１の保護膜２０
７の上に全面に亘って、不純物を含まないシリコン酸化
膜、ボロン及びリンを含むシリコン酸化膜、リンを含む
シリコン酸化膜又はボロンを含むシリコン酸化膜からな
り例えば１００ｎｍの厚さを有する下地酸化膜２１１を
堆積した後、該下地酸化膜２１１の上に、２〜５ｎｍの
厚さを持つ疎水性のプライマ層２１２を形成する。
【０１５７】次に、オゾン濃度が相対的に低い第１のオ
ゾンＴＥＯＳ法により、プライマ層２１２の上に例えば
１５０ｎｍの厚さを有し膜中の水分が相対的に多い第１
のオゾンＴＥＯＳ膜２１３を成長させる。
【０１５８】その後、第１のオゾンＴＥＯＳ膜２１３に
対して第１のプラズマ処理を行なって、第１のオゾンＴ
ＥＯＳ膜２１３の表面に第１の表面処理層２１３ａを形
成する。
【０１５９】第１のプラズマ処理としては、Ｎ2 ガス、
ＮＨ3 ガス、Ｎ2Ｏ ガス、Ｏ2 ガス、Ａｒガス、Ｃｌ2
ガス及びＣ2Ｆ6ガスの少なくとも１つを含むガスからな
るプラズマを用いて行なう、プラズマコーティング又は
プラズマスパッタエッチングであることが好ましい。
【０１６０】このようにすると、第１のオゾンＴＥＯＳ
膜２１３の表面に、数ｎｍ程度の厚さを持つ硬化層から
なる第１の表面処理層２１３ａが形成されるため、第１
のオゾンＴＥＯＳ膜２１３が有する水分の拡散阻止能力
が向上する。
【０１６１】また、第１のプラズマ処理としては、Ｎ2
ガス、ＮＨ3 ガス及びＮ2Ｏ ガスの少なくとも１つを含
むガスからなるプラズマを用いて行なう窒化処理である
ことが好ましい。
【０１６２】このようにすると、第１のオゾンＴＥＯＳ
膜２１３の表面に、水分の拡散阻止能力が高いシリコン
窒化層からなる第１の表面処理層２１３ａが形成される
ため、第１のオゾンＴＥＯＳ膜２１３から容量絶縁膜２
０５への水分の拡散又は大気中の水分の第１のオゾンＴ
ＥＯＳ膜２１３への拡散を防止することができる。
【０１６３】次に、オゾン濃度が相対的に高い第２のオ
ゾンＴＥＯＳ法により、第１の表面処理層２１３ａが形
成されている第１のオゾンＴＥＯＳ膜２１３の上に例え
ば０．３μｍ〜１．７μｍの厚さを有し膜中の水分が相
対的に少ない第２のオゾンＴＥＯＳ膜２１４を成長させ
る。
【０１６４】その後、第２のオゾンＴＥＯＳ膜２１４に
対して第２のプラズマ処理を行なって、第２のオゾンＴ
ＥＯＳ膜２１４の表面に第２の表面処理層２１４ａを形
成する。
【０１６５】第２のプラズマ処理としては、Ｎ2 ガス、
ＮＨ3 ガス、Ｎ2Ｏ ガス、Ｏ2 ガス、Ａｒガス、Ｃｌ2
ガス及びＣ2Ｆ6ガスの少なくとも１つを含むガスからな
るプラズマを用いて行なう、プラズマコーティング又は
プラズマスパッタエッチングであることが好ましい。
【０１６６】このようにすると、第２のオゾンＴＥＯＳ
膜２１４の表面に、数ｎｍ程度の厚さを持つ硬化層から
なる第２の表面処理層２１４ａが形成されるため、第２
のオゾンＴＥＯＳ膜２１４が有する水分の拡散阻止能力
が向上する。
【０１６７】また、第２のプラズマ処理としては、Ｎ2
ガス、ＮＨ3 ガス及びＮ2Ｏ ガスの少なくとも１つを含
むガスからなるプラズマを用いて行なう窒化処理である
ことが好ましい。
【０１６８】このようにすると、第２のオゾンＴＥＯＳ
膜２１４の表面に、水分の拡散阻止能力が高いシリコン
窒化層からなる第２の表面処理層２１４ａが形成される
ため、第２のオゾンＴＥＯＳ膜２１４から容量絶縁膜２
０５への水分の拡散又は大気中の水分の第２のオゾンＴ
ＥＯＳ膜２１４への拡散を防止することができる。
【０１６９】次に、図９（ｂ）に示すように、下地酸化
膜２１１、プライマ層２１２、第１のオゾンＴＥＯＳ膜
２１３及び第２のオゾンＴＥＯＳ膜２１４からなる層間
絶縁膜にコンタクトホール２１５を形成した後、第２の
オゾンＴＥＯＳ膜２１４の上に第２の配線層２１６を形
成する。
【０１７０】次に、図９（ｃ）に示すように、第２の実
施形態と同様、プラズマＣＶＤ法により、第２のオゾン
ＴＥＯＳ膜２１４の上に第２の配線層２１６を覆うよう
に第２の保護膜２１７を堆積すると、第２の実施形態の
変形例に係る半導体装置が得られる。
【０１７１】尚、第２の実施形態の変形例においては、
第２のオゾンＴＥＯＳ膜２１４を成長させた直後に、該
第２のオゾンＴＥＯＳ膜２１４に対して第２のプラズマ
処理を行なって、第２のオゾンＴＥＯＳ膜２１４の表面
に第２の表面処理層２１４ａを形成したが、これに代え
て、第２のオゾンＴＥＯＳ膜２１４を平坦化した後、第
２のオゾンＴＥＯＳ膜２１４にコンタクトホール２１５
を形成した後、又は第２のオゾンＴＥＯＳ膜２１４の上
に第２の配線層２１６を形成した後に、第２のプラズマ
処理を行なって第２の表面処理層２１４ａを形成しても
よい。
【０１７２】（第３の実施形態）以下、第３の実施形態
として、第１又は第２の実施形態に係る半導体装置を製
造するための製造装置について、図１０を参照しながら
説明する。
【０１７３】図１０は半導体装置の製造装置の概略全体
構成を示しており、図１０に示すように、チャンバー３
００の内部における上部には、半導体基板３０１を保持
する基板ホルダー３０２が設けられている。基板ホルダ
ー３０２の下部には、半導体基板３０１を加熱するため
のヒーター３０３及び半導体基板３０１を静電吸着する
ための吸着プレート３０４が設けられている。吸着プレ
ート３０４には電圧電源３０５が接続されており、該電
圧電源３０５から吸着プレート３０４に電圧を印加する
ことによって、半導体基板３０１を静電吸着できると共
に半導体基板３０１に正又は負の静電気を帯電させるこ
とができる。
【０１７４】チャンバー３００の外部には、ＴＥＯＳ用
保温器３１０が設けられており、該ＴＥＯＳ用保温器３
１０の内部には、ＴＥＯＳ液が貯留されるＴＥＯＳ貯留
槽３１１が収納されている。ＴＥＯＳ貯留槽３１１の内
部には窒素ガス供給管３１２が延びており、該窒素ガス
供給管３１２から供給される窒素ガスによってＴＥＯＳ
液はバブリングされる。ＴＥＯＳ貯留槽３１１の上部に
は、流量調節バルブ３１３を有するＴＥＯＳ供給管３１
４の一端が延びており、バブリングされることにより気
体状になったＴＥＯＳは流量が調整されてＴＥＯＳ供給
管３１４の他端側に送られる。ＴＥＯＳ供給管３１４の
途中には、ミスト発生帯電器３１５及びミスト粒径フィ
ルター３１６が設けられている。
【０１７５】ミスト発生帯電器３１５は、気体状のＴＥ
ＯＳをミスト化すると共にミストに正又は負の静電気を
帯電させる。気体状のＴＥＯＳをミスト化する方法とし
ては、超音波振動子を利用する方法、圧力差を利用する
方法又はベンチュリ霧化器を用いる方法等が挙げられ、
ミストに静電気を帯電させる方法としては、気体放電例
えばコロナ放電により放射された電子をミストに付着さ
せて負の静電気を帯電させる方法が挙げられる。
【０１７６】また、ミスト粒径フィルター３１６は、Ｔ
ＥＯＳからなるミストのうち所定の粒径以下のミスト、
例えば０．０１μｍ〜数μｍの粒径を有するミストのみ
を通過させる。ミスト粒径フィルター３１６としては、
例えばメッシュ等のように機械的に取り除く第１の方
法、ミストを輸送する輸送管をジグザグ状に設けておく
と共にミストが有する速度を利用する方法、具体的に
は、ミストの粒径が大きいものほど運動エネルギーが大
きいために輸送管の曲部の壁面に衝突し易いという原理
を利用して粒径の大きいミストを取り除く第２の方法、
又は、ミストが有する電荷を利用する方法、具体的に
は、ミストを輸送する輸送管に電場を与えておき、ミス
トの粒径が大きいものほど電気エネルギーが大きいため
に輸送管の壁面に衝突し易いという原理を利用して粒径
の大きいミストを取り除く第３の方法等が挙げられる。
【０１７７】チャンバー３００の外部には、オゾンを生
成するオゾナイザー３２０が設けられており、酸素ガス
供給管３２１から供給される酸素ガスはオゾナイザー３
２０によって、オゾンガスを含む酸素ガス（本明細書で
は、このようなガスを単にオゾンと称する。）になる。
オゾナイザー３２０の内部には、流量調整バルブ３２２
を有するオゾン供給管３２３の一端が延びており、生成
されたオゾンは流量が調整されてオゾン供給管３２３の
他端側に送られる。
【０１７８】ＴＥＯＳ供給管３１４の他端及びオゾン供
給管３２３の他端は合流してオゾンＴＥＯＳ供給管３３
０の一端に接続されており、ＴＥＯＳ供給管３１４から
送られるＴＥＯＳとオゾン供給管３２３から送られるオ
ゾンは、混合されてオゾンＴＥＯＳ供給管３３０の他端
側に送られる。
【０１７９】チャンバー３００の外部には、ＨＭＤＳ用
保温器３４０が設けられており、該ＨＭＤＳ用保温器３
４０の内部には、ＨＭＤＳ液が貯留されるＨＭＤＳ貯留
槽３４１が収納されている。ＨＭＤＳ貯留槽３４１の内
部には窒素ガス供給管３４２が延びており、該窒素ガス
供給管３４２から供給される窒素ガスによってＨＭＤＳ
液はバブリングされる。ＨＭＤＳ貯留槽３４１の上部に
は、流量調節バルブ３４３を有するＨＭＤＳ供給管３４
４の一端が延びており、バブリングされることにより気
体状になったＨＭＤＳは流量が調整されてＨＭＤＳ供給
管３４４の他端側に送られる。
【０１８０】オゾンＴＥＯＳ供給管３３０の他端及びＨ
ＭＤＳ供給管３４４の他端は、オゾンＴＥＯＳとＨＭＤ
Ｓとを混合する三方弁３５０を介して原料供給管３５１
の一端に接続されており、オゾンＴＥＯＳ及びＨＭＤＳ
は、単独で又は混合されて原料供給管３５１からチャン
バー３００の内部に供給された後、原料供給部３５２か
ら半導体基板３０１の表面に供給される。
【０１８１】
【発明の効果】本発明に係る第１の半導体装置又は第１
の半導体装置の製造方法によると、第１のオゾンＴＥＯ
Ｓ膜は、空孔等の欠陥がなくて良好な膜質を有している
と共に膜中の水分が多いため、保護膜との密着性が向上
し、また、第２のオゾンＴＥＯＳ膜は、膜中の水分が少
ないため、容量素子の容量絶縁膜に与えるストレスが多
くなるので、容量絶縁膜の自発分極特性が向上する。従
って、信頼性の高い容量素子を備えた半導体装置を実現
することができる。
【０１８２】本発明に係る第２の半導体装置又は第２の
半導体装置の製造方法によると、オゾンＴＥＯＳ膜は、
下地依存性がないと共にオゾンＴＥＯＳ膜とのなじみ性
に優れた下地酸化膜の上に形成されるため、下地膜の影
響を受けることなく良好に成長するので、層間絶縁膜の
厚さが均一になる。従って、安定性及び長寿命性に優れ
た容量素子を備えた半導体装置を実現できる。
【０１８３】本発明に係る半導体装置の製造装置による
と、オゾンＴＥＯＳ膜の下側に形成される保護膜又は下
地酸化膜等の下地膜の表面に疎水性のプライマ層を形成
することができるので、ステップカバレッジに優れたオ
ゾンＴＥＯＳ膜を成長させることができる。
【図面の簡単な説明】
【図１】（ａ）〜（ｃ）は第１実施形態に係る半導体装
置の製造方法の各工程を示す断面図である。
【図２】（ａ）及び（ｂ）は第１実施形態に係る半導体
装置の製造方法の各工程を示す断面図である。
【図３】第１の実施形態を評価するために行なった実験
結果を示し、第１の従来例、第２の従来例及び第１の実
施形態における容量絶縁膜の残留分極量を示す図であ
る。
【図４】（ａ）は第２の従来例において層間リーク電流
が発生しない頻度を示す図であり、（ｂ）は第１の実施
形態において層間リーク電流が発生しない頻度を示す図
である。
【図５】（ａ）〜（ｃ）は第１の実施形態の変形例に係
る半導体装置の製造方法の各工程を示す断面図である。
【図６】（ａ）〜（ｃ）は第２実施形態に係る半導体装
置の製造方法の各工程を示す断面図である。
【図７】（ａ）及び（ｂ）は第２実施形態に係る半導体
装置の製造方法の各工程を示す断面図である。
【図８】（ａ）は第１の実施形態において層間リーク電
流が発生しない頻度を示す図であり、（ｂ）は第２の実
施形態において層間リーク電流が発生しない頻度を示す
図である。
【図９】（ａ）〜（ｃ）は第２の実施形態の変形例に係
る半導体装置の製造方法の各工程を示す断面図である。
【図１０】本発明に係る半導体装置の製造装置を示す概
略全体構成図である。
【図１１】（ａ）〜（ｃ）は従来例に係る半導体装置の
製造方法の各工程を示す断面図である。
【図１２】（ａ）及び（ｂ）は従来例に係る半導体装置
の製造方法の各工程を示す断面図である。
【符号の説明】
１００ 半導体基板 １０１ 素子分離領域 １０２ ゲート電極 １０３ 絶縁膜 １０４ 容量下部電極 １０５ 容量絶縁膜 １０６ 容量上部電極 １０７ 第１の保護膜 １０８ コンタクトホール １０９ コンタクトホール １１０ 第１の配線層 １１１ 下地酸化膜 １１２ 第１のオゾンＴＥＯＳ膜 １１２ａ 第１の表面処理層 １１３ 第２のオゾンＴＥＯＳ膜 １１３ａ 第２の表面処理層 １１４ コンタクトホール １１５ 第２の配線層 １１６ 第２の保護膜 ２００ 半導体基板 ２０１ 素子分離領域 ２０２ ゲート電極 ２０３ 絶縁膜 ２０４ 容量下部電極 ２０５ 容量絶縁膜 ２０６ 容量上部電極 ２０７ 第１の保護膜 ２０８ コンタクトホール ２０９ コンタクトホール ２１０ 第１の配線層 ２１１ 下地酸化膜 ２１２ プライマ層 ２１３ 第１のオゾンＴＥＯＳ膜 ２１３ａ 第１の表面処理層 ２１４ 第２のオゾンＴＥＯＳ膜 ２１４ａ 第２の表面処理層 ２１５ コンタクトホール ２１６ 第２の配線層 ２１７ 第２の保護膜 ３００ チャンバー ３０１ 半導体基板 ３０２ 基板ホルダー ３０３ ヒーター ３０４ 吸着プレート ３０５ 電圧電源 ３１０ ＴＥＯＳ用保温器 ３１１ ＴＥＯＳ貯留槽 ３１２ 窒素ガス供給管 ３１３ 流量調整バルブ ３１４ ＴＥＯＳ供給管 ３１５ ミスト発生帯電器 ３１６ ミスト粒径フィルター ３２０ オゾナイザー ３２１ 酸素ガス供給管 ３２２ 流量調整バルブ ３２３ オゾン供給管 ３３０ オゾンＴＥＯＳ供給管 ３４０ ＨＭＤＳ用保温器 ３４１ ＨＭＤＳ貯留槽 ３４２ 窒素ガス供給管 ３４３ 流量調整バルブ ３４４ ＨＭＤＳ供給管 ３５０ 三方弁 ３５１ 原料供給管 ３５２ 原料供給部
フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 21/822 Ｈ０１Ｌ 27/06 １０２Ａ 21/8234 27/10 ６２１Ｚ 27/06 ６５１ 27/108 21/8242 (72)発明者 長野 能久 大阪府高槻市幸町１番１号 松下電子工業 株式会社内 (72)発明者 十代 勇治 大阪府高槻市幸町１番１号 松下電子工業 株式会社内 Ｆターム(参考） 5F033 HH08 HH18 HH33 JJ01 JJ08 JJ18 JJ33 KK01 MM05 MM13 NN06 NN07 QQ09 QQ14 QQ15 QQ37 QQ74 QQ90 RR04 RR06 RR13 RR14 RR15 SS01 SS04 SS12 TT02 VV10 VV16 WW00 WW03 WW04 WW06 XX02 XX12 XX19 5F038 AC05 AC15 AC17 AC18 EZ14 5F048 AA01 AB01 AC10 BA01 BB05 BF00 BF07 BF11 5F058 BA09 BD02 BD04 BD10 BF02 BF25 BF29 BF74 BH16 5F083 AD21 FR02 JA06 JA17 JA36 JA38 JA39 JA40 JA56 KA20 PR33

Claims (32)

    【特許請求の範囲】
  1. 【請求項１】 半導体基板上に順次形成された、容量下
    部電極、高誘電体膜又は強誘電体膜からなる容量絶縁膜
    及び容量上部電極からなる容量素子と、 前記半導体基板上に、前記容量素子を覆うように形成さ
    れた保護膜と、 前記保護膜の上に、オゾン濃度が相対的に低い第１のオ
    ゾンＴＥＯＳ法により形成され、膜中の水分が相対的に
    多い第１のオゾンＴＥＯＳ膜と、 前記第１のオゾンＴＥＯＳ膜の上に、オゾン濃度が相対
    的に高い第２のオゾンＴＥＯＳ法により形成され、膜中
    の水分が相対的に少ない第２のオゾンＴＥＯＳ膜とを備
    えていることを特徴とする半導体装置。
  2. 【請求項２】 前記保護膜の表面に形成された疎水性の
    プライマ層をさらに備えていることを特徴とする請求項
    １に記載の半導体装置。
  3. 【請求項３】 前記保護膜と前記第１のオゾンＴＥＯＳ
    膜との間に形成され、不純物を含まないシリコン酸化膜
    又はボロン及びリンのうちの少なくとも１つを含むシリ
    コン酸化膜からなる下地酸化膜をさらに備えていること
    を特徴とする請求項１に記載の半導体装置。
  4. 【請求項４】 前記下地酸化膜の表面に形成された疎水
    性のプライマ層をさらに備えていることを特徴とする請
    求項３に記載の半導体装置。
  5. 【請求項５】 半導体基板上に順次形成された、容量下
    部電極、高誘電体膜又は強誘電体膜からなる容量絶縁膜
    及び容量上部電極からなる容量素子と、 前記半導体基板上に、前記容量素子を覆うように形成さ
    れた保護膜と、 前記保護膜の上に形成され、不純物を含まないシリコン
    酸化膜又はボロン及びリンのうちの少なくとも１つを含
    むシリコン酸化膜からなる下地酸化膜と、 前記下地酸化膜の上に形成されたオゾンＴＥＯＳ膜とを
    備えていることを特徴とする半導体装置。
  6. 【請求項６】 前記下地酸化膜の表面に形成された疎水
    性のプライマ層をさらに備えていることを特徴とする請
    求項５に記載の半導体装置。
  7. 【請求項７】 半導体基板上に、容量下部電極、高誘電
    体膜又は強誘電体膜からなる容量絶縁膜及び容量上部電
    極からなる容量素子を形成する工程と、 前記半導体基板上に、前記容量素子を覆うように保護膜
    を形成する工程と、 前記保護膜の上に、オゾン濃度が相対的に低い第１のオ
    ゾンＴＥＯＳ法により第１のオゾンＴＥＯＳ膜を形成す
    る工程と、 前記第１のオゾンＴＥＯＳ膜の上に、オゾン濃度が相対
    的に高い第２のオゾンＴＥＯＳ法により第２のオゾンＴ
    ＥＯＳ膜を形成する工程とを備えていることを特徴とす
    る半導体装置の製造方法。
  8. 【請求項８】 前記保護膜を形成する工程と前記第１の
    オゾンＴＥＯＳ膜を形成する工程との間に、前記保護膜
    の上に疎水性のプライマ剤を供給することにより、前記
    保護膜の表面に疎水性のプライマ層を形成する工程をさ
    らに備えていることを特徴とする請求項７に記載の半導
    体装置の製造方法。
  9. 【請求項９】 前記保護膜を形成する工程と前記第１の
    オゾンＴＥＯＳ膜を形成する工程との間に、前記保護膜
    の上に、不純物を含まないシリコン酸化膜又はボロン及
    びリンのうちの少なくとも１つを含むシリコン酸化膜か
    らなる下地酸化膜を形成する工程をさらに備えているこ
    とを特徴とする請求項７に記載の半導体装置の製造方
    法。
  10. 【請求項１０】 前記下地酸化膜を形成する工程と前記
    第１のオゾンＴＥＯＳ膜を形成する工程との間に、前記
    下地酸化膜の上に疎水性のプライマ剤を供給することに
    より、前記下地酸化膜の表面に疎水性のプライマ層を形
    成する工程をさらに備えていることを特徴とする請求項
    ９に記載の半導体装置の製造方法。
  11. 【請求項１１】 前記第１のオゾンＴＥＯＳ法における
    オゾン濃度は２５ｇ／ｍ3 以下であると共に、前記第２
    のオゾンＴＥＯＳ法におけるオゾン濃度は１３０ｇ／ｍ
    3 以上であることを特徴とする請求項７に記載の半導体
    装置の製造方法。
  12. 【請求項１２】 前記第１のオゾンＴＥＯＳ法は、（オ
    ゾンの流量／ＴＥＯＳの流量）の値が３以下の条件で行
    なわれると共に、前記第２のオゾンＴＥＯＳ法は、（オ
    ゾンの流量／ＴＥＯＳの流量）の値が１５以上の条件で
    行なわれることを特徴とする請求項７に記載の半導体装
    置の製造方法。
  13. 【請求項１３】 前記第２のオゾンＴＥＯＳ膜は、１×
    １０2 Ｎ／ｃｍ2 〜４×１０4 Ｎ／ｃｍ2 のテンサイル
    ストレスを有していることを特徴とする請求項７に記載
    の半導体装置の製造方法。
  14. 【請求項１４】 前記第２のオゾンＴＥＯＳ法は、３５
    ０℃〜４５０℃の温度範囲で行なわれることを特徴とす
    る請求項７に記載の半導体装置の製造方法。
  15. 【請求項１５】 前記第２のオゾンＴＥＯＳ膜の表面に
    対してプラズマ処理を行なう工程をさらに備えているこ
    とを特徴とする請求項７に記載の半導体装置の製造方
    法。
  16. 【請求項１６】 前記プラズマ処理は、Ｎ2 ガス、ＮＨ
    3 ガス、Ｎ2Ｏ ガス、Ｏ2 ガス、Ａｒガス、Ｃｌ2 ガス
    及びＣ2Ｆ6ガスの少なくとも１つを含むガスからなるプ
    ラズマを用いて行なう、プラズマコーティング又はプラ
    ズマスパッタエッチングであることを特徴とする請求項
    １５に記載の半導体装置の製造方法。
  17. 【請求項１７】 前記第２のオゾンＴＥＯＳ膜に対して
    プラズマ処理を行なって、前記第２のオゾンＴＥＯＳ膜
    の表面にシリコン窒化層を形成する工程をさらに備えて
    いることを特徴とする請求項７に記載の半導体装置の製
    造方法。
  18. 【請求項１８】 半導体基板上に、容量下部電極、高誘
    電体膜又は強誘電体膜からなる容量絶縁膜及び容量上部
    電極からなる容量素子を形成する工程と、 前記半導体基板上に、前記容量素子を覆うように保護膜
    を形成する工程と、 前記保護膜の上に、不純物を含まないシリコン酸化膜又
    はボロン及びリンのうちの少なくとも１つを含むシリコ
    ン酸化膜からなる下地酸化膜を形成する工程と、 前記下地酸化膜の上にオゾンＴＥＯＳ膜を形成する工程
    とを備えていることを特徴とする半導体装置の製造方
    法。
  19. 【請求項１９】 前記保護膜は、オゾンＴＥＯＳ法によ
    り形成された、不純物を含まないシリコン酸化膜又はボ
    ロン及びリンのうちの少なくとも１つを含むシリコン酸
    化膜であることを特徴とする請求項７又は１８に記載の
    半導体装置の製造方法。
  20. 【請求項２０】 前記下地酸化膜を形成する工程と前記
    オゾンＴＥＯＳ膜を形成する工程との間に、前記下地酸
    化膜の上に疎水性のプライマ剤を供給することにより、
    前記下地酸化膜の表面に疎水性のプライマ層を形成する
    工程をさらに備えていることを特徴とする請求項１８に
    記載の半導体装置の製造方法。
  21. 【請求項２１】 前記プライマ剤はヘキサメチルジシラ
    ザンであることを特徴とする請求項８、１０又は２０に
    記載の半導体装置の製造方法。
  22. 【請求項２２】 前記オゾンＴＥＯＳ膜は、オゾン濃度
    が１３０ｇ／ｍ3 以上であるオゾンＴＥＯＳ法により形
    成されることを特徴とする請求項１８に記載の半導体装
    置の製造方法。
  23. 【請求項２３】 前記オゾンＴＥＯＳ膜は、（オゾンの
    流量／ＴＥＯＳの流量）の値が１５以上であるオゾンＴ
    ＥＯＳ法により形成されることを特徴とする請求項１８
    に記載の半導体装置の製造方法。
  24. 【請求項２４】 前記オゾンＴＥＯＳ膜の表面に対して
    プラズマ処理を行なう工程をさらに備えていることを特
    徴とする請求項１８に記載の半導体装置の製造方法。
  25. 【請求項２５】 前記プラズマ処理は、Ｎ2 ガス、ＮＨ
    3 ガス、Ｎ2Ｏ ガス、Ｏ2 ガス、Ａｒガス、Ｃｌ2 ガス
    及びＣ2Ｆ6ガスの少なくとも１つを含むガスからなるプ
    ラズマを用いて行なう、プラズマコーティング又はプラ
    ズマスパッタエッチングであることを特徴とする請求項
    ２４に記載の半導体装置の製造方法。
  26. 【請求項２６】 前記オゾンＴＥＯＳ膜に対してプラズ
    マ処理を行なって、前記オゾンＴＥＯＳ膜の表面にシリ
    コン窒化層を形成する工程をさらに備えていることを特
    徴とする請求項１８に記載の半導体装置の製造方法。
  27. 【請求項２７】 半導体基板を保持する基板ホルダーを
    有するチャンバーと、 前記チャンバー内に、気体状のＴＥＯＳとオゾンガスと
    の混合物を供給するオゾンＴＥＯＳ供給手段と、 前記チャンバー内に、疎水性を有する気体状のプライマ
    剤を供給するプライマ剤供給手段とを備えていることを
    特徴とする半導体装置の製造装置。
  28. 【請求項２８】 前記プライマ剤はヘキサメチルジシラ
    ザンであることを特徴とする請求項２７に記載の半導体
    装置の製造装置。
  29. 【請求項２９】 前記オゾンＴＥＯＳ供給手段から供給
    される前記混合物と前記プライマ剤供給手段から供給さ
    れる前記プライマ剤とを混合して前記チャンバー内に供
    給する手段をさらに備えていることを特徴とする請求項
    ２７に記載の半導体装置の製造装置。
  30. 【請求項３０】 前記オゾンＴＥＯＳ供給手段は、気体
    状のＴＥＯＳをミスト化してから前記オゾンガスと混合
    する手段を有していることを特徴とする請求項２７に記
    載の半導体装置の製造装置。
  31. 【請求項３１】 前記オゾンＴＥＯＳ供給手段は、気体
    状のＴＥＯＳからなるミストに帯電させる手段を有して
    いることを特徴とする請求項３０に記載の半導体装置の
    製造装置。
  32. 【請求項３２】 前記基板ホルダーは、前記ミストが帯
    電している極性と反対の極性を前記半導体基板に与える
    手段を有していることを特徴とする請求項３１に記載の
    半導体装置の製造装置。
JP2000337592A 2000-04-11 2000-11-06 半導体装置およびその製造方法 Expired - Fee Related JP3644887B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2000337592A JP3644887B2 (ja) 2000-04-11 2000-11-06 半導体装置およびその製造方法
US09/779,662 US6737697B2 (en) 2000-04-11 2001-02-09 Semiconductor device and method and system for fabricating the same
US10/769,808 US6939725B2 (en) 2000-04-11 2004-02-03 Method of fabricating semiconductor device with capacitor covered by a TEOS-03 film

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2000109168 2000-04-11
JP2000-109168 2000-04-11
JP2000337592A JP3644887B2 (ja) 2000-04-11 2000-11-06 半導体装置およびその製造方法

Related Child Applications (2)

Application Number Title Priority Date Filing Date
JP2004026523A Division JP3944487B2 (ja) 2000-04-11 2004-02-03 半導体装置の製造装置
JP2004323615A Division JP2005101637A (ja) 2000-04-11 2004-11-08 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2001358314A true JP2001358314A (ja) 2001-12-26
JP3644887B2 JP3644887B2 (ja) 2005-05-11

Family

ID=26589843

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000337592A Expired - Fee Related JP3644887B2 (ja) 2000-04-11 2000-11-06 半導体装置およびその製造方法

Country Status (2)

Country Link
US (2) US6737697B2 (ja)
JP (1) JP3644887B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008205237A (ja) * 2007-02-21 2008-09-04 Fujitsu Ltd 半導体装置の製造方法、半導体装置、及び半導体ウエハ構造
JP2010045401A (ja) * 2004-10-19 2010-02-25 Seiko Epson Corp 強誘電体メモリ

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3644887B2 (ja) * 2000-04-11 2005-05-11 松下電器産業株式会社 半導体装置およびその製造方法
JP3806044B2 (ja) * 2002-02-08 2006-08-09 日本電信電話株式会社 表面形状認識用センサおよびその製造方法
US6573587B1 (en) * 2002-05-28 2003-06-03 Oki Electric Industry Co., Ltd. Metal oxide capacitor with hydrogen diffusion blocking covering
US20070251454A1 (en) * 2003-07-22 2007-11-01 Lg Electronics Inc. Plasma Surface Processing System and Supply Device for Plasma Processing Solution Therefor
JP4718138B2 (ja) * 2004-07-30 2011-07-06 Ｏｋｉセミコンダクタ株式会社 半導体装置
JP2006210511A (ja) * 2005-01-26 2006-08-10 Oki Electric Ind Co Ltd 半導体装置
JP4968063B2 (ja) * 2005-03-01 2012-07-04 富士通セミコンダクター株式会社 半導体装置及びその製造方法
JP4756915B2 (ja) * 2005-05-31 2011-08-24 Ｏｋｉセミコンダクタ株式会社 強誘電体メモリ装置及びその製造方法
JP2007103769A (ja) * 2005-10-06 2007-04-19 Toshiba Corp 半導体装置
US20100260992A1 (en) * 2007-04-11 2010-10-14 Wei-Chih Chen Multi cap layer
US8084357B2 (en) 2007-04-11 2011-12-27 United Microelectronics Corp. Method for manufacturing a dual damascene opening comprising a trench opening and a via opening
US8013372B2 (en) * 2008-04-04 2011-09-06 Globalfoundries Singapore Pte. Ltd. Integrated circuit including a stressed dielectric layer with stable stress
US20090315121A1 (en) * 2008-06-19 2009-12-24 Chartered Semiconductor Manufacturing, Ltd. Stable stress dielectric layer
JP5674380B2 (ja) * 2010-08-11 2015-02-25 ラピスセミコンダクタ株式会社 半導体装置及びその製造方法
WO2015014379A1 (en) * 2013-08-02 2015-02-05 Universität Duisburg-Essen Electrical capacitor comprising nanoparticles of a semiconductive material
EP3869179A1 (en) * 2020-02-18 2021-08-25 IQM Finland Oy Sample cell for handling and measuring sensitive samples in low temperature conditions

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05259155A (ja) 1992-03-10 1993-10-08 Kawasaki Steel Corp 絶縁膜の形成方法
JPH06326087A (ja) 1993-05-11 1994-11-25 Nippon Steel Corp 半導体集積回路の製造方法及びその製造装置
JP2960287B2 (ja) 1993-08-05 1999-10-06 松下電子工業株式会社 半導体装置およびその製造方法
KR0144228B1 (ko) 1995-03-04 1998-08-17 김주용 다층 금속배선의 층간 절연막 형성 방법
JP3027941B2 (ja) * 1996-05-14 2000-04-04 日本電気株式会社 誘電体容量素子を用いた記憶装置及び製造方法
JP2810649B2 (ja) 1996-05-27 1998-10-15 三洋電機株式会社 半導体装置
US6051858A (en) * 1996-07-26 2000-04-18 Symetrix Corporation Ferroelectric/high dielectric constant integrated circuit and method of fabricating same
US5990513A (en) 1996-10-08 1999-11-23 Ramtron International Corporation Yield enhancement technique for integrated circuit processing to reduce effects of undesired dielectric moisture retention and subsequent hydrogen out-diffusion
JPH10270556A (ja) 1997-03-28 1998-10-09 Kawasaki Steel Corp 絶縁膜形成方法
US5766992A (en) * 1997-04-11 1998-06-16 Taiwan Semiconductor Manufacturing Company Ltd. Process for integrating a MOSFET device, using silicon nitride spacers and a self-aligned contact structure, with a capacitor structure
JP3028080B2 (ja) 1997-06-18 2000-04-04 日本電気株式会社 半導体装置の構造およびその製造方法
TW396454B (en) * 1997-06-24 2000-07-01 Matsushita Electrics Corporati Semiconductor device and method for fabricating the same
JP2846310B1 (ja) 1997-06-24 1999-01-13 松下電子工業株式会社 半導体装置及びその製造方法
JP3484324B2 (ja) 1997-07-29 2004-01-06 シャープ株式会社 半導体メモリ素子
US6200874B1 (en) * 1997-08-22 2001-03-13 Micron Technology, Inc. Methods for use in forming a capacitor
JP3542704B2 (ja) 1997-10-24 2004-07-14 シャープ株式会社 半導体メモリ素子
JP3424900B2 (ja) 1997-10-24 2003-07-07 松下電器産業株式会社 半導体装置およびその製造方法
US6130102A (en) * 1997-11-03 2000-10-10 Motorola Inc. Method for forming semiconductor device including a dual inlaid structure
JP2000049227A (ja) 1998-07-31 2000-02-18 Toshiba Corp 半導体装置の製造方法
US6274479B1 (en) * 1998-08-21 2001-08-14 Micron Technology, Inc Flowable germanium doped silicate glass for use as a spacer oxide
JP2000138350A (ja) * 1998-10-30 2000-05-16 Sharp Corp 半導体記憶装置の製造方法
JP3644887B2 (ja) * 2000-04-11 2005-05-11 松下電器産業株式会社 半導体装置およびその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010045401A (ja) * 2004-10-19 2010-02-25 Seiko Epson Corp 強誘電体メモリ
JP2008205237A (ja) * 2007-02-21 2008-09-04 Fujitsu Ltd 半導体装置の製造方法、半導体装置、及び半導体ウエハ構造

Also Published As

Publication number Publication date
US20010028074A1 (en) 2001-10-11
US6939725B2 (en) 2005-09-06
JP3644887B2 (ja) 2005-05-11
US6737697B2 (en) 2004-05-18
US20040155279A1 (en) 2004-08-12

Similar Documents

Publication Publication Date Title
JP2001358314A (ja) 半導体装置、その製造方法及びその製造装置
JP3940176B2 (ja) 半導体記憶装置
US6169305B1 (en) Semiconductor device and method for fabricating the same
US6930013B2 (en) Method of forming a capacitor of an integrated circuit device
KR100670747B1 (ko) 반도체소자의 캐패시터 제조 방법
JP2006135339A (ja) ジルコニウム酸化膜を有する半導体素子のキャパシタ及びその製造方法
JPH0786190A (ja) 膜形成方法およびその形成装置
US7741175B2 (en) Methods of forming capacitors
KR100703833B1 (ko) 이중 유전막을 구비한 캐패시터의 제조 방법
JPH11233513A (ja) 強誘電体膜を用いた装置の製造方法及び装置
JP4017601B2 (ja) キャパシタ形成方法及びキャパシタ誘電体層形成方法
JP3944487B2 (ja) 半導体装置の製造装置
US6387748B1 (en) Semiconductor circuit constructions, capacitor constructions, and methods of forming semiconductor circuit constructions and capacitor constructions
JPH1174486A (ja) 半導体装置及びその製造方法
JP2005101637A (ja) 半導体装置及びその製造方法
JP2004022702A (ja) 強誘電体キャパシタ及びその製造方法並びに強誘電体メモリ
US7018676B2 (en) Method and device for manufacturing ceramics, semiconductor device and piezoelectric device
JP2003318285A (ja) 二層誘電体膜構造を有した半導体素子のコンデンサ及びその製造方法
TWI233160B (en) Semiconductor device manufacturing method
JP3916383B2 (ja) 半導体装置及びその製造方法
JP2002299332A (ja) プラズマ成膜方法及びプラズマｃｖｄ装置
JP2004247324A (ja) 強誘電体キャパシタの製造方法
KR19990006042A (ko) 반도체 소자의 캐패시터 제조방법
JP2003224245A (ja) 半導体装置の製造方法
KR100713922B1 (ko) 반도체 소자의 캐패시터 형성방법

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20040907

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041108

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20041122

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050125

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050201

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080210

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090210

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100210

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100210

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110210

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120210

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130210

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130210

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140210

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees