JP3944487B2 - 半導体装置の製造装置 - Google Patents

半導体装置の製造装置 Download PDF

Info

Publication number
JP3944487B2
JP3944487B2 JP2004026523A JP2004026523A JP3944487B2 JP 3944487 B2 JP3944487 B2 JP 3944487B2 JP 2004026523 A JP2004026523 A JP 2004026523A JP 2004026523 A JP2004026523 A JP 2004026523A JP 3944487 B2 JP3944487 B2 JP 3944487B2
Authority
JP
Japan
Prior art keywords
film
ozone
ozone teos
teos
gas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004026523A
Other languages
English (en)
Other versions
JP2004158880A (ja
Inventor
知恵 久都内
慎一郎 林
能久 長野
勇治 十代
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2004026523A priority Critical patent/JP3944487B2/ja
Publication of JP2004158880A publication Critical patent/JP2004158880A/ja
Application granted granted Critical
Publication of JP3944487B2 publication Critical patent/JP3944487B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Semiconductor Memories (AREA)
  • Formation Of Insulating Films (AREA)

Description

本発明は、高誘電率を有する誘電体膜(以下、高誘電体膜と称する。)又は強誘電体膜からなる容量絶縁膜を有する容量素子を備えた半導体装置の製造装置に関する。
近年、マイクロコンピュータ等の高速化及び低消費電力化の傾向が推進される中で民生用電子機器が一段と高度化しており、民生用電子機器に用いられる半導体装置においては、半導体装置を構成する半導体素子の微細化が急速に進んできている。
それに伴って、電子機器から発生する電磁波雑音である不要輻射が大きな問題になっており、この不要輻射を低減する対策として、高誘電体膜又は強誘電体膜からなる容量絶縁膜を有する大容量の容量素子を半導体集積回路装置に内蔵する技術が注目をあびている。
また、ダイナミックRAMの高集積化に伴い、容量素子の容量絶縁膜としては、従来のシリコンの酸化物又はシリコンの窒化物に代えて、高誘電体膜又は強誘電体膜を用いる技術が広く研究されている。
さらに、低電圧での動作及び高速での書き込み又は読み出しが可能な不揮発性RAMの実用化を目指し、自発分極特性を有する強誘電体膜に関する研究開発が盛んに行われている。
従って、容量素子の特性を劣化させることなく半導体装置の高集積化を実現する方法を開発することが重要となってくる。
以下、従来の半導体装置の製造方法について、図11(a)〜(c)及び図12(a)、(b)を参照しながら説明する。
まず、図11(a)に示すように、半導体基板10上に、素子分離領域11及びFETのゲート電極12を形成した後、半導体基板10の表面部にFETの不純物拡散層(図示は省略している)等を形成し、その後、素子分離領域11及びゲート電極12の上に全面に亘って絶縁膜13を堆積する。その後、絶縁膜13の上における素子分離領域11の上方に、白金膜等からなる容量下部電極14、高誘電体膜又は高誘電体膜からなる容量絶縁膜15及び白金膜等からなる容量上部電極16を形成する。尚、容量下部電極14、容量絶縁膜15及び容量上部電極16によって容量素子が構成されている。
次に、図11(b)に示すように、容量素子を覆うように第1の保護膜17を形成した後、絶縁膜13にFETのコンタクトホール18を形成すると共に第1の保護膜17に容量素子のコンタクトホール19を形成する。次に、絶縁膜13及び第1の保護膜17の上に全面に亘って、チタン膜又はアルミニウム合金膜等の金属膜を堆積した後、該金属膜をパターニングすることにより、FETの不純物拡散層又は容量上部電極16と接続する第1の配線層20を形成し、その後、第1の配線層20に対して熱処理を行なう。
次に、図11(c)に示すように、プラズマTEOS(Tetraetylorthosilicate:以下、TEOSと略する。)法により、第1の配線層20及び容量素子の上に全面に亘って酸化珪素膜からなる層間絶縁膜(プラズマTEOS膜)21を堆積する。層間絶縁膜21の膜厚としては、リフローによる平坦化を考慮して、容量上部電極17上の第1の配線層20の上側で約1μm以上となるようにする。
次に、層間絶縁膜21を平坦化した後、該層間絶縁膜21にコンタクトホールを形成し、その後、図12(a)に示すように、層間絶縁膜21の上に、第1の配線層20と接続する第2の配線層22を形成する。
次に、図12(b)に示すように、層間絶縁膜21の上に第2の配線層22を覆うように第2の保護膜23を堆積する。
ところが、前記従来の構成によると、層間絶縁膜21がプラズマTEOS膜からなるため、該層間絶縁膜21は、容量素子に与えるストレスが小さいと共にコンプレッシブの傾向にあるので、容量絶縁膜15に自発分極が十分に現われないという問題がある。このため、容量素子の特性が十分ではない。
そこで、我々は、特許公報第2846310号公報に示すように、層間絶縁膜21として、プラズマTEOS膜に代えて、オゾンTEOS法により形成されたシリコン酸化膜(以下、オゾンTEOS膜と称する。)を用いる技術を提案した。
層間絶縁膜21としてオゾンTEOS膜を用いると、容量素子に作用するストレスを増加させることができるため、容量素子の特性が向上する。
特許公報第2846310号公報
しかしながら、層間絶縁膜にオゾンTEOS膜を用いると、以下に説明するような新たな問題が発生した。すなわち、オゾンTEOS膜からなる層間絶縁膜に部分的に空孔等の欠損が形成されたり、下地膜の種類の相異に起因してオゾンTEOS膜の成膜レートが異なったりするという問題が発生した。
このような問題が発生すると、半導体集積回路装置の品質の低下を招くと共に、容量素子に作用するストレスが均一にならないため容量素子の特性の向上が期待できない。
前記に鑑み、本発明は、容量素子の上に形成されるオゾンTEOS膜の特性を向上させることを目的とする。
前記の目的を達成するため、本発明に係る半導体装置の製造装置は、半導体基板を保持する基板ホルダーを有するチャンバーと、チャンバー内に気体状のTEOSとオゾンガスとの混合物を供給するオゾンTEOS供給手段と、チャンバー内に疎水性を有する気体状のプライマ剤を供給するプライマ剤供給手段とを備えている。
本発明に係る半導体装置の製造装置によると、チャンバー内に疎水性を有する気体状のプライマ剤を供給するプライマ剤供給手段を備えているため、オゾンTEOS膜の下側に形成される保護膜又は下地酸化膜等の下地膜の表面に疎水性のプライマ層を形成することができるので、ステップカバレッジに優れたオゾンTEOS膜を成長させることができる。
本発明に係る半導体装置の製造装置において、プライマ剤はヘキサメチルジシラザンであることが好ましい。
このようにすると、保護膜又は下地酸化膜膜等の下地膜の表面を確実に疎水性にすることができる。
本発明に係る半導体装置の製造装置は、オゾンTEOS供給手段から供給される混合物とプライマ剤供給手段から供給されるプライマ剤とを混合してチャンバー内に供給する手段をさらに備えていることが好ましい。
このようにすると、保護膜又は下地酸化膜等の下地膜の表面に疎水性のプライマ層を形成した後、該プライマ層の上にオゾンTEOS膜を成長させることができるので、ステップカバレッジに優れたオゾンTEOS膜を量産性良く形成することができる。
本発明に係る半導体装置の製造装置において、オゾンTEOS供給手段は、気体状のTEOSをミスト化してからオゾンガスと混合する手段を有していることが好ましい。
このようにすると、オゾンTEOS法におけるオゾン濃度が低くても、オゾンTEOS膜を成長させることができるので、空孔等の欠陥を有さず良好な膜質を有すると共に膜中の水分が多いオゾンTEOS膜を形成することができる。
本発明に係る半導体装置の製造装置において、オゾンTEOS供給手段は、気体状のTEOSからなるミストに帯電させる手段を有していることが好ましい。
このようにすると、TEOSからなるミストに帯電させることができるので、オゾンTEOS膜の成長レートを向上させることができると共にオゾンTEOS膜の膜厚を大きくすることができる。
この場合、基板ホルダーは、ミストが帯電している極性と反対の極性を半導体基板に与える手段を有していることが好ましい。
このようにすると、帯電しているTEOSのミストを半導体基板の表面に静電吸着させることができるので、オゾンTEOS膜の成長レート及び膜厚を一層大きくすることができる。
本発明に係る半導体装置の製造装置によると、オゾンTEOS膜の下側に形成される保護膜又は下地酸化膜等の下地膜の表面に疎水性のプライマ層を形成することができるので、ステップカバレッジに優れたオゾンTEOS膜を成長させることができる。
(第1の実施形態)
以下、第1実施形態に係る半導体装置及びその製造方法について、図1(a)〜(c)及び図2(a)、(b)を参照しながら説明する。
まず、図1(a)に示すように、半導体基板100上に、素子分離領域101及びFETのゲート電極102を形成した後、半導体基板100の表面部にFETの不純物拡散層(図示は省略している)等を形成し、その後、素子分離領域101及びゲート電極102の上に全面に亘って絶縁膜103を堆積する。
次に、絶縁膜103の上における素子分離領域102の上方に、容量下部電極104、高誘電体膜又は高誘電体膜からなる容量絶縁膜105及び容量上部電極106を形成する。尚、容量下部電極104、容量絶縁膜105及び容量上部電極106によって容量素子が構成されている。
容量下部電極104及び容量上部電極106としては、白金、イリジウム、パラジウム、ルテニウム若しくはこれらの2種以上の合金からなる単層膜、又は白金膜、イリジウム膜、パラジウム膜及びルテニウム膜のうちの2種類以上の膜からなる積層膜からなる金属膜をスパッタ法により堆積した後、該金属膜をパターニングすることにより形成することができる。
また、容量絶縁膜105としては、ストロンチウム、ビスマス又はタンタル等を主成分とする高誘電体膜又は強誘電体膜を用いることができる。
次に、図1(b)に示すように、オゾンTEOS法により、容量素子を覆うようにシリコン酸化膜からなる第1の保護膜107を堆積する。第1の保護膜107としては、不純物を含まないシリコン酸化膜、ボロン及びリンを含むシリコン酸化膜、リンを含むシリコン酸化膜又はボロンを含むシリコン酸化膜等を用いることができるが、オゾンTEOS法により第1の保護膜107を形成すると、第1の保護膜107の平坦性が向上すると共に容量素子の安定化及び長寿命化を実現することができる。
次に、絶縁膜103にFETのコンタクトホール108を形成すると共に第1の保護膜107に容量素子のコンタクトホール109を形成した後、絶縁膜103及び第1の保護膜107の上に全面に亘って、チタン膜、窒化チタン膜、アルミニウム膜及び窒化チタン膜の積層膜からなる金属膜を堆積する。次に、該金属膜をパターニングすることにより、FETの不純物拡散層又は容量上部電極106と接続する第1の配線層110を形成した後、該第1の配線層110に対して、窒素雰囲気下における400℃の温度下で30分間の第1の熱処理を行なって、第1の配線層110の緻密化及び低ストレス化を行なう。
次に、図1(c)に示すように、常圧CVD法により、第1の配線層110及び第1の保護膜107の上に全面に亘って、不純物を含まないシリコン酸化膜、ボロン及びリンを含むシリコン酸化膜、リンを含むシリコン酸化膜又はボロンを含むシリコン酸化膜からなり例えば100nmの厚さを有する下地酸化膜111を堆積した後、オゾン濃度が相対的に低い第1のオゾンTEOS法により、下地酸化膜111の上に例えば150nmの厚さを有し膜中の水分が相対的に多い第1のオゾンTEOS膜112を成長させ、その後、オゾン濃度が相対的に高い第2のオゾンTEOS法により、第1のオゾンTEOS膜112の上に例えば0.3μm〜1.7μmの厚さを有し膜中の水分が相対的に少ない第2のオゾンTEOS膜113を成長させる。
以上説明した、下地酸化膜111、第1のオゾンTEOS膜112及び第2のオゾンTEOS膜113によって層間絶縁膜が構成される。層間絶縁膜の膜厚としては、リフローによる平坦化を考慮して、容量上部電極106上の第1の配線層110の上側で約1μm以上となると共に、容量絶縁膜105上の第1の保護膜107の上側で約2μm以上となるようにする。
次に、酸素雰囲気下における450℃の温度下で30分間〜1時間の第2の熱処理を行なって、第1及び第2のオゾンTEOS膜112、113のストレスを強化すると共に第1及び第2のオゾンTEOS膜112、113中の酸素を容量絶縁膜105に供給する。
ところで、第1のオゾンTEOS法は、気体状のTEOSからなるミストであって、所定の大きさ以下の粒径を持つミストにしておくことが好ましい。このようにすると、第1のオゾンTEOS膜112の膜質を向上させることができる。 また、第1のオゾンTEOS法は、正又は負の静電気が帯電したTEOSからなるミストを用いて行なうことが好ましい。このようにすると、第1のオゾンTEOS膜112の成長レートが向上すると共に、下地依存性がなくなるので第1のオゾンTEOS膜113の膜厚を大きくすることができる。この場合、半導体基板100に、TEOSからなるミストと逆の極性の静電気を帯電させると、第1のTEOS膜112の成長レートをより一層向上させることができる。
尚、気体状のTEOSからなるミストを形成する方法、ミストの粒径を所定以下にする方法、ミストに静電気を帯電させる方法及び半導体基板100に静電気を帯電させる方法については、第3の実施形態において説明する。
また、第2のオゾンTEOS法は、350〜450℃の温度範囲で行なって第2のオゾンTEOS膜113を成長させることが好ましい。このようにすると、第2の熱処理を450℃の温度下で行なうことができるので、第2のオゾンTEOS膜113が有するストレスを大きくできると共に第2のオゾンTEOS膜113の膜質を緻密にできる。
次に、図2(a)に示すように、下地酸化膜111、第1のオゾンTEOS膜112及び第2のオゾンTEOS膜113からなる層間絶縁膜にコンタクトホール114を形成した後、第2のオゾンTEOS膜113の上に、チタン膜、窒化チタン膜、アルミニウム膜及び窒化チタン膜の積層膜からなる第2の配線層115を形成する。その後、窒素雰囲気下における400℃の温度下で30分間の第3の熱処理を行なって、第2の配線層115の緻密化及び低ストレス化を行なう。
次に、図2(b)に示すように、プラズマCVD法により、第2のオゾンTEOS膜113の上に第2の配線層115を覆うようにシリコン窒化膜からなる第2の保護膜116を堆積すると、第1の実施形態に係る半導体装置が得られる。
第1の実施形態によると、第1の配線層110及び第1の保護膜107の上に全面に亘って、下地依存性がないと共にオゾンTEOS膜とのなじみ性に優れた下地酸化膜111を堆積した後、該下地酸化膜111の上に第1のオゾンTEOS膜112を成長させるため、第1のオゾンTEOS膜112は、第1の配線層110と第1の保護膜107との材料が異なる影響を受けることなく、つまり下地依存性の影響を受けることなく良好に成長する。このため、第1のオゾンTEOS膜112の厚さが均一になるので、層間絶縁膜の厚さも均一になり、安定性及び長寿命性に優れた容量素子が得られる。
また、第1のオゾンTEOS膜112は、相対的に低いオゾン濃度下で行なわれる第1のオゾンTEOS法により形成されるため、空孔等の欠陥を生じさせることなく成長すると共に、膜中の水分が相対的に多くなる。第1のオゾンTEOS膜112の膜中の水分が相対的に多いため、下地酸化膜111との密着性が向上する。
また、第2のオゾンTEOS膜113は、相対的に高いオゾン濃度下で行なわれる第2のオゾンTEOS法により形成されるため、膜中の水分が相対的に少ない。このため、第2のオゾンTEOS膜113は容量素子の容量絶縁膜105にストレスを多く与えるので、容量絶縁膜105は良好に自発分極する。
ところで、容量素子の容量絶縁膜105に良好に自発分極を発生させるためには、第2の熱処理後の第2のオゾンTEOS膜113のストレスとしては、4×104 N/cm2 以下で1×102 N/cm2 以上のテンサイルストレス(引張り応力)であることが好ましい。このようにすると、容量絶縁膜105の自発分極特性が向上するので、容量素子の特性が向上する。
また、第2のオゾンTEOS膜113の厚さとしては、0.3μm〜1.7μmの範囲内であることが好ましい。第2のオゾンTEOS膜113の厚さが1.7μmを超えると、第2の熱処理によってクラックが発生する恐れがあると共に、第2のオゾンTEOS膜113の厚さが0.3μm未満であると、層間絶縁膜に求められる平坦性が得られないので、パターニングにより第2の配線層115を形成する際にエッチング残り等が発生する恐れがある。
第1のオゾンTEOS法におけるオゾンの濃度(本明細書においては、オゾンガスを含む酸素ガスの濃度のことを便宜上オゾンの濃度と称する。)としては、25g/m3 以下であればよく、20g/m3 以下であることがより好ましい。オゾンの濃度が25g/m3 以下であれば、第1のオゾンTEOS膜112のセルフリフロー性によって、第1のオゾンTEOS膜112に欠陥等の欠損が発生しない。尚、オゾンの濃度の下限としては、第1のオゾンTEOS膜112が成長する範囲であればよい。
第1のオゾンTEOS法におけるオゾンの濃度を25g/m3 以下に設定するには、(オゾンの流量/TEOSの流量)の値を3以下にすればよい。
第2のオゾンTEOS法におけるオゾンの濃度としては、130g/m3 以上であればよく、150g/m3 以上であることがより好ましい。オゾン濃度が130g/m3 以上であれば、容量絶縁膜105に十分なストレスを与えることができると共に、低水分含有量に起因して第2の熱処理時に第2のオゾン膜113にクラックが発生する事態を防止できる。尚、オゾン濃度の上限としては、第2のオゾンTEOS膜113が成長する範囲であればよい。
第2のオゾンTEOS法におけるオゾンの濃度を130g/m3 以上に設定するには、(オゾンの流量/TEOSの流量)の値を15以上にすればよい。
図3は、第1の実施形態を評価するために行なった実験結果を示しており、第1の従来例(プラズマTEOS膜からなる層間絶縁膜を用いた場合)、第2の従来例(単層のオゾンTEOS膜からなる層間絶縁膜を用いた場合)及び第1の実施形態(下地酸化膜、第1のオゾンTEOS膜及び第2のオゾンTEOS膜からなる層間絶縁膜を用いた場合)における容量絶縁膜の残留分極量を示している。残留分極量は、第1の従来例では3μC/cm2 であり、第2の従来例では10μC/cm2 であり、第1の実施形態では17mμC/cm2 であって、第1の実施形態によると、容量絶縁膜の残留分極量が大きく増加することが確認できた。
図4(a)及び(b)は、第1の配線層と第2の配線層との間の層間リーク電流の大きさと発生頻度との関係を示しており、図4(a)は第2の従来例の場合を示し、図4(b)は第1の実施形態の場合を示している。層間リーク電流値が0.01nAである良品の頻度は、第2の従来例では75%程度であるのに対して、第1の実施形態では90%程度であるから、第1の実施形態によると、良品の頻度が大きく向上することが分かる。
尚、第1の実施形態においては、第1及び第3の熱処理は、400℃で行なったが、350℃〜450℃の範囲内であればよい。
第1の実施形態においては、第2の熱処理は、酸素雰囲気下における450℃の温度下で行なったが、酸素雰囲気としては、酸素ガスを単独で用いてもよいし又は酸素ガスと他のガスとの混合ガスを用いてもよい。また、第2の熱処理の温度は350℃〜450℃の範囲内であればよい。
第1の実施形態においては、第1の配線層110及び第2の配線層115としては、チタン膜、窒化チタン膜、アルミニウム膜及び窒化チタン膜の積層膜を用いたが、これに代えて、チタン膜及びアルミニウム膜の積層膜又はチタン膜、アルミニウム膜及びチタンタングステン膜の積層膜等を用いることができる。
第1の実施形態においては、層間絶縁膜を下地酸化膜111、第1のオゾンTEOS膜112及び第2のオゾンTEOS膜113によって構成したが、これに代えて、層間絶縁膜を、下地酸化膜111を形成することなく第1のオゾンTEOS膜112及び第2のオゾンTEOS膜113のみによって構成してもよいし、又は、第1のオゾンTEOS膜112を形成することなく下地酸化膜111及び第2のオゾンTEOS膜113のみによって構成してもよい。
(第1の実施形態の変形例)
以下、第1実施形態の変形例に係る半導体装置及びその製造方法について、図5(a)〜(c)を参照しながら説明する。
まず、第1の実施形態と同様、半導体基板100上に、素子分離領域101及びFETのゲート電極102を形成した後、素子分離領域101及びゲート電極102の上に全面に亘って絶縁膜103を堆積し、その後、絶縁膜103の上における素子分離領域102の上方に、容量下部電極104、高誘電体膜又は高誘電体膜からなる容量絶縁膜105及び容量上部電極106からなる容量素子を形成する(図1(a)を参照)。
次に、第1の実施形態と同様、オゾンTEOS法により、容量素子を覆うようにシリコン酸化膜からなる第1の保護膜107を堆積した後、絶縁膜103にFETのコンタクトホール108を形成すると共に第1の保護膜107に容量素子のコンタクトホール109を形成し、その後、FETの不純物拡散層又は容量上部電極106と接続する第1の配線層110を形成する(図1(b)を参照)。 次に、図5(a)に示すように、常圧CVD法により、第1の配線層110及び第1の保護膜107の上に全面に亘って、不純物を含まないシリコン酸化膜、ボロン及びリンを含むシリコン酸化膜、リンを含むシリコン酸化膜又はボロンを含むシリコン酸化膜からなり例えば100nmの厚さを有する下地酸化膜111を堆積した後、オゾン濃度が相対的に低い第1のオゾンTEOS法により、下地酸化膜111の上に例えば150nmの厚さを有し膜中の水分が相対的に多い第1のオゾンTEOS膜112を成長させる。
その後、第1のオゾンTEOS膜112に対して第1のプラズマ処理を行なって、第1のオゾンTEOS膜112の表面に第1の表面処理層112aを形成する。
第1のプラズマ処理としては、N2 ガス、NH3 ガス、N2O ガス、O2 ガス、Arガス、Cl2 ガス及びC26ガスの少なくとも1つを含むガスからなるプラズマを用いて行なう、プラズマコーティング又はプラズマスパッタエッチングであることが好ましい。
このようにすると、第1のオゾンTEOS膜112の表面に、数nm程度の厚さを持つ硬化層からなる第1の表面処理層112aが形成されるため、第1のオゾンTEOS膜112が有する水分の拡散阻止能力が向上する。
また、第1のプラズマ処理としては、N2 ガス、NH3 ガス及びN2O ガスの少なくとも1つを含むガスからなるプラズマを用いて行なう窒化処理であることが好ましい。
このようにすると、第1のオゾンTEOS膜112の表面に、水分の拡散阻止能力が高いシリコン窒化層からなる第1の表面処理層112aが形成されるため、第1のオゾンTEOS膜112から容量絶縁膜105への水分の拡散又は大気中の水分の第1のオゾンTEOS膜112への拡散を防止することができる。
次に、オゾン濃度が相対的に高い第2のオゾンTEOS法により、第1の表面処理層112aが形成されている第1のオゾンTEOS膜112の上に例えば0.3μm〜1.7μmの厚さを有し膜中の水分が相対的に少ない第2のオゾンTEOS膜113を成長させる。
その後、第2のオゾンTEOS膜113に対して第2のプラズマ処理を行なって、第2のオゾンTEOS膜113の表面に第2の表面処理層113aを形成する。
第2のプラズマ処理としては、N2 ガス、NH3 ガス、N2O ガス、O2 ガス、Arガス、Cl2 ガス及びC26ガスの少なくとも1つを含むガスからなるプラズマを用いて行なう、プラズマコーティング又はプラズマスパッタエッチングであることが好ましい。
このようにすると、第2のオゾンTEOS膜113の表面に、数nm程度の厚さを持つ硬化層からなる第2の表面処理層113aが形成されるため、第2のオゾンTEOS膜113が有する水分の拡散阻止能力が向上する。
また、第2のプラズマ処理としては、N2 ガス、NH3 ガス及びN2O ガスの少なくとも1つを含むガスからなるプラズマを用いて行なう窒化処理であることが好ましい。
このようにすると、第2のオゾンTEOS膜113の表面に、水分の拡散阻止能力が高いシリコン窒化層からなる第2の表面処理層113aが形成されるため、第2のオゾンTEOS膜113から容量絶縁膜105への水分の拡散又は大気中の水分の第2のオゾンTEOS膜113への拡散を防止することができる。
次に、図5(b)に示すように、第1の実施形態と同様、下地酸化膜111、第1のオゾンTEOS膜112及び第2のオゾンTEOS膜113からなる層間絶縁膜にコンタクトホール114を形成した後、第2のオゾンTEOS膜113の上に第2の配線層115を形成する。
次に、図5(c)に示すように、第1の実施形態と同様、プラズマCVD法により、第2のオゾンTEOS膜113の上に第2の配線層115を覆うように第2の保護膜116を堆積すると、第1の実施形態の変形例に係る半導体装置が得られる。
尚、第1の実施形態の変形例においては、第2のオゾンTEOS膜113を成長させた直後に、該第2のオゾンTEOS膜113に対して第2のプラズマ処理を行なって、第2のオゾンTEOS膜113の表面に第2の表面処理層113aを形成したが、これに代えて、第2のオゾンTEOS膜113を平坦化した後、第2のオゾンTEOS膜113にコンタクトホール114を形成した後、又は第2のオゾンTEOS膜113の上に第2の配線層115を形成した後に、第2のプラズマ処理を行なって第2の表面処理層113aを形成してもよい。
(第2の実施形態)
以下、第2実施形態に係る半導体装置及びその製造方法について、図6(a)〜(c)及び図7(a)、(b)を参照しながら説明する。
まず、図6(a)に示すように、半導体基板200上に、素子分離領域201及びFETのゲート電極202を形成した後、半導体基板200の表面部にFETの不純物拡散層(図示は省略している)等を形成し、その後、素子分離領域201及びゲート電極202の上に全面に亘って絶縁膜203を堆積する。
次に、絶縁膜203の上における素子分離領域202の上方に、容量下部電極204、高誘電体膜又は高誘電体膜からなる容量絶縁膜205及び容量上部電極206を形成する。尚、容量下部電極204、容量絶縁膜205及び容量上部電極206によって容量素子が構成されている。
容量下部電極204及び容量上部電極206としては、白金、イリジウム、パラジウム、ルテニウム若しくはこれらの2種以上の合金からなる単層膜、又は白金膜、イリジウム膜、パラジウム膜及びルテニウム膜のうちの2種類以上の膜からなる積層膜からなる金属膜をスパッタ法により堆積した後、該金属膜をパターニングすることにより形成することができる。
また、容量絶縁膜205としては、ストロンチウム、ビスマス又はタンタル等を主成分とする高誘電体膜又は強誘電体膜を用いることができる。
次に、図6(b)に示すように、オゾンTEOS法により、容量素子を覆うようにシリコン酸化膜からなる第1の保護膜207を堆積する。第1の保護膜207としては、不純物を含まないシリコン酸化膜、ボロン及びリンを含むシリコン酸化膜、リンを含むシリコン酸化膜又はボロンを含むシリコン酸化膜等を用いることができるが、オゾンTEOS法により第1の保護膜207を形成すると、第1の保護膜207の平坦性が向上すると共に容量素子の安定化及び長寿命化を実現することができる。
次に、絶縁膜203にFETのコンタクトホール208を形成すると共に第1の保護膜207に容量素子のコンタクトホール209を形成した後、絶縁膜203及び第1の保護膜207の上に全面に亘って、チタン膜、窒化チタン膜、アルミニウム膜及び窒化チタン膜の積層膜からなる金属膜を堆積する。次に、該金属膜をパターニングすることにより、FETの不純物拡散層又は容量上部電極206と接続する第1の配線層210を形成した後、該第1の配線層210に対して、窒素雰囲気下における400℃の温度下で30分間の第1の熱処理を行なって、第2の配線層210の緻密化及び低ストレス化を行なう。
次に、図6(c)に示すように、常圧CVD法により、第1の配線層210及び第1の保護膜207の上に全面に亘って、不純物を含まないシリコン酸化膜、ボロン及びリンを含むシリコン酸化膜、リンを含むシリコン酸化膜又はボロンを含むシリコン酸化膜からなり例えば100nmの厚さを有する下地酸化膜211を堆積した後、該下地酸化膜211の上に、2〜5nmの厚さを持つ疎水性のプライマ層212を形成する。尚、プライマ層212は、例えばHMDS(ヘキサメチルジシラザン)からなる気体状のプライマ剤を半導体基板200の表面に供給することにより形成することができる。
次に、オゾン濃度が相対的に低い第1のオゾンTEOS法により、プライマ層212の上に例えば150nmの厚さを有し膜中の水分が相対的に多い第1のオゾンTEOS膜213を成長させ、その後、オゾン濃度が相対的に高い第2のオゾンTEOS法により、第1のオゾンTEOS膜213の上に例えば0.3μm〜1.7μmの厚さを有し膜中の水分が相対的に少ない第2のオゾンTEOS膜214を成長させる。
以上説明した、下地酸化膜211、プライマ層212、第1のオゾンTEOS膜213及び第2のオゾンTEOS膜214によって層間絶縁膜が構成される。層間絶縁膜の膜厚としては、リフローによる平坦化を考慮して、容量上部電極206上の第1の配線層210の上側で約1μm以上となると共に、容量絶縁膜205上の第1の保護膜207の上側で約2μm以上となるようにする。
次に、酸素雰囲気下における450℃の温度下で1時間の第2の熱処理を行なって、第1及び第2のオゾンTEOS膜213、214のストレスを強化すると共に第1及び第2のオゾンTEOS膜213、214中の酸素を容量絶縁膜205に供給する。
次に、図7(a)に示すように、下地酸化膜211、プライマ層212、第1のオゾンTEOS膜213及び第2のオゾンTEOS膜214からなる層間絶縁膜にコンタクトホール215を形成した後、第2のオゾンTEOS膜214の上に、チタン膜、窒化チタン膜、アルミニウム膜及び窒化チタン膜の積層膜からなる第2の配線層216を形成する。その後、窒素雰囲気下における400℃の温度下で30分間の第3の熱処理を行なって、第2の配線層216の緻密化及び低ストレス化を行なう。
次に、図7(b)に示すように、プラズマCVD法により、第2のオゾンTEOS膜214の上に第2の配線層216を覆うようにシリコン窒化膜からなる第2の保護膜217を堆積すると、第2の実施形態に係る半導体装置が得られる。
第2の実施形態によると、第1の配線層210及び第1の保護膜207と、第1のオゾンTEOS膜213との間に、下地依存性がないと共に第1のオゾンTEOS膜213とのなじみ性に優れた下地酸化膜211が介在しているため、第1のオゾンTEOS膜213は、第1の配線層210と第1の保護膜207との材料が異なる影響を受けることなく、つまり下地依存性の影響を受けることなく良好に成長するので、均一の厚さに形成される。
また、下地酸化膜211の上に疎水性のプライマ層212を形成した後、該プライマ層212の上に第1のオゾンTEOS膜213を成長させるため、第1のオゾンTEOS膜213はより一層良好に成長する。すなわち、オゾンTEOS膜は、疎水性の膜の表面には良好に成長するという性質を持っているので、第2の実施形態のように、疎水性のプライマ層212により下地酸化膜211の表面を疎水性にしておいてから第1のオゾンTEOS膜213を成長させると、ステップカバレッジに優れた第1のオゾンTEOS膜213、ひいてはステップカバレッジに優れた層間絶縁膜を形成することができる。
また、第1のオゾンTEOS膜213は、オゾン濃度が相対的に低い第1のオゾンTEOS法により形成されるため、空孔等の欠陥を生じさせることなく形成されると共に、膜中の水分が相対的に多くなる。第1のオゾンTEOS膜213は、膜中の水分が相対的に多いため、下地酸化膜211との密着性が向上する。
また、第2のオゾンTEOS膜214は、オゾン濃度が相対的に高い第2のオゾンTEOS法により形成されるため、膜中の水分が相対的に少ない。このため、第2のオゾンTEOS膜214は容量素子の容量絶縁膜205にストレスを多く与えるので、容量絶縁膜205は良好に自発分極する。
図8(a)及び(b)は、第1の配線層と第2の配線層との間の層間リーク電流の大きさと発生頻度との関係を示しており、図8(a)は第1の実施形態の場合を示し、図8(b)は第2の実施形態の場合を示している。層間リーク電流値が0.01nAである良品の頻度は、第1の実施形態では90%程度であるのに対して、第2の実施形態では100%であるから、第2の実施形態は、第1の実施形態に比べて、良品の頻度が大きく向上することが分かる。
尚、第2のオゾンTEOS膜214の厚さとしては、第1の実施形態と同様、0.3μm〜1.7μmの範囲内であることが好ましい。
また、第1の実施形態と同様、第1のオゾンTEOS法におけるオゾンの濃度は、25g/m3 以下であればよく、20g/m3 以下であることがより好ましく、第2のオゾンTEOS法におけるオゾンの濃度は、130g/m3 以上であればよく、150g/m3 以上であることがより好ましい。
尚、第2の実施形態においては、層間絶縁膜を、下地酸化膜211、プライマ層212、第1のオゾンTEOS膜213及び第2のオゾンTEOS膜214によって構成したが、これに代えて、下地酸化膜211を形成することなく、プライマ層212、第1のオゾンTEOS膜213及び第2のオゾンTEOS膜214によって構成してもよいし、又は、第1のオゾンTEOS膜213を形成することなく、下地酸化膜211、プライマ層212及び第2のオゾンTEOS膜214によって構成してもよい。
(第2の実施形態の変形例)
以下、第2実施形態の変形例に係る半導体装置及びその製造方法について、図9(a)〜(c)を参照しながら説明する。
まず、第1の実施形態と同様、半導体基板200上に、素子分離領域201及びFETのゲート電極202を形成した後、素子分離領域201及びゲート電極202の上に全面に亘って絶縁膜203を堆積し、その後、絶縁膜203の上における素子分離領域202の上方に、容量下部電極204、高誘電体膜又は高誘電体膜からなる容量絶縁膜205及び容量上部電極206からなる容量素子を形成する(図6(a)を参照)。
次に、第1の実施形態と同様、オゾンTEOS法により、容量素子を覆うようにシリコン酸化膜からなる第1の保護膜207を堆積した後、絶縁膜203にFETのコンタクトホール208を形成すると共に第1の保護膜207に容量素子のコンタクトホール209を形成し、その後、FETの不純物拡散層又は容量上部電極206と接続する第1の配線層210を形成する(図6(b)を参照)。
次に、図9(a)に示すように、常圧CVD法により、第1の配線層210及び第1の保護膜207の上に全面に亘って、不純物を含まないシリコン酸化膜、ボロン及びリンを含むシリコン酸化膜、リンを含むシリコン酸化膜又はボロンを含むシリコン酸化膜からなり例えば100nmの厚さを有する下地酸化膜211を堆積した後、該下地酸化膜211の上に、2〜5nmの厚さを持つ疎水性のプライマ層212を形成する。
次に、オゾン濃度が相対的に低い第1のオゾンTEOS法により、プライマ層212の上に例えば150nmの厚さを有し膜中の水分が相対的に多い第1のオゾンTEOS膜213を成長させる。
その後、第1のオゾンTEOS膜213に対して第1のプラズマ処理を行なって、第1のオゾンTEOS膜213の表面に第1の表面処理層213aを形成する。
第1のプラズマ処理としては、N2 ガス、NH3 ガス、N2O ガス、O2 ガス、Arガス、Cl2 ガス及びC26ガスの少なくとも1つを含むガスからなるプラズマを用いて行なう、プラズマコーティング又はプラズマスパッタエッチングであることが好ましい。
このようにすると、第1のオゾンTEOS膜213の表面に、数nm程度の厚さを持つ硬化層からなる第1の表面処理層213aが形成されるため、第1のオゾンTEOS膜213が有する水分の拡散阻止能力が向上する。
また、第1のプラズマ処理としては、N2 ガス、NH3 ガス及びN2O ガスの少なくとも1つを含むガスからなるプラズマを用いて行なう窒化処理であることが好ましい。
このようにすると、第1のオゾンTEOS膜213の表面に、水分の拡散阻止能力が高いシリコン窒化層からなる第1の表面処理層213aが形成されるため、第1のオゾンTEOS膜213から容量絶縁膜205への水分の拡散又は大気中の水分の第1のオゾンTEOS膜213への拡散を防止することができる。
次に、オゾン濃度が相対的に高い第2のオゾンTEOS法により、第1の表面処理層213aが形成されている第1のオゾンTEOS膜213の上に例えば0.3μm〜1.7μmの厚さを有し膜中の水分が相対的に少ない第2のオゾンTEOS膜214を成長させる。
その後、第2のオゾンTEOS膜214に対して第2のプラズマ処理を行なって、第2のオゾンTEOS膜214の表面に第2の表面処理層214aを形成する。
第2のプラズマ処理としては、N2 ガス、NH3 ガス、N2O ガス、O2 ガス、Arガス、Cl2 ガス及びC26ガスの少なくとも1つを含むガスからなるプラズマを用いて行なう、プラズマコーティング又はプラズマスパッタエッチングであることが好ましい。
このようにすると、第2のオゾンTEOS膜214の表面に、数nm程度の厚さを持つ硬化層からなる第2の表面処理層214aが形成されるため、第2のオゾンTEOS膜214が有する水分の拡散阻止能力が向上する。
また、第2のプラズマ処理としては、N2 ガス、NH3 ガス及びN2O ガスの少なくとも1つを含むガスからなるプラズマを用いて行なう窒化処理であることが好ましい。
このようにすると、第2のオゾンTEOS膜214の表面に、水分の拡散阻止能力が高いシリコン窒化層からなる第2の表面処理層214aが形成されるため、第2のオゾンTEOS膜214から容量絶縁膜205への水分の拡散又は大気中の水分の第2のオゾンTEOS膜214への拡散を防止することができる。
次に、図9(b)に示すように、下地酸化膜211、プライマ層212、第1のオゾンTEOS膜213及び第2のオゾンTEOS膜214からなる層間絶縁膜にコンタクトホール215を形成した後、第2のオゾンTEOS膜214の上に第2の配線層216を形成する。
次に、図9(c)に示すように、第2の実施形態と同様、プラズマCVD法により、第2のオゾンTEOS膜214の上に第2の配線層216を覆うように第2の保護膜217を堆積すると、第2の実施形態の変形例に係る半導体装置が得られる。
尚、第2の実施形態の変形例においては、第2のオゾンTEOS膜214を成長させた直後に、該第2のオゾンTEOS膜214に対して第2のプラズマ処理を行なって、第2のオゾンTEOS膜214の表面に第2の表面処理層214aを形成したが、これに代えて、第2のオゾンTEOS膜214を平坦化した後、第2のオゾンTEOS膜214にコンタクトホール215を形成した後、又は第2のオゾンTEOS膜214の上に第2の配線層216を形成した後に、第2のプラズマ処理を行なって第2の表面処理層214aを形成してもよい。
(第3の実施形態)
以下、第3の実施形態として、第1又は第2の実施形態に係る半導体装置を製造するための製造装置について、図10を参照しながら説明する。
図10は半導体装置の製造装置の概略全体構成を示しており、図10に示すように、チャンバー300の内部における上部には、半導体基板301を保持する基板ホルダー302が設けられている。基板ホルダー302の下部には、半導体基板301を加熱するためのヒーター303及び半導体基板301を静電吸着するための吸着プレート304が設けられている。吸着プレート304には電圧電源305が接続されており、該電圧電源305から吸着プレート304に電圧を印加することによって、半導体基板301を静電吸着できると共に半導体基板301に正又は負の静電気を帯電させることができる。
チャンバー300の外部には、TEOS用保温器310が設けられており、該TEOS用保温器310の内部には、TEOS液が貯留されるTEOS貯留槽311が収納されている。TEOS貯留槽311の内部には窒素ガス供給管312が延びており、該窒素ガス供給管312から供給される窒素ガスによってTEOS液はバブリングされる。TEOS貯留槽311の上部には、流量調節バルブ313を有するTEOS供給管314の一端が延びており、バブリングされることにより気体状になったTEOSは流量が調整されてTEOS供給管314の他端側に送られる。TEOS供給管314の途中には、ミスト発生帯電器315及びミスト粒径フィルター316が設けられている。
ミスト発生帯電器315は、気体状のTEOSをミスト化すると共にミストに正又は負の静電気を帯電させる。気体状のTEOSをミスト化する方法としては、超音波振動子を利用する方法、圧力差を利用する方法又はベンチュリ霧化器を用いる方法等が挙げられ、ミストに静電気を帯電させる方法としては、気体放電例えばコロナ放電により放射された電子をミストに付着させて負の静電気を帯電させる方法が挙げられる。
また、ミスト粒径フィルター316は、TEOSからなるミストのうち所定の粒径以下のミスト、例えば0.01μm〜数μmの粒径を有するミストのみを通過させる。ミスト粒径フィルター316としては、例えばメッシュ等のように機械的に取り除く第1の方法、ミストを輸送する輸送管をジグザグ状に設けておくと共にミストが有する速度を利用する方法、具体的には、ミストの粒径が大きいものほど運動エネルギーが大きいために輸送管の曲部の壁面に衝突し易いという原理を利用して粒径の大きいミストを取り除く第2の方法、又は、ミストが有する電荷を利用する方法、具体的には、ミストを輸送する輸送管に電場を与えておき、ミストの粒径が大きいものほど電気エネルギーが大きいために輸送管の壁面に衝突し易いという原理を利用して粒径の大きいミストを取り除く第3の方法等が挙げられる。
チャンバー300の外部には、オゾンを生成するオゾナイザー320が設けられており、酸素ガス供給管321から供給される酸素ガスはオゾナイザー320によって、オゾンガスを含む酸素ガス(本明細書では、このようなガスを単にオゾンと称する。)になる。オゾナイザー320の内部には、流量調整バルブ322を有するオゾン供給管323の一端が延びており、生成されたオゾンは流量が調整されてオゾン供給管323の他端側に送られる。
TEOS供給管314の他端及びオゾン供給管323の他端は合流してオゾンTEOS供給管330の一端に接続されており、TEOS供給管314から送られるTEOSとオゾン供給管323から送られるオゾンは、混合されてオゾンTEOS供給管330の他端側に送られる。
チャンバー300の外部には、HMDS用保温器340が設けられており、該HMDS用保温器340の内部には、HMDS液が貯留されるHMDS貯留槽341が収納されている。HMDS貯留槽341の内部には窒素ガス供給管342が延びており、該窒素ガス供給管342から供給される窒素ガスによってHMDS液はバブリングされる。HMDS貯留槽341の上部には、流量調節バルブ343を有するHMDS供給管344の一端が延びており、バブリングされることにより気体状になったHMDSは流量が調整されてHMDS供給管344の他端側に送られる。
オゾンTEOS供給管330の他端及びHMDS供給管344の他端は、オゾンTEOSとHMDSとを混合する三方弁350を介して原料供給管351の一端に接続されており、オゾンTEOS及びHMDSは、単独で又は混合されて原料供給管351からチャンバー300の内部に供給された後、原料供給部352から半導体基板301の表面に供給される。
本発明に係る半導体装置の製造装置によると、ステップカバレッジに優れたオゾンTEOS膜を成長させることができる。
(a)〜(c)は第1実施形態に係る半導体装置の製造方法の各工程を示す断面図である。 (a)及び(b)は第1実施形態に係る半導体装置の製造方法の各工程を示す断面図である。 第1の実施形態を評価するために行なった実験結果を示し、第1の従来例、第2の従来例及び第1の実施形態における容量絶縁膜の残留分極量を示す図である。 (a)は第2の従来例において層間リーク電流が発生しない頻度を示す図であり、(b)は第1の実施形態において層間リーク電流が発生しない頻度を示す図である。 (a)〜(c)は第1の実施形態の変形例に係る半導体装置の製造方法の各工程を示す断面図である。 (a)〜(c)は第2実施形態に係る半導体装置の製造方法の各工程を示す断面図である。 (a)及び(b)は第2実施形態に係る半導体装置の製造方法の各工程を示す断面図である。 (a)は第1の実施形態において層間リーク電流が発生しない頻度を示す図であり、(b)は第2の実施形態において層間リーク電流が発生しない頻度を示す図である。 (a)〜(c)は第2の実施形態の変形例に係る半導体装置の製造方法の各工程を示す断面図である。 本発明に係る半導体装置の製造装置を示す概略全体構成図である。 (a)〜(c)は従来例に係る半導体装置の製造方法の各工程を示す断面図である。 (a)及び(b)は従来例に係る半導体装置の製造方法の各工程を示す断面図である。
符号の説明
100 半導体基板
101 素子分離領域
102 ゲート電極
103 絶縁膜
104 容量下部電極
105 容量絶縁膜
106 容量上部電極
107 第1の保護膜
108 コンタクトホール
109 コンタクトホール
110 第1の配線層
111 下地酸化膜
112 第1のオゾンTEOS膜
112a 第1の表面処理層
113 第2のオゾンTEOS膜
113a 第2の表面処理層
114 コンタクトホール
115 第2の配線層
116 第2の保護膜
200 半導体基板
201 素子分離領域
202 ゲート電極
203 絶縁膜
204 容量下部電極
205 容量絶縁膜
206 容量上部電極
207 第1の保護膜
208 コンタクトホール
209 コンタクトホール
210 第1の配線層
211 下地酸化膜
212 プライマ層
213 第1のオゾンTEOS膜
213a 第1の表面処理層
214 第2のオゾンTEOS膜
214a 第2の表面処理層
215 コンタクトホール
216 第2の配線層
217 第2の保護膜
300 チャンバー
301 半導体基板
302 基板ホルダー
303 ヒーター
304 吸着プレート
305 電圧電源
310 TEOS用保温器
311 TEOS貯留槽
312 窒素ガス供給管
313 流量調整バルブ
314 TEOS供給管
315 ミスト発生帯電器
316 ミスト粒径フィルター
320 オゾナイザー
321 酸素ガス供給管
322 流量調整バルブ
323 オゾン供給管
330 オゾンTEOS供給管
340 HMDS用保温器
341 HMDS貯留槽
342 窒素ガス供給管
343 流量調整バルブ
344 HMDS供給管
350 三方弁
351 原料供給管
352 原料供給部

Claims (6)

  1. 半導体基板を保持する基板ホルダーを有するチャンバーと、
    前記チャンバー内に、気体状のTEOSとオゾンガスとの混合物を供給するオゾンTEOS供給手段と、
    前記チャンバー内に、疎水性を有する気体状のプライマ剤を供給するプライマ剤供給手段とを備え
    前記オゾンTEOS供給手段は、気体状のTEOSをミスト化してから前記オゾンガスと混合する手段を有していることを特徴とする半導体装置の製造装置。
  2. 前記オゾンTEOS供給手段は、気体状のTEOSからなるミストに帯電させる手段を有していることを特徴とする請求項に記載の半導体装置の製造装置。
  3. 前記基板ホルダーは、前記ミストが帯電している極性と反対の極性を前記半導体基板に与える手段を有していることを特徴とする請求項に記載の半導体装置の製造装置。
  4. 前記オゾンTEOS供給手段から供給される前記混合物と前記プライマ剤供給手段から供給される前記プライマ剤とをそれぞれ単独で又は混合して前記チャンバー内に供給する混合物供給手段をさらに備えていることを特徴とする請求項1に記載の半導体装置の製造装置。
  5. 半導体基板を保持する基板ホルダーを有するチャンバーと、
    前記チャンバー内に、気体状のTEOSとオゾンガスとの混合物を供給するオゾンTEOS供給手段と、
    前記チャンバー内に、疎水性を有する気体状のプライマ剤を供給するプライマ剤供給手段と、
    前記オゾンTEOS供給手段から供給される前記混合物と前記プライマ剤供給手段から供給される前記プライマ剤とをそれぞれ単独で又は混合して前記チャンバー内に供給する混合物供給手段とを備えていることを特徴とすることを特徴とする半導体装置の製造装置。
  6. 前記プライマ剤はヘキサメチルジシラザンであることを特徴とする請求項1又は5に記載の半導体装置の製造装置。
JP2004026523A 2000-04-11 2004-02-03 半導体装置の製造装置 Expired - Fee Related JP3944487B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004026523A JP3944487B2 (ja) 2000-04-11 2004-02-03 半導体装置の製造装置

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2000109168 2000-04-11
JP2004026523A JP3944487B2 (ja) 2000-04-11 2004-02-03 半導体装置の製造装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2000337592A Division JP3644887B2 (ja) 2000-04-11 2000-11-06 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JP2004158880A JP2004158880A (ja) 2004-06-03
JP3944487B2 true JP3944487B2 (ja) 2007-07-11

Family

ID=32827295

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004026523A Expired - Fee Related JP3944487B2 (ja) 2000-04-11 2004-02-03 半導体装置の製造装置

Country Status (1)

Country Link
JP (1) JP3944487B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4968063B2 (ja) 2005-03-01 2012-07-04 富士通セミコンダクター株式会社 半導体装置及びその製造方法
KR100944193B1 (ko) * 2005-03-01 2010-02-26 후지쯔 마이크로일렉트로닉스 가부시키가이샤 반도체 장치의 제조 방법
JP4657859B2 (ja) * 2005-09-09 2011-03-23 ローム株式会社 多孔質薄膜の製造方法、多孔質薄膜およびこれを用いた半導体装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2969596B2 (ja) * 1989-10-06 1999-11-02 アネルバ株式会社 Cvd装置
JPH053258A (ja) * 1990-09-25 1993-01-08 Kawasaki Steel Corp 層間絶縁膜の形成方法
JPH04143278A (ja) * 1990-10-05 1992-05-18 Hitachi Electron Eng Co Ltd 常圧cvd装置
JP2906006B2 (ja) * 1992-10-15 1999-06-14 東京エレクトロン株式会社 処理方法及びその装置
JPH06326087A (ja) * 1993-05-11 1994-11-25 Nippon Steel Corp 半導体集積回路の製造方法及びその製造装置
JPH0766287A (ja) * 1993-08-23 1995-03-10 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
KR970007116B1 (ko) * 1993-08-31 1997-05-02 삼성전자 주식회사 반도체장치의 절연층 형성방법 및 그 형성장치
JPH08102442A (ja) * 1994-09-30 1996-04-16 Nec Yamagata Ltd 化学気相成長装置
JPH11209876A (ja) * 1998-01-26 1999-08-03 Nippon Asm Kk 薄膜形成装置及び方法

Also Published As

Publication number Publication date
JP2004158880A (ja) 2004-06-03

Similar Documents

Publication Publication Date Title
JP3644887B2 (ja) 半導体装置およびその製造方法
US6576570B2 (en) Method for improving thickness uniformity of deposited ozone-teos silicate glass layers
US6930013B2 (en) Method of forming a capacitor of an integrated circuit device
US6770567B2 (en) Method of reducing particulates in a plasma etch chamber during a metal etch process
US20080169571A1 (en) Semiconductor device and method for manufacturing the same
GB2362032A (en) Method for fabricating capacitors of a semiconductor device
US7531422B2 (en) Method for fabricating capacitor in semiconductor device using hafnium terbium oxide dielectric layer
JP3944487B2 (ja) 半導体装置の製造装置
US7501325B2 (en) Method for fabricating semiconductor device
JP4017601B2 (ja) キャパシタ形成方法及びキャパシタ誘電体層形成方法
KR100331270B1 (ko) TaON박막을 갖는 커패시터 제조방법
JP2005101637A (ja) 半導体装置及びその製造方法
TWI837677B (zh) 用於高溫清潔的處理
US6787477B2 (en) Methods of forming dielectric layers and methods of forming capacitors
US6790676B2 (en) Method for producing a ferroelectric layer
JP2004022702A (ja) 強誘電体キャパシタ及びその製造方法並びに強誘電体メモリ
JPH09199445A (ja) 半導体装置の製造方法
JP3916383B2 (ja) 半導体装置及びその製造方法
JP2002299332A (ja) プラズマ成膜方法及びプラズマcvd装置
KR20010026495A (ko) 강유전체 메모리 소자 및 그 제조방법
JP2003273095A (ja) プラズマcvd成膜方法
JPH0927457A (ja) 薄膜堆積方法
KR100422566B1 (ko) 반도체 소자의 커패시터 형성방법
JP2004247324A (ja) 強誘電体キャパシタの製造方法
JP2004063891A (ja) 強誘電体メモリの製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070123

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070228

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070327

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070409

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110413

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120413

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130413

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130413

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140413

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees