CN109346466B - 半导体结构和驱动芯片 - Google Patents

半导体结构和驱动芯片 Download PDF

Info

Publication number
CN109346466B
CN109346466B CN201810940876.2A CN201810940876A CN109346466B CN 109346466 B CN109346466 B CN 109346466B CN 201810940876 A CN201810940876 A CN 201810940876A CN 109346466 B CN109346466 B CN 109346466B
Authority
CN
China
Prior art keywords
region
type
metal oxide
field effect
isolation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810940876.2A
Other languages
English (en)
Other versions
CN109346466A (zh
Inventor
杜益成
王猛
喻慧
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hangzhou Silergy Semiconductor Technology Ltd
Original Assignee
Hangzhou Silergy Semiconductor Technology Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hangzhou Silergy Semiconductor Technology Ltd filed Critical Hangzhou Silergy Semiconductor Technology Ltd
Priority to CN201810940876.2A priority Critical patent/CN109346466B/zh
Publication of CN109346466A publication Critical patent/CN109346466A/zh
Priority to US16/531,270 priority patent/US11031388B2/en
Application granted granted Critical
Publication of CN109346466B publication Critical patent/CN109346466B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0635—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with bipolar transistors and diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/761—PN junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823481—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/6871—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0063—High side switches, i.e. the higher potential [DC] or life wire [AC] being directly connected to the switch and not via the load
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0072—Low side switches, i.e. the lower potential [DC] or neutral wire [AC] being directly connected to the switch and not via the load

Abstract

本发明提供了一种半导体结构和驱动芯片，在所述的半导体结构中，由于隔离区域中除了设置所述第一隔离环和第二环，以分别吸收所述第一载流子和第二载流子，还设置了用于阻挡所述第一载流子和第二载流子的横向流动，以增加所述第一载流子和第二载流子在所述半导体衬底中的流动路径的横向阻挡部件，因而，可以将所述第一隔离环和第二隔离环的面积设置得比较小，有效的减小了所述驱动芯片的整体面积。

Description

半导体结构和驱动芯片
技术领域
本发明涉及半导体技术领域，更具体地，涉及一种半导体结构和驱动芯片。
背景技术
诸如电机等驱动芯片的内部，往往都会存在多个半桥电路，两个半桥电路之间会连接有感性负载。如图1所示，其为现有的电机驱动芯片，该驱动芯片的多个半桥电路中的其中一个半桥电路的高压侧HS MOSFET通过电感L与另一个半桥电路的低压侧LS MOSFET相连，其中，在图1中，高压侧HS MOSFET 与低压侧LS MOSFET均位于N型阱区Nwell，二者均包括位于阱区Nwell中的 P型体区Pbody、位于Pbody中的源极区N+和体接触区P+、栅介质层(图1中未标记)、位于栅介质层上的栅极导体Ploy以漏极区N+，高压侧HS MOSFET 的漏电极D接输入电压VIN，源电极S与衬底电极相连的节点通过电感L与低压侧LS MOSFET的漏电极D相连，低压侧LS MOSFET的衬底电极相连的节点接参考地电压GND。在图1所示的驱动芯片正常工作时，两路半桥电路会通过中间的电感L来实现正向MOSFET的导通和反向体二极管的续流过程。其中，在反向体二极管的续流过程中，高压侧HS MOSFET和低压侧LS MOSFET之间寄生的PNPN结构处于正向偏置状态，并伴随着PNP(Pbody-Nwell-Psub)的导通，以及伴随着NPN(Nwell-Psub-Nwell)的导通，当高压侧PNP的集电极电流(也可表述为空穴载流子)到达低压侧并作为低压侧NPN的基极电流且促进低压侧的Nwell向Psub注入电子的时候，当低侧NPN的集电极电流(也可以表述为电子载流子)到达高压侧的Nwell并作为高压侧PNP的基极电流的时候，就会导致PNPN晶闸管开启并导致驱动芯片内部电流不受控而坏死。
对于上述驱动芯片存在的问题，常规的解决方案是在高压侧HS MOSFET 和低压侧LS MOSFET之间设置隔离区ISO，并在隔离区ISO形成如图1所示的 P型隔离环Pring和N型隔离环Nring，以分别P型隔离环用于吸收高压侧注入的空穴载流子，N型隔离环Pring用于吸收低压侧注入的电子载流子，但这往往需要耗费非常大的面积，才可以保证芯片在额定电压额定电流下不触发内部正偏的PNPN晶闸管开启。
发明内容
有鉴于此，本发明提供一种一种半导体结构和驱动芯片，以将驱动电路的高压侧晶体管和低压侧晶体管之间的隔离区域的面积，并可确保驱动芯片在额定电压额定电流下不触发内部晶闸管的开启。
一种半导体结构，包括：
半导体衬底，所述半导体衬底具有第一区域、第二区域以及位于所述第一区域和第二区域之间隔离区域，
位于所述隔离区域中的隔离结构，所述隔离结构包括具有第一掺杂类型的第一隔离环以及具有第二掺杂类型的第二隔离环，所述第一隔离环用于吸收由所述第一区域向所述第二区域流动的第一载流子，所述第二隔离环用于吸收由所述第二区域向所述第一区域流动的第二载流子，
其中，所述隔离结构还包括横向阻挡部件，所述横向阻挡部件用于阻挡所述第一载流子和第二载流子的横向流动，以增加所述第一载流子和第二载流子在所述半导体衬底中的流动路径。
优选地，所述横向阻挡部件包括至少一个由所述半导体衬底的表面延伸至所述半导体衬底中的沟槽，
位于所述沟槽中的绝缘材料，所述绝缘材料至少覆盖在所述沟槽的侧壁和底部，
沿所述半导体衬底的厚度方向，所述沟槽在所述半导体衬底中的延伸深度大于所述第一隔离环和第二隔离环在所述半导体衬底中的延伸深度。
优选地，所述第第一隔离环包括与所述第一区域相邻的第一部分，以及与所述第二区域相邻的第二部分，
所述第二隔离环位于所述第二隔离环的第一部分与第二部分之间。
优选地，至少一个所述沟槽位于所述第一隔离环的第一部分和所述第二隔离环之间。
优选地，至少一个所述沟槽位于所述第二隔离环和所述第一隔离环的第二部分之间。
优选地，所述第一载流子为空穴载流子，所述第二载流子为电子载流子，
所述第一掺杂类型为P型，所述第二掺杂类型为N型，
所述第一隔离环接的电位低于所述第二隔离环所接的电位。
优选地，所述半导体衬底为P型半导体衬底，所述第一区域具有N型的第一阱区，所述第一阱区和第二区域中分别设置有第一N型金属氧化物半导体场效应晶体管和第二N型金属氧化物半导体场效应晶体管，
位于所述第一N型金属氧化物半导体场效应晶体管的源极区域中的P型体区、所述第一阱区以及所述半导体衬底构成寄生的PNP晶体管，
所述第一阱区、半导体衬底以及所述第二N型金属氧化物半导体场效应晶体管中的N型区域构成寄生的NPN晶体管，所述N型区域与所述半导体衬底相邻，
当所述PNP晶体管导通时，所述第一载流子由经所述PNP晶体管向所述第二区域方向流动，
当所述NPN晶体管导通时，所述第二载流子由经所述NPN晶体管向所述第一区域方向流动。
优选地，所述第二区域中具有N型的第二阱区，所述第二N型金属氧化物半导体场效应晶体管设置在所述第二阱区中，
所述N型区域为所述第二阱区。
优选地，所述第一N型金属氧化物半导体场效应晶体管的漏电极接第一电位，源电极耦合到所述第二N型金属氧化物半导体场效应晶体管的漏电极，
所述第二N型金属氧化物半导体场效应晶体管的漏电极接第二电位，
所述第一电位大于所述第二电位。
优选地，所述第一N型金属氧化物半导体场效应晶体管为第一半桥电路的高压侧晶体管，所述第二N型金属氧化物半导体场效应晶体管所述第二半桥电路的低压侧晶体管，
所述第一N型金属氧化物半导体场效应晶体管的源电极通过感性元件耦合到所述第二N型金属氧化物半导体场效应晶体管的漏电极。
优选地，所述第一N型金属氧化物半导体场效应晶体管的源极位于所述P 型体区中。
优选地，所述横向阻挡部件用于增加所述第一隔离环对所述第一载流子的吸收，以及增加所述第二隔离环对所述第二载流子的吸收。
一种驱动芯片，包括上述任意一项半导体结构和感性元件，
所述第一N型金属氧化物半导体场效应晶体管为所述驱动芯片中第一半桥电路的高压侧晶体管，
所述第二N型金属氧化物半导体场效应晶体管为所述驱动芯片中第二半桥电路的低压侧晶体管，
所述第一N型金属氧化物半导体场效应晶体管的源电极通过感性元件耦合到所述第二N型金属氧化物半导体场效应晶体管的漏电极。
由上可见，在本发明提供的半导体结构和驱动芯片中，由于隔离区域中除了设置所述第一隔离环和第二隔离环，以分别吸收所述第一载流子和第二载流子，还设置了用于阻挡所述第一载流子和第二载流子的横向流动，以增加所述第一载流子和第二载流子在所述半导体衬底中的流动路径的横向阻挡部件，因而，可以将所述第一隔离环和第二隔离环的面积设置得比较小，有效的减小了所述驱动芯片的整体面积。
附图说明
通过以下参照附图对本发明实施例的描述，本发明的上述以及其他目的、特征和优点将更为清楚，在附图中：
图1现有的电机驱动芯片的局部结构示意图；
图2为依据本发明实施例的半导体结构剖面图。
具体实施方式
以下将参照附图更详细地描述本发明。在各个附图中，相同的组成部分采用类似的附图标记来表示。为了清楚起见，附图中的各个部分没有按比例绘制。此外，可能未示出某些公知的部分。为了简明起见，可以在一幅图中描述经过数个步骤后获得的结构。在下文中描述了本发明的许多特定的细节，例如每个组成部分的结构、材料、尺寸、处理工艺和技术，以便更清楚地理解本发明。但正如本领域的技术人员能够理解的那样，可以不按照这些特定的细节来实现本发明。
本发明提供了一种半导体结构，其主要包括半导体衬底，所述半导体衬底具有第一区域、第二区域以及位于所述第一区域与第二区域之间的隔离区域，所述隔离区域中设置有隔离结构，所述隔离结构包括具有第一掺杂类型的第一隔离环以及具有第二掺杂类型的第二隔离环，所述第一隔离环用于吸收由所述第一区域向所述第二区域流动的第一载流子，所述第二隔离环用于吸收由所述第二区域向所述第一区域流动的第二载流子，且所述隔离结构还包括横向阻挡部件，所述横向阻挡部件用于阻挡所述第一载流子和第二载流子的横向流动，以增加所述第一载流子和第二载流子在所述半导体衬底中的流动路径。其中，所述第一隔离环和第二隔离环均关于第一轴对称，所述第一区域和第二区域也关于所述第一轴对称，所述隔离区域也关于所述第一轴对称，同样由所述第一隔离环和第二隔离环构成的隔离结构也关于所述第一轴的对称，所述第一轴与第二轴垂直，所述第一区域、隔离区与和第二区域沿所述第二轴方向依次排列。此外，所述横向阻挡部件还用于增加所述第一隔离环对所述第一载流子的吸收，以及增加所述第二隔离环对所述第二载流子的吸收。
为了更好的解释依据本发明的半导体结构，图2示出了依据本发明实施例提供的一种半导体结构的剖面结构示意图，下面将结合图2进一步阐述本发明。
在本实施例的所述半导体结构中，所述第一载流子为空穴和电子中的一种，所述第二载流子为空穴和电子中的另一种，在本实施例中，所述第一载流子为空穴载流子，所述第二载流子为电子载流子，则所述第一掺杂类型为P型，所述第二掺杂类型为N型，第一隔离环所接的电位低于所述第二隔离环所接的电位。
如图2所示，在本实施例中，所述半导体衬底为P型半导体衬底Psub，所述半导体衬底Psub的第一区域Ⅰ中具有N型的第一阱区Nwell，可选择的，所述半导体衬底Psub的第二区域Ⅱ中还可具有N的第二阱区Nwell，第一阱区 Nwell和第二阱区Nwell中分别设置有第一N型金属氧化物半导体场效应晶体管和第二N型金属氧化物半导体场效应晶体管。所述第一N型金属氧化物半导体场效应晶体管和第二N型金属氧化物半导体场效应晶体管均可包括位于源极区域(晶体管的源极所在的区域)的P型体区Pbody，位于Pbody中的N型源极区N+，以及位于漏极区域(晶体管的漏极所在的区域)中的漏极区N+，位于所述半导衬底Psub的表面的栅氧化层(图中未标记)和位于栅氧化层上的栅极导体Poly，此外，还均包括位于P型体区Pbody中的P型体接触区P+，其可以与所述源极区N+接相同的电位。在实施例一中，所述第一N型金属氧化物半导体场效应晶体管相对于第二N型金属氧化物半导体场效应晶体管而言，为高压晶体管，即所述第一N型金属氧化物半导体场效应晶体管上所加的电压大于第二N型金属氧化物半导体场效应晶体管上的电压，例如，所述第一N型金属氧化物半导体场效应晶体管为第一半桥电路的高压侧晶体管，所述第二N型金属氧化物半导体场效应晶体管所述第二半桥电路的低压侧晶体管。因此，第一N 型金属氧化物半导体场效应晶体管的漏电极D接的第一电位大于第二N型金属氧化物半导体场效应晶体管的源电极S接的第二电位，而第一N型金属氧化物半导体场效应晶体管的源电极S例如通过一个感性元件电感L耦合到第二N型金属氧化物半导体场效应晶体管的漏电极D。在实施例一中，所述第一电位可以为输入电源VIN的电位，所述第二电位可以为参考地GND的电位。
由图2可以看出，所述第一N型金属氧化物半导体场效应晶体管的P型体区Pbody、所述第一阱区Nwell以及所述半导体衬底Psub构成寄生的PNP晶体管，而所述第一阱区Nwell、半导体衬底Psub以及所述第二N型金属氧化物半导体场效应晶体管中的N型区域构成寄生的NPN晶体管。其中，所述N型区域与所述半导体衬底Psub相邻，例如在实施例一中为第二阱区Nwell，在其它实施例中，若所述第二区域Ⅱ中不包括第二阱区Nwell的话，所述N型区域也可以为第二N型金属氧化物半导体场效应晶体管的漏极区N+。当所述第一N 型金属氧化物半导体场效应晶体管与第二N型金属氧化物半导体场效应晶体管均处于关断状态下，且电感L通过第一N型金属氧化物半导体场效应晶体管的体二极管和第二N型金属氧化物半导体场效应晶体管的体二极管续流期间，由所述PNP晶体管和NPN晶体管构成的寄生的PNPN晶闸管处于正向偏置状态下时，伴随着所述PNP晶体管和NPN晶体管的导通，所述第一载流子由经所述 PNP晶体管向所述第二区域方向流动，当所述NPN晶体管导通时，所述第二载流子由经所述NPN晶体管向所述第一区域方向流动。若此时，不阻止所述第一载流子向所述第二区域方向流动，以及不阻止所述第二载流子向所述第一区域方向流动的话，所述第一载流子到达所述第二区域会进一步促进所述第二阱区 Nwell向半导体衬底Psub注入更多的所述第二载流子，更多的所述第二载流子到达所述第一区域时，会导致所述PNPN晶闸管的开启并导致所述半导体结构因内部的电流不受控而失效。
在本实施例中，如图2所示，第一隔离环Pring包括与第一区域Ⅰ相邻的第一部分，以及与第二区域Ⅱ相邻的第二部分，第二隔离环Nring位于第二隔离环 Pring的第一部分与第二部分之间。当第一载流子空穴载流子从第一区域Ⅰ向第二区域Ⅱ方向流动时，在流经到隔离区ISO时，由于第一隔离环Pring接的电位较低，空穴会朝着低电位的方向流动，因而会大部分流向第一隔离环Pring，以被第一隔离环Pring吸收，并泄放，从而减小流动到第二区域Ⅱ的所述第一载流子的数量，以避免大量空穴载流子流到所述第二区域Ⅱ中。当第二载流子电子载流子从第二区域Ⅱ向第一区域Ⅰ方向流动时，在流经到隔离区ISO时，由于第二隔离环Nring接的电位较高，电子会朝着高电位的方向流动，会大部分流向第二隔离环Nring，以被第二隔离环Nring吸收并泄放，从而减小流动到第一区域Ⅰ的所述第二载流子的数量。
为了减小隔离区ISO所占的面积，需要尽可能的减小第一隔离环Pring和第二隔离环Nring的面积，然而，第一隔离环Pring和第二隔离环Nring的面积的减小又会影响二者对第一载流子和第二载流子的吸收效果，使得上述的PNPN 晶闸管仍可能处于开启状态，使得所述半导体结构失效。然而在依据本发明的实施例中，隔离区域ISO中还设置有用于阻挡所述第一载流子和第二载流子的横向流动，以增加所述第一载流子和第二载流子在所述半导体衬底中的流动路径的横向阻挡部件，其中，所述横向阻挡部件主要增加所述第一载流子在所述半导体衬底的第一区域中的流动路径，以及增加所述第二载流子在所述半导体衬底中的第二区域中的流动路径。由于第一载流子空穴载流子和第二载流子电子载流子在半导体衬底Psub中的流动路径增加，对于电子载流子而言，其在P 型半导体衬底Psub的第二区域Ⅱ中的流动路径增加，可以增加其与半导体衬底 Psub中的空穴复合的数量，同时其在流动过程中，会被所述横向部件阻挡其横向流动，因而会使得更多的电子流向所接电位较高的第二隔离环Nring以被第二隔离环Pring吸收并泄放，即所述横行阻挡部件的存在，增加了第二隔离环Nring 对所述第二载流子的吸收量，这种情况下，即便是第二隔离环PNring的面积设置得较小，也能有效的吸收所述第二载流子，而对于空穴载流子而言，其被所述横向阻挡部件阻挡向所述第二区域的横向流动，使得其在半导体衬底Psub的第一区域Ⅰ中的流动路径增加，那么就会有更多的空穴流向所接电位较低的第一隔离环Pring以被第一隔离环Nring吸收并泄放，即所述横向阻挡部件的存在，增加了第一隔离环Pring对所述第一载流子的吸收量，这种情况下，即便是第一隔离环Pring的面积设置得较小，也能有效的吸收所述第一载流子。
由上可见，依据本发明实施例提供的半导体结构中，由于隔离区域中除了设置所述第一隔离环和第二隔离环，以分别吸收所述第一载流子和第二载流子，还设置了用于阻挡所述第一载流子和第二载流子的横向流动，以增加所述第一载流子和第二载流子在所述半导体衬底中的流动路径的横向阻挡部件，因而，可以将所述第一隔离环和第二隔离环的面积设置得比较小，有效的减小了所述半导体结构的整体面积。
继续参考图2所示，在本实施例中，所述横向阻挡部件包括一个或多个由半导体衬底Psub的表面延伸至半导体衬底Psub中的沟槽T，其中，沟槽T用绝缘材料填充，或者所述绝缘材料至少要覆盖在所述沟槽的侧壁和底部。沿所述半导体衬底的厚度方向(所述厚度方向与所述第一区域、第二区域和隔离区这三个区域的排布方向垂直)，沟槽T在半导体衬底Psub中的延伸深度大于第一隔离环Nring和第二隔离环Pring在半导体衬底Psub中的延伸深度。
进一步的，为了使得所述隔离部件能更好的阻挡所述第一载流子的横向流动，以增加所述第一隔离环对所述第一载流子的吸收，以及第二隔离环对所述第二载流子的吸收，在第一隔离环Pring的第一部分和第二隔离环Nring之间至少设置一个所述沟槽T和/或在第二隔离环Nring与第一隔离环Pring的第二部分之间也可以至少设置一个沟槽T。此外，沟槽T在其它实施例中，还可以设置在所述区域的其它位置上，只要能阻挡所述第一载流子和第二载流子的横向流动，以增加所述第一载流子和第二载流子在所述半导体衬底中的流动路径，以及增加所述第一隔离环对所述第一载流子的吸收和/或增加所述第二隔离环对所述第二载流子的吸收即可。
此外，本发明还提供了一种驱动芯片，例如电机驱动芯片，所述驱动芯片包括本发明实施例提供的所述的半导体结构和感性元件，其中，所述第一N型金属氧化物半导体场效应晶体管为所述驱动芯片中第一半桥电路的高压侧晶体管，所述第二N型金属氧化物半导体场效应晶体管为所述驱动芯片中第二半桥电路的低压侧晶体管，所述第一N型金属氧化物半导体场效应晶体管的源电极通过感性元件耦合到所述第二N型金属氧化物半导体场效应晶体管的漏电极。
依照本发明的实施例如上文所述，这些实施例并没有详尽叙述所有的细节，也不限制该发明仅为所述的具体实施例。显然，根据以上描述，可作很多的修改和变化。本说明书选取并具体描述这些实施例，是为了更好地解释本发明的原理和实际应用，从而使所属技术领域技术人员能很好地利用本发明以及在本发明基础上的修改使用。本发明仅受权利要求书及其全部范围和等效物的限制。

Claims (13)

1.一种半导体结构，包括：
半导体衬底，所述半导体衬底具有第一区域、第二区域以及位于所述第一区域和第二区域之间隔离区域，
位于所述隔离区域中的隔离结构，所述隔离结构包括具有第一掺杂类型的第一隔离环以及具有第二掺杂类型的第二隔离环，所述第一隔离环用于吸收由所述第一区域向所述第二区域流动的第一载流子，所述第二隔离环用于吸收由所述第二区域向所述第一区域流动的第二载流子，
其中，所述隔离结构还包括横向阻挡部件，所述横向阻挡部件用于阻挡所述第一载流子和第二载流子的横向流动，以增加所述第一载流子和第二载流子在所述半导体衬底中的流动路径。
2.根据权利要求1所述的半导体结构，其特征在于，所述横向阻挡部件包括至少一个由所述半导体衬底的表面延伸至所述半导体衬底中的沟槽，
位于所述沟槽中的绝缘材料，所述绝缘材料至少覆盖在所述沟槽的侧壁和底部，
沿所述半导体衬底的厚度方向，所述沟槽在所述半导体衬底中的延伸深度大于所述第一隔离环和第二隔离环在所述半导体衬底中的延伸深度。
3.根据权利要求2所述的半导体结构，其特征在于，
所述第一隔离环包括与所述第一区域相邻的第一部分，以及与所述第二区域相邻的第二部分，
所述第二隔离环位于所述第一隔离环的第一部分与第二部分之间。
4.根据权利要求3所述的半导体结构，其特征在于，至少一个所述沟槽位于所述第一隔离环的第一部分和所述第二隔离环之间。
5.根据权利要求3所述的半导体结构，其特征在于，至少一个所述沟槽位于所述第二隔离环和所述第一隔离环的第二部分之间。
6.根据权利要求1所述的半导体结构，其特征在于，所述第一载流子为空穴载流子，所述第二载流子为电子载流子，
所述第一掺杂类型为P型，所述第二掺杂类型为N型，
所述第一隔离环接的电位低于所述第二隔离环所接的电位。
7.根据权利要求6所述的半导体结构，其特征在于，所述半导体衬底为P型半导体衬底，所述第一区域具有N型的第一阱区，所述第一阱区和第二区域中分别设置有第一N型金属氧化物半导体场效应晶体管和第二N型金属氧化物半导体场效应晶体管，
位于所述第一N型金属氧化物半导体场效应晶体管的源极区域中的P型体区、所述第一阱区以及所述半导体衬底构成寄生的PNP晶体管，
所述第一阱区、半导体衬底以及所述第二N型金属氧化物半导体场效应晶体管中的N型区域构成寄生的NPN晶体管，所述N型区域与所述半导体衬底相邻，
当所述PNP晶体管导通时，所述第一载流子由经所述PNP晶体管向所述第二区域方向流动，
当所述NPN晶体管导通时，所述第二载流子由经所述NPN晶体管向所述第一区域方向流动。
8.根据权利要求7所述的半导体结构，其特征在于，所述第二区域中具有N型的第二阱区，所述第二N型金属氧化物半导体场效应晶体管设置在所述第二阱区中，
所述N型区域为所述第二阱区。
9.根据权利要求7所述的半导体结构，其特征在于，所述第一N型金属氧化物半导体场效应晶体管的漏电极接第一电位，源电极耦合到所述第二N型金属氧化物半导体场效应晶体管的漏电极，
所述第二N型金属氧化物半导体场效应晶体管的漏电极接第二电位，
所述第一电位大于所述第二电位。
10.根据权利要求7所述的半导体结构，其特征在于，
所述第一N型金属氧化物半导体场效应晶体管为第一半桥电路的高压侧晶体管，所述第二N型金属氧化物半导体场效应晶体管为第二半桥电路的低压侧晶体管，
所述第一N型金属氧化物半导体场效应晶体管的源电极通过感性元件耦合到所述第二N型金属氧化物半导体场效应晶体管的漏电极。
11.根据权利要求7所述的半导体结构，其特征在于，所述第一N型金属氧化物半导体场效应晶体管的源极位于所述P型体区中。
12.根据权利要求1所述的半导体结构，其特征在于，所述横向阻挡部件用于增加所述第一隔离环对所述第一载流子的吸收，以及增加所述第二隔离环对所述第二载流子的吸收。
13.一种驱动芯片，其特征在于，包括权利要求7所述的半导体结构和感性元件，
所述第一N型金属氧化物半导体场效应晶体管为所述驱动芯片中第一半桥电路的高压侧晶体管，
所述第二N型金属氧化物半导体场效应晶体管为所述驱动芯片中第二半桥电路的低压侧晶体管，
所述第一N型金属氧化物半导体场效应晶体管的源电极通过感性元件耦合到所述第二N型金属氧化物半导体场效应晶体管的漏电极。
CN201810940876.2A 2018-08-17 2018-08-17 半导体结构和驱动芯片 Active CN109346466B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201810940876.2A CN109346466B (zh) 2018-08-17 2018-08-17 半导体结构和驱动芯片
US16/531,270 US11031388B2 (en) 2018-08-17 2019-08-05 Semiconductor structure and driving chip

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810940876.2A CN109346466B (zh) 2018-08-17 2018-08-17 半导体结构和驱动芯片

Publications (2)

Publication Number Publication Date
CN109346466A CN109346466A (zh) 2019-02-15
CN109346466B true CN109346466B (zh) 2020-10-16

Family

ID=65291398

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810940876.2A Active CN109346466B (zh) 2018-08-17 2018-08-17 半导体结构和驱动芯片

Country Status (2)

Country Link
US (1) US11031388B2 (zh)
CN (1) CN109346466B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4593458A (en) * 1984-11-02 1986-06-10 General Electric Company Fabrication of integrated circuit with complementary, dielectrically-isolated, high voltage semiconductor devices
CN1191641A (zh) * 1995-06-07 1998-08-26 哈里公司 单片d类放大器
US6160304A (en) * 1997-10-28 2000-12-12 U. S. Phillips Corporation Semiconductor device comprising a half-bridge circuit
CN105453265A (zh) * 2013-07-17 2016-03-30 德克萨斯仪器股份有限公司 具有深沟槽隔离结构的方法及半导体结构

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7163856B2 (en) 2003-11-13 2007-01-16 Volterra Semiconductor Corporation Method of fabricating a lateral double-diffused mosfet (LDMOS) transistor and a conventional CMOS transistor
US7074659B2 (en) 2003-11-13 2006-07-11 Volterra Semiconductor Corporation Method of fabricating a lateral double-diffused MOSFET (LDMOS) transistor
US7220633B2 (en) 2003-11-13 2007-05-22 Volterra Semiconductor Corporation Method of fabricating a lateral double-diffused MOSFET
KR100589489B1 (ko) 2003-12-31 2006-06-14 동부일렉트로닉스 주식회사 횡형 디모스의 제조방법
US8253196B2 (en) 2004-01-29 2012-08-28 Enpirion, Inc. Integrated circuit with a laterally diffused metal oxide semiconductor device and method of forming the same
US7230302B2 (en) 2004-01-29 2007-06-12 Enpirion, Inc. Laterally diffused metal oxide semiconductor device and method of forming the same
US7868378B1 (en) 2005-07-18 2011-01-11 Volterra Semiconductor Corporation Methods and apparatus for LDMOS transistors
TWI347675B (en) 2006-12-07 2011-08-21 Vanguard Int Semiconduct Corp Laterally diffused metal oxide semiconductor transistors
US7999318B2 (en) 2007-12-28 2011-08-16 Volterra Semiconductor Corporation Heavily doped region in double-diffused source MOSFET (LDMOS) transistor and a method of fabricating the same
JP5205660B2 (ja) * 2008-01-28 2013-06-05 ルネサスエレクトロニクス株式会社 半導体装置
KR100974697B1 (ko) 2008-07-09 2010-08-06 주식회사 동부하이텍 Ｌｄｍｏｓ 소자 및 ｌｄｍｏｓ 소자의 제조 방법
US8119507B2 (en) 2008-10-23 2012-02-21 Silergy Technology Lateral double-diffused metal oxide semiconductor (LDMOS) transistors
TWI397180B (zh) 2008-12-17 2013-05-21 Vanguard Int Semiconduct Corp 在積體電路中具靜電放電防護能力的水平擴散金氧半導體電晶體（ｌｄｍｏｓ）元件
US8138049B2 (en) 2009-05-29 2012-03-20 Silergy Technology Fabrication of lateral double-diffused metal oxide semiconductor (LDMOS) devices
US8319283B2 (en) 2009-05-29 2012-11-27 Freescale Semiconductor, Inc. Laterally diffused metal oxide semiconductor (LDMOS) device with multiple gates and doped regions
JP2011243774A (ja) * 2010-05-19 2011-12-01 Renesas Electronics Corp 半導体装置
JP5687890B2 (ja) * 2010-12-07 2015-03-25 ルネサスエレクトロニクス株式会社 半導体装置
KR20140029027A (ko) * 2012-08-31 2014-03-10 에스케이하이닉스 주식회사 반도체 장치
US9082846B2 (en) 2013-04-25 2015-07-14 Globalfoundries Singapore Pte. Ltd. Integrated circuits with laterally diffused metal oxide semiconductor structures
JP6130755B2 (ja) * 2013-08-12 2017-05-17 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
CN109346467A (zh) * 2018-08-17 2019-02-15 矽力杰半导体技术(杭州)有限公司 半导体结构、驱动芯片和半导体结构的制造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4593458A (en) * 1984-11-02 1986-06-10 General Electric Company Fabrication of integrated circuit with complementary, dielectrically-isolated, high voltage semiconductor devices
CN1191641A (zh) * 1995-06-07 1998-08-26 哈里公司 单片d类放大器
US6160304A (en) * 1997-10-28 2000-12-12 U. S. Phillips Corporation Semiconductor device comprising a half-bridge circuit
CN105453265A (zh) * 2013-07-17 2016-03-30 德克萨斯仪器股份有限公司 具有深沟槽隔离结构的方法及半导体结构

Also Published As

Publication number Publication date
CN109346466A (zh) 2019-02-15
US20200058643A1 (en) 2020-02-20
US11031388B2 (en) 2021-06-08

Similar Documents

Publication Publication Date Title
US7190034B2 (en) Semiconductor device capable of avoiding latchup breakdown resulting from negative variation of floating offset voltage
JP4632068B2 (ja) 半導体装置
CN110429083B (zh) 半导体结构、驱动芯片和半导体结构的制造方法
US9412732B2 (en) Semiconductor device
US20120273877A1 (en) Semiconductor device and manufacturing method of the same
US20130300487A1 (en) Semiconductor switch
US9893065B2 (en) Semiconductor integrated circuit
US8120107B2 (en) Semiconductor device internally having insulated gate bipolar transistor
US20150287715A1 (en) Switching element and a diode being connected to a power source and an inductive load
US5621229A (en) Semiconductor device and control method
KR20150061971A (ko) 전력 반도체 소자 및 그의 제조 방법
US7071516B2 (en) Semiconductor device and driving circuit for semiconductor device
US10217765B2 (en) Semiconductor integrated circuit
US20230147486A1 (en) Integrated freewheeling diode and extraction device
CN109346466B (zh) 半导体结构和驱动芯片
US5856683A (en) MOS-controlled thyristor using a source cathode elecrode as the gate electrode of a MOSFET element
CN109585444B (zh) 一种半导体晶片
JP7247930B2 (ja) 半導体装置
JP4687385B2 (ja) 電力変換装置
CN115483281A (zh) 逆导型横向绝缘栅双极型晶体管
US6512251B2 (en) Semiconductor switching element that blocks in both directions
JPH0637320A (ja) パワー集積回路
JP2002076343A (ja) 半導体素子

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information

Address after: 310051 No. 6 Lianhui Street, Xixing Street, Binjiang District, Hangzhou City, Zhejiang Province

Applicant after: Silergy Semiconductor Technology (Hangzhou ) Co., Ltd.

Address before: Room A1501-A1505 and A1509-A1511, 71 Building No. 90 Wensan Road, Xihu District, Hangzhou City, Zhejiang Province, 310012

Applicant before: Silergy Semiconductor Technology (Hangzhou ) Co., Ltd.

CB02 Change of applicant information
GR01 Patent grant
GR01 Patent grant