CN112448711B - 高电压集成电路及其半导体结构 - Google Patents
高电压集成电路及其半导体结构 Download PDFInfo
- Publication number
- CN112448711B CN112448711B CN201911197731.9A CN201911197731A CN112448711B CN 112448711 B CN112448711 B CN 112448711B CN 201911197731 A CN201911197731 A CN 201911197731A CN 112448711 B CN112448711 B CN 112448711B
- Authority
- CN
- China
- Prior art keywords
- voltage
- high voltage
- type transistor
- source
- well region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 32
- 239000000758 substrate Substances 0.000 claims abstract description 22
- 238000002955 isolation Methods 0.000 claims abstract description 7
- 238000001514 detection method Methods 0.000 claims description 43
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 12
- 229910052710 silicon Inorganic materials 0.000 claims description 12
- 239000010703 silicon Substances 0.000 claims description 12
- 238000010586 diagram Methods 0.000 description 9
- 230000007246 mechanism Effects 0.000 description 8
- 238000013461 design Methods 0.000 description 7
- 238000004519 manufacturing process Methods 0.000 description 4
- 238000000034 method Methods 0.000 description 3
- 238000012544 monitoring process Methods 0.000 description 3
- 230000008569 process Effects 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 238000012356 Product development Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/017509—Interface arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
- H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
- H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
- H01L27/0922—Combination of complementary transistors having a different structure, e.g. stacked CMOS, high-voltage and low-voltage CMOS
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Logic Circuits (AREA)
Abstract
一种高电压集成电路及其半导体结构，其中该半导体结构包括一衬底，衬底有依序相邻的高电压N型井区、N型井区及高电压P型井区。P型掺杂隔离区域位于N型井区将N型井区隔离出第一井区与第二井区，第二井区与高电压N型井区相邻。高电压P型晶体管，设置在高电压N型井区上，高电压P型晶体管有栅极、漏极以及源极，源极接收一操作高电压。N型晶体管有一栅极形成在N型井区及高电压P型井区的交界区域上；漏极形成在N型井区上与高电压P型晶体管的漏极连接；及源极形成在高电压P型井区上。电压箝制元件连接在高电压P型晶体管的漏极与源极之间。分压元件，连接在高电压P型晶体管的漏极到接地电压之间，提供一分压给N型晶体管的栅极。
Description
技术领域
本发明是有关半导体制造技术，更是关于高电压集成电路及其半导体结构。
背景技术
随着电子产品的多样功能，其控制电路需要能同时驱动操作在高电压的高电压器件以及操作在低电压的低电压器件。因应高电压器件以及低电压器件的操作，其电源模组需要能提供高电压电源以及低电压电源。高电压集成电路在电源模组的控制中扮演这样的角色。
高电压集成电路依照电源的需要，其会经常有由高电压到低电压的切换，或是由低电压到高电压的切换。高电压集成电路中会包含高电压驱动电路、低电压驱动电路、电压移位器、控制电路及电源选择单元。
在实际的操作中，虽然电压切换会随着操作而切换，但是其仍需要监测是否电压确实切换。在监测电压切换的机制包含需要侦测高电压是否确实启动，而其涉及高电压操作状态的侦测，一般会利用高电压P型晶体管与侦测电路连接，对电压切换的状态进行侦测。
然而在高电压集成电路中，切换过程仍有集成电路的漏电流问题，因此，如何将高电压状态转换的问题是产品研发所需要考量与提升的课题，如此能够有效率侦测高电压切换的状态。
发明内容
本发明提供一种高电压集成电路及其半导体结构，包含侦测移位电路，可以将高电压状态转换成低电压操作下的电流状态，来反映出高电压启动与关闭状态。
于一实施范例，本发明提供一种高电压集成电路的半导体结构。半导体结构包括一衬底，衬底有依序相邻的高电压N型井区、N型井区及高电压P型井区。P型掺杂隔离区域位于该N型井区将该N型井区隔离出第一井区与第二井区，该第二井区与该高电压N型井区相邻。高电压P型晶体管，设置在该高电压N型井区上，该高电压P型晶体管有栅极、漏极以及源极，该源极接收一操作高电压。N型晶体管有一栅极形成在该N型井区及该高电压P型井区的交界区域上；漏极形成在该N型井区上与该高电压P型晶体管的该漏极连接；及源极形成在该高电压P型井区上。电压箝制元件连接在该高电压P型晶体管的该漏极与该源极之间。分压元件，连接在该高电压P型晶体管的该漏极到接地电压之间，提供一分压给该N型晶体管的该栅极。
于一实施例，对于前述高电压集成电路的半导体结构，该电压箝制元件是齐纳二极管串，用以当该高电压P型晶体管关闭时，将该高电压P型晶体管的该源极的一高电压箝制到较低的一箝制电压而给该漏极。
于一实施例，对于前述高电压集成电路的半导体结构，该分压元件所提供的该分压是在对应该N型晶体管的操作所允许的操作范围内，该N型晶体管是栅极操作在低电压的晶体管。
于一实施例，对于前述高电压集成电路的半导体结构，其更包括一高电压应用电路，其中该电压应用电路包含一高电压驱动电路，该高电压驱动电路有第一电压端与第二电压端，该第一电压端是该高电压P型晶体管的该操作高电压，该第一电压端的电压高于该第二电压端的电压，该第一电压端连接到该高电压P型晶体管的该源极，该第二电压端连接到该高电压P型晶体管的该漏极。
于一实施例，对于前述高电压集成电路的半导体结构，取决于该高电压P型晶体管的导通或关闭，而产生不同电压值的该分压给该N型晶体管的该栅极。
于一实施例，对于前述高电压集成电路的半导体结构，其更包括一侦测电路，接收该N型晶体管的该源极的电压，以决定该高电压P型晶体管的导通或关闭。
于一实施例，对于前述高电压集成电路的半导体结构，该衬底是硅晶片且该高电压N型井区、该N型井区及该高电压P型井区是在该硅晶片中，或是该衬底包含硅晶片及在该硅晶片上的外延层，其中该衬底是硅晶片且该高电压N型井区、该N型井区及该高电压P型井区是在该外延层中。
于一实施例，本发明提供一种高电压集成电路，包括高电压应用电路、高电压P型晶体管、N型晶体管、电压箝制电路及分压电路。电压应用电路包含一高电压驱动电路，该高电压驱动电路有第一电压端与第二电压端，该第一电压端是该高电压P型晶体管的操作高电压，该第一电压端的电压高于该第二电压端的电压。高电压P型晶体管有栅极、漏极以及源极，该源极连接到该高电压应用电路的该第一电压端，该漏极连接到该高电压应用电路的该第二电压端。N型晶体管，有一栅极、一漏极形以及一源极，其中该源极是输出端，该漏极连接到该高电压P型晶体管的该漏极。电压箝制电路连接在该高电压P型晶体管的该漏极与该源极之间。分压电路连接在该高电压P型晶体管的该漏极到接地电压之间，提供一分压给该N型晶体管的该栅极。
于一实施例，对于所述的高电压集成电路，该电压箝制电路是齐纳二极管串，用以当该高电压P型晶体管关闭时，将该高电压P型晶体管的该源极的该操作高电压箝制到较低的一箝制电压而给该N型晶体管的该漏极。
于一实施例，对于所述的高电压集成电路，该分压电路所提供的该分压是在对应该N型晶体管的操作所允许的操作范围内，该N型晶体管是栅极操作在低电压的晶体管。
为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所附图式作详细说明如下。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。在附图中：
图1是依照本发明的一实施例，高电压集成电路的基本架构示意图。
图2是依照本发明的一实施例，高电压集成电路配置侦测电路的架构示意图。
图3是依照本发明的一实施例，侦测移位电路架构示意图。
图4是依照本发明的一实施例，高电压集成电路的半导体结构示意图。
图5是依照本发明的一实施例，侦测电路的侦测机制示意图。
50:高电压集成电路；
52:高电压驱动电路；
54:低电压驱动电路；
56:电压移位器；
58:控制电路；
60:高电压端选择器；
62:低电压端选择器；
100:高电压集成电路；
102:低电压驱动电路；
104:高电压驱动电路；
110:高电压端选择器；
112:低电压端选择器；
114:P型晶体管；
116:侦测电路；
120:N型晶体管；
122:电压箝制元件；
150:高电压驱动电路；
200:衬底；
201:外延层；
202:N型埋入层；
204:高电压N型井区；
206:N型井区；
208:高电压P型井区；
210:P型掺杂隔离区域；
212:氧化物隔离结构；
R1、R2:电阻。
具体实施方式
本发明是关于高电压集成电路的设计，其中本发明提出可以有效且在低电压操作下能简易侦测在高电压集成电路操作中启动或关闭高电压源的操作状态。侦测机制例如可以采用电流镜机制，而侦测电流状态即可。
以下举一些实施例来说明本发明，但是本发明不限于所举的实施例。
在提出本发明的技术之前，本发明对所要处理的高电压集成电路进行探究，以期能发现与了解其操作上可以提升之处，以利于能提出有效的解决方案。
图1是依照本发明的一实施例，高电压集成电路的基本架构示意图。参阅图1，此高电压集成电路50是在实际应用上的基本架构。高电压集成电路50会控制高电压源单元，以提供输出电压。高电压源单元连接在高电压源HV与接地电压之间，例如是由高电压端选择器60及低电压端选择器62串接所构成。
在高电压集成电路50中包含高电压驱动电路(HV)52、低电压驱动电路(LV)54、电压移位器56及控制电路58。控制电路58电路通过电压移位单元56对高电压驱动电路(HV)52控制，可以控制高电压端选择器60的导通与断开。
高电压集成电路50是一般采用的设计与操作机制，本发明不再详细描述。以下针对高电压集成电路50在控制与监测高电压端选择器60的状态的机制来描述。在实际操作中，监测高电压端选择器60是有其必要性，以能确保高电压是否如高电压驱动电路(HV)52的控制而被启动或关闭。
图2是依照本发明的一实施例，高电压集成电路配置侦测电路的架构示意图。以图1的架构为基础，高电压驱动电路150例如包括高电压集成电路100以及移位高电压P型晶体管114。此移位高电压P型晶体管114当作侦测移位电路与侦测电路连接。高电压集成电路100例如是图1的高电压集成电路50。所增加的移位高电压P型晶体管114(侦测移位电路)与高电压驱动电路(HV)104连接以提供输出信号给侦测电路116。移位高电压P型晶体管114例如是高电压移位高电压P型晶体管。侦测电路116用以侦测高电压端选择器110的开启状态，如此能确保高电压端选择器110是依照高电压驱动电路(HV)104的控制而开启或关闭，进而可以防止操作错误。
高电压端选择器110与低电压端选择器112例如也可以是功率半导体器件(Insulated Gate Bipolar Transistor,IGBT)的设计。高电压端选择器110由高电压驱动电路(HV)104控制。低电压端选择器112由低电压驱动电路(LV)102控制。
如前述，图2的侦测移位电路例如是高电压的移位高电压P型晶体管114，用以取得高电压端选择器110的开启状态的结果而提供给侦测电路116。在实际操作的电压值，高电压驱动电路(HV)104的输出端HO与输出端VS输出控制电压给高电压端选择器110使其导通或关闭。在导通状态，输出端HO的电压例如是625V，输出端VS的电压例如是600V。输出端HO的电压连接到移位高电压P型晶体管114(侦测移位电路)的源极(S)，且输出端VS的电压连接到移位高电压P型晶体管114的栅极(G)，如此可以导通移位高电压P型晶体管(侦测移位电路)，而将电压输入给侦测电路。在关闭状态时，输出端HO的电压改变为600V，而关闭移位高电压P型晶体管114。
在图2的高电压驱动电路150中，侦测机制是使用高电压的移位高电压P型晶体管114，而进入侦测电路116的电压信号，例如是高电压值，在工艺及电路设计上可以再进一步的改善。
本发明再进一步提出侦测移位电路的设计，其在移位高电压P型晶体管114的基础上再做电压的处理。侦测电路116于一实施例可以采用电流镜在低电压的操作，以侦测电流值的状态来监测高电压端选择器110的开启或关闭的状态。
图3是依照本发明的一实施例，侦测移位电路架构示意图。参阅图3，图2的高电压集成电路150仍维持，但是侦测移位电路300除了包含移位高电压P型晶体管114以外还包含N型晶体管120、电压箝制元件122及分压元件(R1、R2)。侦测电路116会依照侦测移位电路300的输出信号对应改变，本发明不限制侦测电路116的设计。
侦测移位电路300的连接结构如下。移位高电压P型晶体管114有栅极(G)、源极(S)以及漏极(D)。电压箝制元件122连接在移位高电压P型晶体管114的源极(S)以及漏极(D)之间，源极(S)连接到输出端HO，栅极(G)连接到输出端VS。从连接线路而言，漏极(D)与电压箝制元件122的低电压端是连接到节点A。
本发明在节点A与侦测电路116之间再引入N型晶体管120。N型晶体管120也是有栅极(G)、源极(S)以及漏极(D)。N型晶体管120的漏极(D)连接到节点A。N型晶体管120的源极(S)，也当作点C，连接到侦测电路116。N型晶体管120的栅极(G)连接到分压元件(R1、R2)所提供的分压。分压元件例如是由串连的电阻器R1与电阻器R2通过节点B所构成，连接在节点A与接地电压之间。节点B也与N型晶体管120的栅极(G)连接而接收分压元件所提供的分压的控制。
根据图3的侦测移位电路300在图2的高电压集成电路150的操作机制如下。高电压驱动电路(HV)104的输出端HO的电压信号例如是在625V与600V之间切换以开启或关闭高电压端选择器110。高电压驱动电路(HV)104的输出端VS的电压信号对应输出端HO的电压是固定在例如600V的电压。如此，当输出端HO的电压是625V时会开启高电压的输出，反之输出端HO的电压是600V时会关闭高电压的输出。此时侦测移位电路300同时用来监测输出端HO的电压状态。
当输出端HO的电压是625V且输出端VS的电压是600V的状态时，移位高电压P型晶体管114会成为导通状态，如此在节点A的电压也是625V。此节点A的电压是连接到N型晶体管120的漏极(D)以及分压元件的的电压端。由于N型晶体管120的栅极(G)是设计成低电压的操作范围，电阻器R1的电阻值大于电阻器R2的电阻值，使得节点A的电压可以降到N型晶体管120的栅极(G)的在低电压的操作范围。N型晶体管120的电流会随着栅极(G)的不同电压而改变。
要因应在输出端HO的电压在625V与600V之间的变化，而改变N型晶体管120的栅极(G)的电压，本发明更设置电压箝制元件122。电压箝制元件122例如是多个齐纳二极管串连在输出端HO与节点A之间。当输出端HO的电压是600V而关闭移位高电压P型晶体管114，此600V电压的电压会由于电压箝制元件122而箝制在较低的电压。以五个齐纳二极管且每一个齐纳二极管降压5.5V为例，在节点A在关闭移位高电压P型晶体管114时的电压大约在570V，比600V低，其由电压箝制元件122所预定的值而定，其藉由电阻器R1与电阻器R2的设定，可以使高电压下降到低电压。
根据侦测移位电路300，当输出端HO的电压是600V时，N型晶体管120的栅极(G)是电压V1，例如电压V1是25V，而输出端HO的电压是570V时，N型晶体管120的栅极(G)例如是电压V2，例如电压V2是5V。
先参阅图5，侦测电路116如果采用电流镜的侦测机制，在N型晶体管120的栅极(G)的电压VG是VG＝V1的条件时，其电流状态处于较高的准位，对应高电电压输出开启的状态。在N型晶体管120的栅极(G)的电压VG是VG＝V2的条件时，其电流状态处于较低的准位，对应高电电压输出是关闭的状态。
前面侦测电路116在监测上的应用仅是本发明的一实施例。侦测电路116可以因应实际上的应用而可以有对应的设计。本发明的侦测电路116不限定所举的实施例。
根据前述的高电压集成电路150，通过半导体制造技术，可以制造成半导体结构。图4是依照本发明的一实施例，高电压集成电路的半导体结构示意图。
参阅图4，就高电压集成电路的半导体结构而言，其包括一衬底200。衬底200规划有依序相邻的高电压N型井区204(HVNW)、N型井区206(N-EPI)及高电压P型井区208(HVPW)。衬底200在高电压N型井区204下方也可以包含N型埋入层202(NBL)。在制造上，于一实施例，衬底200例如是硅晶片，而在衬底200上可以形成外延层201。在外延层201形成高电压N型井区204、N型井区206及高电压P型井区208。另一实例，高电压N型井区204、N型井区206及高电压P型井区208也可以在硅晶片中直接掺杂形成。因此，以下衬底200与磊晶片201可以整合视为广义的衬底。也就是磊晶片(N-EPI)201是广义衬底200中的掺杂结构。在磊晶片201的表面上也有氧化物隔离结构212对掺杂区域做适当隔离。
由于衬底200上后续会形成有高电压元件与低电压元件，衬底200中也有P型掺杂隔离区域210位于N型井区206中将N型井区206隔离出两个井区。一个井区与高电压N型井区204相邻。高电压P型晶体管114设置在高电压N型井区204区上。高电压P型晶体管114有栅极(G)、漏极(D)以及源极(S)。源极(S)接收一操作高电压HO。N型晶体管120有一栅极(G)形成在N型井区206及高电压P型井区208的交界区域上。N型晶体管120的漏极(D)形成在N型井区206上与高电压P型晶体管114的漏极(D)连接。N型晶体管120的源极(S)形成在高电压P型井区204上。
于一实施例，电压箝制元件122连接在高电压P型晶体管114的漏极(D)与源极(S)之间。分压元件(R1、R2)，连接在高电压P型晶体管114的漏极(D)到接地电压之间，可以提供一分压给N型晶体管120的栅极(G)。
于一实施例，电压箝制元件122例如是齐纳二极管串，用以当高电压P型晶体管114关闭时，将高电压P型晶体管114的源极(S)的高电压箝制到较低的箝制电压，而提供给漏极(D)。
于一实施例，分压元件(R1、R2)所提供的分压是在对应N型晶体管120的操作所允许的操作范围内，且N型晶体管120是栅极操作在低电压的晶体管。
于一实施例，高电压集成电路的半导体结构更包括高电压应用电路，其中电压应用电路包含例如图2的高电压驱动电路100。高电压驱动电路100有第一电压端(输出端HO)与第二电压端(输出端VS)。第一电压端(输出端HO)是高电压P型晶体管114的操作高电压。第一电压端(输出端HO)的电压，例如625V，高于该第二电压端(输出端VS)的电压，例如600V。第一电压端(输出端HO)连接到该高电压P型晶体管114的源极(S)。第二电压端(输出端VS)连接到高电压P型晶体管114的漏极(D)。
于一实施例，取决于高电压P型晶体管114的导通或关闭，其产生不同电压值的分压给N型晶体管120的栅极(G)。
于一实施例，高电压集成电路的半导体结构更包括一侦测电路116，接收N型晶体管120的源极(S)的电压，以决定该高电压P型晶体管114的导通或关闭。
本发明提出高电压集成电路的半导体结构，基于制造的方便，电压箝制元件122与电阻器R1、R2可以一并制造或是分离制造后再通过连接结构达成连接。本发明不限于所举的实施例。
本发明的高电压集成电路以及其半导体结构配置侦测移位电路300，可以将高电压状态转换成低电压操作下的电流状态，来反映出高电压是在启动或关闭的状态。
虽然本发明已以实施例揭露如上，然其并非用以限定本发明，任何所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，故本发明的保护范围当视后附的申请专利范围所界定者为准。
Claims (10)
1.一种高电压集成电路的半导体结构，其特征在于，包括：
一衬底，有依序相邻的高电压N型井区、N型井区及高电压P型井区；
P型掺杂隔离区域，位于该N型井区将该N型井区隔离出第一井区与第二井区，该第二井区与该高电压N型井区相邻；
高电压P型晶体管，设置在该高电压N型井区上，该高电压P型晶体管有栅极、漏极以及源极，该源极接收一操作高电压；
N型晶体管，有一栅极形成在该N型井区及该高电压P型井区的交界区域上； 一漏极形成在该N型井区的该第一井区上与该高电压P型晶体管的该漏极连接；以及一源极形成在该高电压P型井区上；
电压箝制元件，有两端分别仅并联连接于该高电压P型晶体管的该漏极与该源极，没有与该高电压P型晶体管的该栅极连接；以及
分压元件，连接在该高电压P型晶体管的该漏极到接地电压之间，提供一分压给该N型晶体管的该栅极。
2.如权利要求1所述的高电压集成电路的半导体结构，其特征在于，该电压箝制元件是齐纳二极管串，用以当该高电压P型晶体管关闭时，将该高电压P型晶体管的该源极的一高电压箝制到较低的一箝制电压而给该漏极。
3.如权利要求1所述的高电压集成电路的半导体结构，其特征在于，该分压元件所提供的该分压是在对应该N型晶体管的操作所允许的操作范围内，该N型晶体管是栅极操作在低电压的晶体管。
4.如权利要求1所述的高电压集成电路的半导体结构，其特征在于，更包括一高电压应用电路，其中该电压应用电路包含一高电压驱动电路，该高电压驱动电路有第一电压端与第二电压端，该第一电压端是该高电压P型晶体管的该操作高电压，该第一电压端的电压高于该第二电压端的电压，该第一电压端连接到该高电压P型晶体管的该源极，该第二电压端连接到该高电压P型晶体管的该栅极。
5.如权利要求4所述的高电压集成电路的半导体结构，其特征在于，取决于该高电压P型晶体管的导通或关闭，而产生不同电压值的该分压给该N型晶体管的该栅极。
6.如权利要求1所述的高电压集成电路的半导体结构，其特征在于，更包括一侦测电路，接收该N型晶体管的该源极的电压，以决定是处于第一电压状态或是第二电压状态，该第一电压状态不同于该第二电压状态。
7.如权利要求1所述的高电压集成电路的半导体结构，其特征在于，该衬底是硅晶片且该高电压N型井区、该N型井区及该高电压P型井区是在该硅晶片中，或是该衬底包含硅晶片及在该硅晶片上的外延层，其中该衬底是硅晶片且该高电压N型井区、该N型井区及该高电压P型井区是在该外延层中。
8.一种高电压集成电路，其特征在于，包括：
高电压应用电路，其中该电压应用电路包含一高电压驱动电路，该高电压驱动电路有第一电压端与第二电压端，该第一电压端是该高电压P型晶体管的操作高电压，该第一电压端的电压高于该第二电压端的电压；
高电压P型晶体管，有栅极、漏极以及源极，该源极连接到该高电压应用电路的该第一电压端，该栅极连接到该高电压应用电路的该第二电压端；
N型晶体管，有一栅极、一漏极以及一源极，其中该源极是输出端，该漏极连接到该高电压P型晶体管的该漏极；
电压箝制电路，有两端分别仅并联连接于该高电压P型晶体管的该漏极与该源极，没有与该高电压P型晶体管的该栅极连接； 以及
分压电路，连接在该高电压P型晶体管的该漏极到接地电压之间，提供一分压给该N型晶体管的该栅极。
9.如权利要求8所述的高电压集成电路，其特征在于，该电压箝制电路是齐纳二极管串，用以当该高电压P型晶体管关闭时，将该高电压P型晶体管的该源极的该操作高电压箝制到较低的一箝制电压而给该N型晶体管的该漏极。
10.如权利要求8所述的高电压集成电路，其特征在于，该分压电路所提供的该分压是在对应该N型晶体管的操作所允许的操作范围内，该N型晶体管是栅极操作在低电压的晶体管。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW108131436A TWI748239B (zh) | 2019-08-30 | 2019-08-30 | 高電壓積體電路及其半導體結構 |
| TW108131436 | 2019-08-30 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN112448711A CN112448711A (zh) | 2021-03-05 |
| CN112448711B true CN112448711B (zh) | 2023-09-08 |
Family
ID=74733117
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201911197731.9A Active CN112448711B (zh) | 2019-08-30 | 2019-11-29 | 高电压集成电路及其半导体结构 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN112448711B (zh) |
| TW (1) | TWI748239B (zh) |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5473268A (en) * | 1992-05-18 | 1995-12-05 | Ecole Polytechnique Federale De Lausanne | Intermediary circuit between a low voltage logic circuit and a high voltage output stage in standard CMOS technology |
| CN1402358A (zh) * | 2001-08-22 | 2003-03-12 | 联华电子股份有限公司 | 高基底触发效应的静电放电保护元件结构及其应用电路 |
| CN1423311A (zh) * | 2001-12-05 | 2003-06-11 | 联华电子股份有限公司 | 闸流体的制作方法 |
| CN1661812A (zh) * | 2004-02-24 | 2005-08-31 | 崇贸科技股份有限公司 | 具有隔离结构的高电压ldmos晶体管 |
| KR20100049222A (ko) * | 2008-11-03 | 2010-05-12 | 주식회사 동부하이텍 | 반도체 소자 및 그의 제조 방법 |
| CN101819937A (zh) * | 2009-05-29 | 2010-09-01 | 杭州矽力杰半导体技术有限公司 | 横向双扩散金属氧化物半导体晶体管的制造方法 |
| CN108257950A (zh) * | 2016-12-29 | 2018-07-06 | 新唐科技股份有限公司 | 高压集成电路的高电压终端结构 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7656714B2 (en) * | 2004-11-03 | 2010-02-02 | Samsung Electronics Co., Ltd. | Bitline bias circuit and nor flash memory device including the bitline bias circuit |
| KR101175228B1 (ko) * | 2009-12-04 | 2012-08-21 | 매그나칩 반도체 유한회사 | 반도체 장치 |
| TWI527241B (zh) * | 2014-06-11 | 2016-03-21 | 新唐科技股份有限公司 | 半導體裝置 |
| TWI613712B (zh) * | 2016-12-23 | 2018-02-01 | 新唐科技股份有限公司 | 半導體裝置及其製造方法 |
-
2019
- 2019-08-30 TW TW108131436A patent/TWI748239B/zh active
- 2019-11-29 CN CN201911197731.9A patent/CN112448711B/zh active Active
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5473268A (en) * | 1992-05-18 | 1995-12-05 | Ecole Polytechnique Federale De Lausanne | Intermediary circuit between a low voltage logic circuit and a high voltage output stage in standard CMOS technology |
| CN1402358A (zh) * | 2001-08-22 | 2003-03-12 | 联华电子股份有限公司 | 高基底触发效应的静电放电保护元件结构及其应用电路 |
| CN1423311A (zh) * | 2001-12-05 | 2003-06-11 | 联华电子股份有限公司 | 闸流体的制作方法 |
| CN1661812A (zh) * | 2004-02-24 | 2005-08-31 | 崇贸科技股份有限公司 | 具有隔离结构的高电压ldmos晶体管 |
| KR20100049222A (ko) * | 2008-11-03 | 2010-05-12 | 주식회사 동부하이텍 | 반도체 소자 및 그의 제조 방법 |
| CN101819937A (zh) * | 2009-05-29 | 2010-09-01 | 杭州矽力杰半导体技术有限公司 | 横向双扩散金属氧化物半导体晶体管的制造方法 |
| CN108257950A (zh) * | 2016-12-29 | 2018-07-06 | 新唐科技股份有限公司 | 高压集成电路的高电压终端结构 |
Also Published As
| Publication number | Publication date |
|---|---|
| TW202109878A (zh) | 2021-03-01 |
| CN112448711A (zh) | 2021-03-05 |
| TWI748239B (zh) | 2021-12-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN110071717B (zh) | 半导体器件 | |
| US9548299B2 (en) | Semiconductor device | |
| KR102450784B1 (ko) | 이중-베이스 양극성 접합 트랜지스터의 최적화된 동작을 갖는 회로, 방법 및 시스템 | |
| JP5486396B2 (ja) | 負荷駆動回路 | |
| US9484339B2 (en) | Smart semiconductor switch | |
| US9742385B2 (en) | Bidirectional semiconductor switch with passive turnoff | |
| CN106653752B (zh) | 半导体器件 | |
| US9793886B2 (en) | Semiconductor device for high-voltage circuit | |
| JP6690246B2 (ja) | 半導体装置 | |
| KR20210014678A (ko) | 트랜지스터 및 다이오드를 포함하는 회로 및 소자 | |
| CN110556371A (zh) | 整流器器件 | |
| KR100334381B1 (ko) | 유도성부하소자용집적드라이버회로 | |
| CN105322935B (zh) | 智能半导体开关 | |
| KR20110140113A (ko) | 레벨 시프트 트랜지스터의 차폐 | |
| JP2019046945A (ja) | 半導体装置 | |
| US10446680B2 (en) | Reducing MOSFET body current | |
| US6088208A (en) | Electronic device, electronic switching apparatus including the same, and production method thereof | |
| US4577211A (en) | Integrated circuit and method for biasing an epitaxial layer | |
| CN112448711B (zh) | 高电压集成电路及其半导体结构 | |
| KR0141600B1 (ko) | 집적 회로형 반도체 소자 | |
| US9559098B2 (en) | Semiconductor device including voltage dividing diode | |
| KR20240000369A (ko) | 동작 전압 트리거식 반도체 제어 정류기 | |
| CN103077946A (zh) | 在同一半导体衬底内形成电力和电路元件的半导体装置 | |
| JPH0946191A (ja) | 集積コンパレータ回路 | |
| US9024652B2 (en) | Electronic circuit and method for testing and keeping a MOS transistor switched-off |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |