CN103247674A - 一种在SiGe BiCMOS工艺中寄生的PNP管及其制造方法 - Google Patents

Abstract

本发明涉及微电子领域，尤其涉及一种在SiGe BiCMOS工艺中寄生的PNP管及其制造方法，包括一P型衬底，所述P型衬底之上形成有一N型外延层，并在所述外延层和衬底之间包含一N型掩埋层，所述掩埋层形成于衬底顶部的局部区域和外延层底部的局部区域；所述外延层中形成有一个所述远离掩埋层的P型阱区。本发明通过在CMOS工艺和HBT（NPN）工艺进行的同时在寄生的PNP横向晶体管打开阱区和发射区，简化了工艺流程，同时在本发明形成PNP管成的阱区与掩埋层相隔离，提高了PNP晶体管的电流放大和频率特型，降低了PNP晶体管的尺寸，提升了生产工艺，降低了生产成本。

Description

一种在SiGe BiCMOS工艺中寄生的PNP管及其制造方法

 

技术领域

   本发明涉及微电子领域，尤其涉及一种在SiGe BiCMOS工艺中寄生的PNP管及其制造方法。

 

背景技术

 单一BJT(Bipolar Junction Transistor，双载子晶体管电路）中已经有很多寄生三极管的制备工艺，然而随着半导体设计与工艺的高速发展要求，如果能集成更多功能的晶体管，并集中了单、双极型器件的优点，才能满足射频芯片越来越多的功能应用需求。SiGe BiCMOS（硅锗双载子互补金氧半导体）工艺就集合了CMOS（互补金属氧化物半导体）和三极管的射频性能而越来越应用于射频电路中。SiGe BiCMOS工艺器件通常包含CMOS、异质结NPN管和寄生的PNP管，常规寄生的PNP管设计通常采用CMOS的P阱作为PNP管的集电极，异质结NPN管的集电极---N型外延层作为PNP管的基极，而异质结NPN管的基区---P型SiGe外延层作为PNP管的发射极，该寄生的PNP管为横向PNP管为对称型结构，其基区宽度较宽，因此电流放大系数和频率特征较低。

SiGe BiCMOS（硅锗双载子互补金氧半导体）工艺通常集成了高型能的SiGe异质结NPN管、3.3v CMOS管、以及寄生的横向PNP晶体管，使得该器件能满足射频电路的需求，因此研究PNP晶体管的制造方法显得尤其重要。

中国专利（公开号：CN 101170128 A）公开了一种横向PNP型晶体管及其制造方法，在P型发射器和N型埋层之间设置二氧化硅埋层，其制造方法是在N型外延层生长完成之后，紧接着在N型外延层中局部注入氧离子，注入氧离子的位置在N型埋层和将要形成的P型发射区之间，注入的氧离子在后续的热过程中可使得N型埋层和P型发射区之间形成局部二氧化硅埋层，该发明的目的是提供一种横向PNP型晶体管，用以提高集晶体管电极的收集效率和晶体管的电流增益，但是现有的PNP型晶体管一般都包括有一隔离区，因此PNP晶体管的基区宽度Wb较宽，而且PNP晶体管也受到现有工艺制造水平的限制造成面积和尺寸比较大，对产品的使用效果造成了一定影响。

中国专利（公开号：CN 102299070 A）公开了一种横向PNP晶体管的制造方法，包括提供半导体衬底；在半导体衬底注入离子且扩散，形成N型埋层区域，在N型埋层区域上形成N型外延层，在N型外延层上形成氧化层，刻蚀N型氧化层和N型外延层，形成发射极开口和集电极开口，其中N型外延层未被刻穿，向发射极开口和集电极开口内填充P型外延层，形成发射极和集电极，去除氧化层，该发明是提供一种横向PNP晶体管的制造方法，但是该制造方法在实际生产过程中需要单独对PNP晶体管进行一定工艺的生产制造，同时制造出来的PNP晶体管也只具有发射极和集电极，在实际应用过程中具有一定的局限型。

图1所示为现有技术SiGe异质结NPN管示意图，如图所示，该PNP晶体管通常采用外延层作为集电极，P型多晶硅SiGe外延层2作为基区，N型高浓度掺杂的发射极多晶硅作为发射极3；而寄生的横向PNP晶体管设计通常采用P阱作为集电极，N型外延层作为基极，P型基区外延层作为发射极，该寄生的PNP晶体管其基区宽度较宽，因此电流放大系数和频率特征较低进而影响了产品的良率及产品的性能。

图2所示为现有寄生于SiGe BiCMOS工艺中的横向PNP晶体管的截面图，如图所示，现有技术中寄生的PNP晶体管为对称结构，由于现有技术中的PNP晶体管阱区与埋层相接触，降低了PNP晶体管电流放大系数和频率特征，对产品及性能造成一些不利的影响。

 

发明内容

本发明根据现有技术的不足提供了一种在SiGe BiCMOS工艺中寄生的PNP管及其制造方法，采用特殊的制造工艺将寄生型PNP晶体管制造为为非对称型的PNP晶体管，因此基区宽度Wb较窄，有较高的电流放大系数和频率特型，而且非对称寄生PNP晶体管面积较对称型PNP晶体管尺寸大大降低。

 本发明采用的技术方案为：      

 一种在SiGe BiCMOS工艺中寄生的PNP管，其中，包括一P型衬底，所述P型衬底的部分上表面形成有一N型掩埋层，所述掩埋层的上表面及衬底的部分上表面还沉积有一N型外延层，所述掩埋层形成于所述衬底顶部的局部区域和外延层底部的局部区域；并且利用形成在所述外延层、衬底中的深隔离沟槽层在所述外延层、衬底之中分隔出一个孤立的隔离区，在所述隔离区内形成隔离衬底和外延层，所述外延层中还包括有一个远离所述掩埋层的P型阱区；

     所述隔离区内的外延层部分上表面以及隔离层的上表面形成有多个间隔层；部分所述间隔层的部分上表面及所述外延层的部分上表面沉积有一绝缘层，所述绝缘层中还形成有一暴露出所述外延层的开口，所述绝缘层的上表面生长有一SiGe层，所述SiGe层还填充所述开口；

    其中，所述PNP管为一横向非对称型PNP管，所述横向非对称型PNP管的基区宽度小于对称型PNP管的基区宽度，且所述横向非对称型PNP管尺寸小于所述对称型PNP管的尺寸。

 上述的一种在SiGe BiCMOS工艺中寄生的PNP管，其中，所述P型阱区的部分上表面到达所述外延层的上表面，所述P型阱区的下表面与所述隔离衬底的上表面接触。

 上述的一种在SiGe BiCMOS工艺中寄生的PNP管，其中，所述间隔层为氧化层，所述氧化层部分位于所述外延层内，部分所述氧化层之间位于所述外延层内形成有重掺杂的N型掺杂区，以及在部分所述氧化层之间位于所述外延层内形成有重掺杂的P型掺杂区。

 上述的一种在SiGe BiCMOS工艺中寄生的PNP管，其中，所述绝缘层与所述SiGe层形成所述PNP管的发射极，所述N型掺杂区的上表面形成所述PNP管的基极接触区，所述P型掺杂区的上表面形成所述PNP管的集电极接触区。

上述的一种在SiGe BiCMOS工艺中寄生的PNP管，其中，所述发射极、基极接触区和集电极接触区的上表面还覆盖有一层金属硅化物。

     上述的一种在SiGe BiCMOS工艺中寄生的PNP管，其中，所述绝缘层可以为单层绝缘层，也可以为双层绝缘层，所述单层绝缘层为单层氧化硅层，所述双层介电层包括氧化硅层和氮化硅层，其中，所述氮化硅层覆盖于所述氧化硅层的上表面。

     上述的一种在SiGe BiCMOS工艺中寄生的PNP管，其中，所述P型衬底为轻掺杂的硅片衬底。

     一种在SiGe BiCMOS工艺中寄生的PNP管的制造方法，其中，包括以下步骤：

步骤S1、提供一P型衬底，于所述衬底的部分上表面沉积一层N型掩埋层，然后在所述掩埋层的上表面及所述衬底的部分上表面沉积一层N型外延层；

步骤S2、刻蚀所述衬底及外延层形成深隔离沟槽层，利用所述深隔离沟槽层在所述外延层、衬底之中分隔出一个孤立的包含一部分衬底和一部分外延层的隔离区；

步骤S3、于所述深隔离沟槽层上表面及所述外延层的部分上表面形成多个间隔开的氧化层；

步骤S4、于所述外延层内形成一个远离所述掩埋层的P型阱区，且所述P型阱区的上表面到达所述外延层的上表面，所述P型阱区的下表面与所述衬底相接触；

步骤S5、于部分所述氧化层上表面以及各氧化层之间所暴露的外延层的上表面沉积一层绝缘层，部分刻蚀所述绝缘层，在所述绝缘层中形成一暴露出所述外延层的开口，并在所述残留绝缘层上表面及暴露出外延层开口的上表面生长一层SiGe层；

步骤S6、部分刻蚀所述绝缘层以及SiGe层至所述外延层及氧化层的上表面形成残留的绝缘层及SiGe层组成的混合层，形成所述PNP管的发射极；

步骤S7、在部分所述氧化层之间位于所述外延层内注入N+离子形成重掺杂的N型掺杂区，形成所述PNP管的基级接触区，以及在部分所述氧化层之间位于所述外延层内注入P+离子形成有重掺杂的P型掺杂区，形成所述PNP管的集电极接触区；

步骤S8、于P型的单晶硅和多晶硅SiGe层形成所述PNP管的发射极上表面沉积金属硅化物，同时，于所述基级接触区和集电极接触区的上表面形成金属硅化物，然后所述N型掺杂区和P型掺杂区的上表面生成一层介电层，并于所述介电层内打开通孔，在所述通孔内沉积导电材料；

其中，所述PNP管为一横向非对称型PNP管，所述横向非对称型PNP管的基区宽度小于对称型PNP管的基区宽度，且所述横向非对称型PNP管尺寸小于所述对称型PNP管的尺寸。

上述的一种在SiGe BiCMOS工艺中寄生的PNP管的制备方法，其中，在SiGe BiCMOS工艺还在衬底和外延层中形成有CMOS及异质结NPN管，其中，所述P型阱区和CMOS的P型阱区同步注入形成；

所述掩埋层形成之后，所述N型外延层于所述异质结NPN管的外延层同步外延生长形成，在非隔离区域的的一部分外延层用来形成所述异质结NPN管的集电极；

离子注入形成CMOS中PMOS的P型漏源区的同时，一并注入P型的掺杂物来形成PNP管的所述P型掺杂区；

离子注入形成CMOS中NMOS的N型漏源区的同时，一并注入N型的掺杂物来形成PNP管的所述N型掺杂区。

上述的一种在SiGe BiCMOS工艺中寄生的PNP管，其中，当所述绝缘层最上层为单晶硅层时，在所述绝缘层上表面生长一层单晶SiGe层；当所述绝缘层最上层为多晶硅层时，在所述绝缘层上表面生长一层多晶SiGe层。

综上所述，由于本发明采用了以上技术方案，在CMOS工艺和HBT（NPN）工艺进行的同时在寄生的PNP横向晶体管打开阱区和发射区，简化了工艺流程，同时在本发明形PNP管形成的阱区与掩埋层相隔离，提高了PNP晶体管的电流放大系数和频率特征，同时降低了PNP晶体管的尺寸，提升了生产工艺，降低了生产成本。

 

附图说明

图1为现有技术中SiGe异质结NPN管示意图；

图2为现有技术中寄生于SiGe BiCMOS工艺中的横向PNP晶体管的示意图；

图3为本发明一种寄生非对称型PNP晶体管的结构示意图；

图4-8为本发明一种在SiGe BiCMOS工艺中寄生的PNP管制造方法的流程图。

 

具体实施方式

下面结合附图和具体实施例对本发明作进一步说明，但不作为本发明的限定。

图3为本发明一种在SiGe BiCMOS工艺中寄生的PNP管的截面图，如图所示，PNP晶体管包括包括一P型衬底101，P型衬底101部分上表面有一N型掩埋层102，掩埋层102的上表面及衬底101的部分上表面还沉积有一N型外延层103，掩埋层102形成于衬底101顶部的局部区域和外延层103底部的局部区域；深隔离沟槽层105在外延层103、衬底101之中可分隔出一个孤立的包含一部分衬底101和一部分外延层103的隔离区，在隔离区内的外延层103中还设有一远离掩埋层102的P型阱区106；

其中，在隔离区内外延层103的顶面附近和P型阱区106的顶面附近形成有多个间隔开的氧化层105，并在部分氧化层105之间所暴露出的一部分外延层103的顶部形成有重掺杂的N型掺杂区，以及在部分氧化层之间所暴露出的一部分P型阱区的顶部形成有重掺杂的P型掺杂区；

并在部分氧化层105之间以及部分暴露的外延层103的顶面之上形成有绝缘层108，并且绝缘层108中形成有暴露出外延层103的开口，绝缘层108的上表面及开口的上表面覆盖有一层SiGe层107；绝缘层108和SiGe层107形成PNP管的发射极，N型掺杂区位于外延层103的上表面形成PNP管的基极接触区，P型掺杂区位于外延层103的上表面形成PNP管的集电极接触区；

外延层103上表面覆盖有一介电层115，介电层115同时将氧化层105、SiGe层107、P型阱区106、N型掺杂区和P型掺杂区予以覆盖，并且在介电层115内还形成有多个通孔，通孔内填充有导电材料，并在至少一个通孔的底部暴露出N型掺杂区的一部分区域，在至少一个通孔的底部暴露出P型掺杂区的一部分区域，在至少一个通孔的底部暴露出多晶硅的SiGe层的一部分区域，以便使各通孔内填充的各导电材料分别与N型掺杂区、P型掺杂区、SiGe层电性接触，发射极、基极接触区和集电极接触区的上表面还沉积有一金属硅化物，其中N型掺杂区上方的通孔沉积有基级110，P型掺杂区上方的瞳孔填充有集电极112，SiGe层上方的通孔填充有发射极111；

该PNP管为一横向非对称型PNP管，横向非对称型PNP管的基区宽度小于对称型PNP管的基区宽度，且该横向非对称型PNP管尺寸小于所述对称型PNP管的尺寸。

图4-8为本发明一种在SiGe BiCMOS工艺中寄生的PNP管制造方法的流程图，包括以下步骤：

步骤S1：提供一P型硅片衬底101，在P型衬底101的部分上表面形成一N型掩埋层102，并在掩埋层的上表面及衬底的部分上表面形成一N型外延层，掩埋层102形成之后，N型外延层103与异质结NPN管的外延层同步外延生长形成，掩埋层形成于衬底101顶部的局部区域和外延层103底部的局部区域。

步骤S2、刻蚀硅片衬底101和外延层103，利用形成在外延层103、衬底101中的深隔离沟槽层104在外延层103、衬底101之中分隔出一个孤立的包含一部分衬底101和一部分外延层103的隔离区。

步骤S3、在隔离区内外延层103的部分上表面形成有多个间隔开的氧化层105，其中，该步骤完成后形成图4所示结构。

步骤S4、进行CMOS工艺阱区工艺打开寄生型PNP晶体管的阱区，在进行CMOS工艺阱区工艺的同时也对寄生的横向型PNP进行注入进行阱区工艺，在寄生的PNP晶体管的外延层103内形成一远离N型掩埋层102的P型阱区106，该步骤完成后形成如图5所示结构。

步骤S5、于氧化层105上表面以及各氧化层105之间外延层103所暴露的部分上表面形成一层绝缘层108，该绝缘层可以为单层氧化硅层，同时也可为氧化硅层和氮化硅层组成的双层绝缘层，其中，氮化硅层覆盖在氧化硅层的上表面；进行HBT（NPN）工艺管基区窗口刻蚀打开NPN基区，同时寄生的横向型PNP晶体管也通过HBT（NPN）工艺打开发射极窗口刻蚀掉部分绝缘层，在绝缘层中形成有一暴露出外延层103的开口，然后在绝缘层108的上表面及开口上表面沉积SiGe层，其中，当绝缘层最上层为单晶硅层时，沉积单晶SiGe层在绝缘层及开口的上表面；当绝缘层最上层为多晶硅时，沉积多晶硅SiGe层在绝缘层及开口的上表面，该步骤完成后形成图5所示结构。

步骤S6、部分刻蚀绝缘层以及多晶硅的SiGe层至外延层及氧化层的上表面，形成残留SiGe层107′及残留绝缘层108′组成的混合层，形成PNP管的发射极，该步骤完成后形成图6所示结构。

步骤S7、在部分氧化层之间位于外延层内注入N+离子形成重掺杂的N型掺杂区，形成PNP管的基级接触区，以及在部分氧化层之间位于外延层内注入P+离子形成有重掺杂的P型掺杂区，形成PNP管的集电极接触区，该步骤完成后形成图7所示结构。

步骤S8、于发射极、集电接触区和基级接触区的上表面形成一层金属硅化物并进行退火工艺，然后在N型外延层103之上覆盖有一介电层115，介电层115同时将氧化层105、多晶硅的SiGe层107和P型阱区106、N型掺杂区和P型掺杂区予以覆盖，然户在介电层115内形成有多个通孔，并在至少一个通孔的底部暴露出N型掺杂区的一部分区域，在至少一个通孔的底部暴露出P型掺杂区的一部分区域，在至少一个通孔的底部暴露出多晶硅的SiGe层的一部分区域，以便使各通孔内填充的各导电材料分别与N型掺杂区、P型掺杂区、多晶硅的SiGe层电性接触，然后于底部暴露出N型掺杂区部分区域的通孔内填充集电极110，在底部暴露出P型掺杂区部分区域的通孔内填充基级112，在底部暴露出多晶硅的SiGe层部分区域的通孔内填充发射极111，上述步骤全部完成后形成图8所示结构，由于采用本发明提供的技术防寒制造出的PNP管为横向非对称型PNP管，该横向非对称型PNP管的基区宽度小于现有技术中对称型PNP管的基区宽度，且本发明的PNP管尺寸小于对称型PNP管的尺寸，相比较传统的对称型PNP晶体管提高了电流放大系数和频率特征，进而提高了器件的性能。

在上述步骤中，在SiGe BiCMOS工艺还在隔离区外的衬底和外延层中形成有CMOS及异质结NPN管，其中，P型阱区106和CMOS的P型阱区同步注入形成；

掩埋层形成之后，N型外延层103于异质结NPN管的外延层同步外延生长形成，在非隔离区域的的一部分外延层用来形成异质结NPN管的集电极；

离子注入形成CMOS中PMOS的P型漏源区的同时，一并注入P型的掺杂物来形成PNP管的P型掺杂区；

离子注入形成CMOS中NMOS的N型漏源区的同时，一并注入N型的掺杂物来形成PNP管的N型掺杂区。

   综上所述，采用本发明一种在SiGe BiCMOS工艺中寄生的PNP管的制造方法，利用SiGe BiCMOS工艺形成一横向型非对称性晶体管，该非对称性晶体管的基区宽度小于现有技术制造出来的PNP晶体管基区宽度，且本发明的PNP管的尺寸小于现有技术制造出来的PNP晶体管的尺寸，相比较传统的对称型PNP晶体管提高了电流放大系数和频率特征，提升了生产工艺，提高了产品良率及器件的性能，同时降低了生产成本。

以上所述仅为本发明较佳的实施例，并非因此限制本发明的实施方式及保护范围，对于本领域技术人员而言，应当能够意识到凡运用本发明说明书及图示内容所作出的等同替换和显而易见的变化所得到的方案，均应当包含在本发明的保护范围内。

Claims (10)

1.一种在SiGe BiCMOS工艺中寄生的PNP管，其特征在于，包括一P型衬底，所述P型衬底的部分上表面形成有一N型掩埋层，所述掩埋层的上表面及衬底的部分上表面还沉积有一N型外延层，所述掩埋层形成于所述衬底顶部的局部区域和外延层底部的局部区域；并且利用形成在所述外延层、衬底中的深隔离沟槽层在所述外延层、衬底之中分隔出一个孤立的隔离区，在所述隔离区内形成隔离衬底和外延层，所述外延层中还包括有一个远离所述掩埋层的P型阱区；

     所述隔离区内的外延层部分上表面以及隔离层的上表面形成有多个间隔层；部分所述间隔层的部分上表面及所述外延层的部分上表面沉积有一绝缘层，所述绝缘层中还形成有一暴露出所述外延层的开口，所述绝缘层的上表面生长有一SiGe层，所述SiGe层还填充所述开口；

    其中，所述PNP管为一横向非对称型PNP管，所述横向非对称型PNP管的基区宽度小于对称型PNP管的基区宽度，且所述横向非对称型PNP管尺寸小于所述对称型PNP管的尺寸。

2. 根据权利要求1所述的一种在SiGe BiCMOS工艺中寄生的PNP管，其特征在于，所述P型阱区的部分上表面到达所述外延层的上表面，所述P型阱区的下表面与所述隔离衬底的上表面接触。

3. 根据权利要求1所述的一种在SiGe BiCMOS工艺中寄生的PNP管，其特征在于，所述间隔层为氧化层，所述氧化层部分位于所述外延层内，部分所述氧化层之间位于所述外延层内形成有重掺杂的N型掺杂区，以及在部分所述氧化层之间位于所述外延层内形成有重掺杂的P型掺杂区。

4. 根据权利要求1和3所述的一种在SiGe BiCMOS工艺中寄生的PNP管，其特征在于，所述绝缘层与所述SiGe层形成所述PNP管的发射极，所述N型掺杂区的上表面形成所述PNP管的基极接触区，所述P型掺杂区的上表面形成所述PNP管的集电极接触区。

5. 根据权利要求4所述的一种在SiGe BiCMOS工艺中寄生的PNP管，其特征在于，所述发射极、基极接触区和集电极接触区的上表面还覆盖有一层金属硅化物。

6.     根据权利要求1所述的一种在SiGe BiCMOS工艺中寄生的PNP管，其特征在于，所述绝缘层可以为单层绝缘层，也可以为双层绝缘层，所述单层绝缘层为单层氧化硅层，所述双层介电层包括氧化硅层和氮化硅层，其中，所述氮化硅层覆盖于所述氧化硅层的上表面。

7.     根据权利要求1所述的一种在SiGe BiCMOS工艺中寄生的PNP管，其特征在于，所述P型衬底为轻掺杂的硅片衬底。

8.     一种在SiGe BiCMOS工艺中寄生的PNP管的制造方法，其特征在于，包括以下步骤：

步骤S1、提供一P型衬底，于所述衬底的部分上表面沉积一层N型掩埋层，然后在所述掩埋层的上表面及所述衬底的部分上表面沉积一层N型外延层；

步骤S2、刻蚀所述衬底及外延层形成深隔离沟槽层，利用所述深隔离沟槽层在所述外延层、衬底之中分隔出一个孤立的包含一部分衬底和一部分外延层的隔离区；

步骤S3、于所述深隔离沟槽层上表面及所述外延层的部分上表面形成多个间隔开的氧化层；

步骤S4、于所述外延层内形成一个远离所述掩埋层的P型阱区，且所述P型阱区的上表面到达所述外延层的上表面，所述P型阱区的下表面与所述衬底相接触；

步骤S5、于部分所述氧化层上表面以及各氧化层之间所暴露的外延层的上表面沉积一层绝缘层，部分刻蚀所述绝缘层，在所述绝缘层中形成一暴露出所述外延层的开口，并在所述残留绝缘层上表面及暴露出外延层开口的上表面生长一层SiGe层；

步骤S6、部分刻蚀所述绝缘层以及SiGe层至所述外延层及氧化层的上表面形成残留的绝缘层及SiGe层组成的混合层，形成所述PNP管的发射极；

步骤S7、在部分所述氧化层之间位于所述外延层内注入N+离子形成重掺杂的N型掺杂区，形成所述PNP管的基级接触区，以及在部分所述氧化层之间位于所述外延层内注入P+离子形成有重掺杂的P型掺杂区，形成所述PNP管的集电极接触区；

步骤S8、于P型的单晶硅和多晶硅SiGe层形成所述PNP管的发射极上表面沉积金属硅化物，同时，于所述基级接触区和集电极接触区的上表面形成金属硅化物，然后所述N型掺杂区和P型掺杂区的上表面生成一层介电层，并于所述介电层内打开通孔，在所述通孔内沉积导电材料；

其中，所述PNP管为一横向非对称型PNP管，所述横向非对称型PNP管的基区宽度小于对称型PNP管的基区宽度，且所述横向非对称型PNP管尺寸小于所述对称型PNP管的尺寸。

9.根据权利要求8所述的一种在SiGe BiCMOS工艺中寄生的PNP管的制备方法，其特征在于，在SiGe BiCMOS工艺还在衬底和外延层中形成有CMOS及异质结NPN管，其中，所述P型阱区和CMOS的P型阱区同步注入形成；

所述掩埋层形成之后，所述N型外延层于所述异质结NPN管的外延层同步外延生长形成，在非隔离区域的的一部分外延层用来形成所述异质结NPN管的集电极；

离子注入形成CMOS中PMOS的P型漏源区的同时，一并注入P型的掺杂物来形成PNP管的所述P型掺杂区；

离子注入形成CMOS中NMOS的N型漏源区的同时，一并注入N型的掺杂物来形成PNP管的所述N型掺杂区。

10.根据权利要求8所述的一种在SiGe BiCMOS工艺中寄生的PNP管，其特征在于，当所述绝缘层最上层为单晶硅层时，在所述绝缘层上表面生长一层单晶SiGe层；当所述绝缘层最上层为多晶硅层时，在所述绝缘层上表面生长一层多晶SiGe层。

Images