CN100416853C - 双极结晶体管及其制造方法 - Google Patents
双极结晶体管及其制造方法 Download PDFInfo
- Publication number
- CN100416853C CN100416853C CNB2004100832998A CN200410083299A CN100416853C CN 100416853 C CN100416853 C CN 100416853C CN B2004100832998 A CNB2004100832998 A CN B2004100832998A CN 200410083299 A CN200410083299 A CN 200410083299A CN 100416853 C CN100416853 C CN 100416853C
- Authority
- CN
- China
- Prior art keywords
- layer
- bipolar transistor
- emitter
- emitter electrode
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000000034 method Methods 0.000 title description 13
- 238000004519 manufacturing process Methods 0.000 title description 6
- 239000012535 impurity Substances 0.000 claims abstract description 32
- 239000000758 substrate Substances 0.000 claims abstract description 11
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims description 31
- 230000004888 barrier function Effects 0.000 claims description 21
- 239000002184 metal Substances 0.000 claims description 19
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 16
- 229910021332 silicide Inorganic materials 0.000 claims description 16
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 16
- 239000000203 mixture Substances 0.000 claims description 15
- 229920005591 polysilicon Polymers 0.000 claims description 13
- 238000006243 chemical reaction Methods 0.000 claims description 7
- 229910052732 germanium Inorganic materials 0.000 claims 1
- 238000009792 diffusion process Methods 0.000 description 8
- 150000002500 ions Chemical class 0.000 description 8
- 238000000151 deposition Methods 0.000 description 7
- 230000015572 biosynthetic process Effects 0.000 description 5
- 229910021419 crystalline silicon Inorganic materials 0.000 description 5
- 238000009826 distribution Methods 0.000 description 5
- 239000011435 rock Substances 0.000 description 5
- 238000005530 etching Methods 0.000 description 4
- 238000002347 injection Methods 0.000 description 4
- 239000007924 injection Substances 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 230000002950 deficient Effects 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 238000009413 insulation Methods 0.000 description 3
- 238000002955 isolation Methods 0.000 description 3
- 239000013078 crystal Substances 0.000 description 2
- 230000005611 electricity Effects 0.000 description 2
- 238000003475 lamination Methods 0.000 description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 229910004541 SiN Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 230000014509 gene expression Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000011065 in-situ storage Methods 0.000 description 1
- 238000012797 qualification Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66272—Silicon vertical transistors
- H01L29/66287—Silicon vertical transistors with a single crystalline emitter, collector or base including extrinsic, link or graft base formed on the silicon substrate, e.g. by epitaxy, recrystallisation, after insulating device isolation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0821—Collector regions of bipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41708—Emitter or collector electrodes for bipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66242—Heterojunction transistors [HBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/732—Vertical transistors
- H01L29/7322—Vertical transistors having emitter-base and base-collector junctions leaving at the same surface of the body, e.g. planar transistor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/737—Hetero-junction transistors
- H01L29/7371—Vertical transistors
- H01L29/7378—Vertical transistors comprising lattice mismatched active layers, e.g. SiGe strained layer transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Bipolar Transistors (AREA)
Abstract
本发明公开了一种双极结晶体管及其制造方法。在该双极晶体管中，衬底具有第一导电类型的集电极区，单晶结构并包含第二导电类型杂质的基极层位于集电极区上。发射极区至少部分的由包括在基极层中的第一导电类型的杂质进行限定。第一导电类型的发射极电极接触发射极区，并且至少发射极电极与发射极区接触的部分具有单晶结构。
Description
技术领域
本发明一般地涉及双极晶体管。更加特别地，本发明涉及在双极晶体管的发射极区与发射极之间界面上的双极晶体管的性能特性。
背景技术
图1为传统垂直双极晶体管的剖面图。在该示例中，示出了NPN晶体管，因此，N+埋层集电极区2位于形成在P-衬底1上的N-集电极区3内的一定深度处。典型的，N-集电极区3由P-衬底1上的外延生长形成。同样，如图所示，形成LOCOS或STI绝缘层4以隔离N-集电极区3的表面区。
通过在N-集电极区3上外延生长单晶Si或SiGe形成P+基极层5，N+发射极区6通过在P+基极层5内掺杂杂质至给定深度而形成。P+多晶硅基极电极7和N+多晶硅发射极电极8分别接触基极区5和发射极区6的表面。发射极区6通常通过从多晶硅发射极电极8扩散杂质到基极区5中而形成。该多晶硅发射极电极8与多晶硅基极电极7通过侧壁间隔壁(spacer)9和绝缘层10电性隔离。此外，每个多晶硅基极和发射极电极7、8由硅化物层11覆盖以用于与金属互连部(未示出)的低电阻接触。
过量掺杂的N+区12位于发射极区6以下并在基极区5与N+埋层集电极区2之间延伸。同样，N+集电极槽13从N+埋层集电极区2延伸到该装置的表面，用于经硅化物层11连接到金属集电极接触部(未示出)。
如现有技术所知，双极晶体管的导电性通过从发射极区6将少数载流子注入到基极区5中实现，由此将发射极区6电连接到下面的N+集电极区12上。在此状态下，从发射极电极8经过量掺杂的集电极区12和埋层集电极区2到集电极槽13建立了电气路径。
在现有技术中已经应用各种技术以改进双极晶体管的性能特性。例如，已经知道所谓的异质结双极晶体管，其中发射极区形成有比下面的基极区更高的带隙，由此便于将少数载流子注入到基极层中。一个实例性的异质结器件通过在集电极区上堆叠SiGe和Si的外延生长层，然后掺杂上Si层的区域以限定发射极而形成。Si发射极的带隙比SeGi基极的宽，由此提高了注入效率。还已知注入效率可以通过在SiGe层中设置Ge的梯度分布以实现不均匀带隙而进一步提高。
虽然有了这些及其它在基极内关于发射极特性的改进，仍然存在对于更高性能效率的双极晶体管的需求。
返回到图1，传统结构的特征在于在侧壁间隔壁8之间和绝缘层26上沉积掺杂的多晶硅。该掺杂的多晶硅直接接触发射极区6并形成晶体管的发射极电极8。
如上所述，发射极区6通常通过从所沉积的发射极电极扩散杂质到基极区5中而形成。同样如上所述，基极区5通过在集电极区3上外延生长单晶硅和/或SiGe而形成。如此，栅极电极8的多晶结构直接接触发射极区6的单晶结构。这种在结晶结构上的突然改变在发射极区6与发射极电极8之间的界面处产生了阻抗分量。该阻抗分量出现在晶体管的导电路径内，由此降低了性能。
此外，由于工艺限制，多晶硅直接沉积到发射极区内，导致在两者之间界面处产生根本的缺陷。这些缺陷进一步增加了界面上的阻抗分量。
发明内容
根据本发明的第一方面，提供了一种双极晶体管，其包括具有第一导电类型的集电极区的衬底，单晶结构并包括位于集电极区上的第二导电类型的杂质的基极层，以及至少部分由包含在基极层中的第一导电类型杂质限定的发射极区。该双极晶体管还包括接触发射极区的第一导电类型的发射极电极，其中至少发射极电极与发射极区接触的部分具有单晶结构。
根据本发明的另一方面，提供了一种双极晶体管，其包括具有第一导电类型的集电极区的衬底，位于集电极区上的单晶结构并为第二导电类型的基极区，以及至少部分由包含在基极层中的第一导电类型的杂质限定的发射极区。该双极晶体管还包括与发射极区接触的第一导电类型的外延生长层的发射极电极。
根据本发明的又一方面，提供了一种用于形成双极晶体管发射极接触部的方法，其包括在第二导电类型的基极层的表面上生长包含第一导电类型杂质的发射极电极层，其中至少发射极电极层与基极层接触的部分生长为具有单晶结构。该方法还包括从发射极层扩散杂质到基极层中以在基极层中形成第一导电类型的发射极区，并在发射极电极层上形成金属层。
根据本发明的又一方面，提供一种形成双极晶体管的方法，其包括形成基极层，包括在第一导电类型的衬底的上表面上生长第二导电类型的第一外延生长层，以及在衬底中形成第一导电类型的集电极区。该方法还包括在基极层上形成发射极电极层，包括从第一外延层的上表面生长包括第一导电类型的杂质的第二外延层。该方法还包括从第二外延层扩散杂质到第一外延层中以在第一外延层中形成第一导电类型的发射极区，以及在发射极电极层上形成金属层。
附图说明
参考附图，本发明的上述和其它方面及特点将通过下面的详细描述更加明晰，附图中：
图1是传统双极晶体管的剖面图；
图2是根据本发明实施例的双极晶体管的示意性剖面图；
图3(A)至3(F)是用于描述图2的双极晶体管的制造方法的示意剖面图；
图4是根据本发明另一实施例的双极晶体管的示意剖面图；
图5是用于描述根据本发明实施例的发射极生长的示意剖面图；
图6是根据本发明另一实施例的双极晶体管的示意剖面图；以及
图7(A)至7(E)是用于描述图6的双极晶体管的制造方法的示意剖面图。
具体实施方式
现在将参考几个优选但非限定性的实施例详细描述本发明。
图2示出了根据本发明实施例的双极晶体管100。在该实施例中，示出了NPN晶体管，因此，N+埋层集电极区102位于由单晶结构形成的N-集电极区104内的一定深度。同样，如图所示，包括LOCOS和STI绝缘层106以隔离N-集电极区104的表面区。
单晶P+基极层112位于N-集电极区104上，N+单晶发射极区116延伸到P+基极层112内的给定深度。可选地，如图2所示，基极区138可形成在基极层112下的一定深度。仅作为实施例，基极层112可为Si的单层，或SiGe和Si的叠层。即，尽管未详细示出，图2的晶体管可以可选地为异质结器件，其特征在于堆叠外延生长层SiGe和Si以形成基极层112，然后掺杂上Si层的一区域以限定出发射极116。Si发射极的带隙比SiGe基极的宽，由此增加了注入效率。注入效率可通过在SiGe层中提供Ge的梯度分布以实现非均匀带隙而进一步增加。
硅化物基极电极122位于基极层112的上表面并接触延伸通过绝缘或介电层128的金属基极接触部130。
N+发射极电极118接触发射极区116的上表面。如后面所述，至少发射极电极118与发射极区116接触的部分基本由单晶结构形成。在该特定实施例中，发射极电极118全部基本为单晶。
发射极电极118通过侧壁间隔壁120和绝缘层114与基极电极122电隔离。此外，发射极电极118的上表面用硅化物层124覆盖，其又接触延伸通过绝缘层128的金属发射极接触部132。
过量掺杂的N+区136位于发射极区116以下并在基极层112与N+埋层集电极区102之间延伸。同样，N+集电极槽140从N+埋层集电极区102延伸到该器件的表面，用于经硅化物层126连接到金属集电极接触部134上。
最后，附图标记108和110分别表示绝缘层和多晶硅层，它们可选地可以包括在双极晶体管中。
图2的双极晶体管的导电性通过从发射极区116注入少数载流子到基极区112中实现，由此将发射极区116电连接到下面的N+集电极区136。在此状态下，经过掺杂的集电极区136和埋层集电极区102从发射极电极118到集电极槽140建立了电气路径。
如上所述，该实施例的发射极区116和发射极电极118均为单晶。因此，在发射极区116与发射极电极118之间的界面上不存在结晶结构的突然改变，并且否则会在界面处产生的阻抗分量因此与具有多晶发射极的传统器件相比减小了。由于该阻抗分量出现在晶体管的导电路径中，因此该实施例的双极晶体管的电流增益和速度增加了。
现在将参考图3(A)至3(F)描述图2的双极晶体管的制造方法。
首先参考图3(A)，埋层N+集电极区102和N-集电极区104在P型半导体衬底(未示出)中形成。STI或LOCOS绝缘区106随后在N-集电极区104的表面形成，N+集电极槽140通过N-集电极区104形成，以接触N+集电极区102。
参考图3(B)，一个或多个绝缘层108和多晶硅层110可以可选地构图于绝缘区106上。绝缘层108的材料的示例包括SiN、SiON和SiO2。然后，基极层112通过单晶Si或SiGe外延生长形成。例如，在异质结器件的情况下，基极层112可以为由Si种晶层、SiGe间隔壁层、掺杂SiGe层和Si盖层的叠层构成的SiGe层。
接着，如图3(C)所示，沉积绝缘层113，并在其中形成发射极窗口115。然后，过量掺杂的N+集电极区136通过经发射极窗口115离子注入而形成。或者，为避免离子注入损坏基极层112，N+集电极区136可早于通过在图3(A)中所示的结构上采用光致抗蚀剂掩膜图案进行的基极层112的沉积而形成。无论哪种情况，沉积绝缘层113并形成发射极窗口115。
接着，如图3(D)所示，形成发射极电极层117和垒层121。如图所示，发射极电极层117填充绝缘层113中的发射极窗口115从而接触发射极区116(尚未形成)。
在该实施例中，发射极电极层117由单晶Si、SiGe或Si-SiGe混合物的低温(低于900℃)外延生长形成。发射极电极层117原位或通过离子注入进行N+掺杂，优选具有梯度杂质浓度分布，其中发射极电极层117的上部具有比其下部更高的浓度。例如，上部的杂质浓度可在1×1019/cm3到1×1022/cm3的范围内，而下部的杂质浓度可在1×1018/cm3到1×1020/cm3的范围内。
仍然参考图3(D)，在垒层121形成后，随后通过在热处理期间从发射极电极层117扩散杂质到基极层112的上部形成发射极区116。然而，或者，该扩散可在发射极电极层117的外延生长中进行，或发射极区116可通过先于形成发射极电极层117的离子注入形成。在其中基极层112为SiGe层的异质结器件的情况中，发射极区116在Si盖层或在Si盖层和基极层112的掺杂SiGe层中形成。
接着，如图3(F)所示，发射极电极层117(图3(D))通过蚀刻或化学机械抛光构图以限定出发射极电极118。绝缘层113(图3(D))在构图后留下的部分在图3(E)中用附图标记114表示。绝缘侧壁间隔壁120随后形成在发射极电极118和绝缘层114的侧壁上。此外，在形成间隔壁120前或后，基极区138可在N-集电极区104中通过P-型杂质的离子注入形成。
现在参考图3(F)，构图基极层112和下面的层110、108以露出集电极槽140。然后执行硅化处理以分别在基极区102、发射极电极118和集电极槽140上形成硅化物层122、124和126。在所得的结构上沉积绝缘层128，并且形成接触孔141、142和143以露出硅化物层122、124和126。最后，尽管未示于图3(F)中，在接触孔141、142和143中填充金属互连部。
如上所述，发射极电极118通过从单晶基极层112开始的单晶硅外延生长形成。发射极区116然后通过从发射极电极118扩散杂质到基极层112中形成。由于发射极区116和发射极电极118均为单晶，因此在发射极区116与发射极电极118之间的界面上不存在结晶结构上的突然改变。另外，与具有多晶硅发射极电极的传统器件相比，界面上的缺陷因此减小。因此，界面上的阻抗减小，并且双极晶体管的电流增益和速度增加。
上述的实施例至少部分特征在于单晶发射极电极。然而，发射极电极不必整个结构都为单晶的。相反，发射极电极不与单晶发射极区接触的部分可由非晶或多晶结构形成。这概念性的示于图4中，其为根据本发明的另一实施例的双极晶体管。
图4的双极晶体管的发射极电极包括单晶部分118和非晶或多晶部分119。图4的所有其它附图标记表示上述结合图2介绍的附图标记相同的元件。
应注意的是图4中单晶部分118和非晶或多晶部分119的分界线仅为示意目的示出。事实上，通过改变发射极电极生长过程中的工艺条件，从单晶到非单晶的转换可为逐渐的并可在任何位置。该概念结合图5在下面描述。作为单独的情况，如本领域技术人员所知，术语单晶指的是包括全部或大部分为单晶结构的材料。同样，称为多晶或非晶的材料包括全部或大部分为多晶或非晶结构的材料。
图5对应于先前描述的图3(D)，除了发射极电极117示为包括单晶部分117A和多晶部分117B。优选，发射极电极117通过两个部分117A和117B的原位生长形成。
作为示例，单晶部分117A可通过Si、SiGe、或其混合物的N+掺杂结构在低温(低于900℃)下的外延生长形成。可选的，杂质浓度可具有梯度分布。例如，上部的杂质浓度可在1×1019/cm3到1×1022/cm3的范围内，而下部的杂质浓度可在1×1018/cm3到1×1020/cm3的范围内。
然后，在外延生长后未破坏真空时，多晶部分117B可通过Si、SiGe、或其混合物的N+掺杂结构在低温(低于900℃，如550℃)下的多晶生长形成。可选的，杂质浓度可相对恒定。例如，杂质浓度可在1×1019/cm3到1×1022/cm3的范围内。
从外延生长到多晶生长的转换可通过增加反应室压力和/或降低反应室温度实现。仅作为示例，转换可通过从20托增加反应室压力到300托或通过从600℃降低反应室温度到500℃而实现。另外，从单晶到多晶的更多逐渐改变可通过在发射极电极117生长过程中随时间缓变提升反应室压力和/或通过在发射极电极117生长过程中随时间缓变下降反应室温度得到。
现在注意图6，其示出了本发明的第三实施例。该实施例与图2的区别在于多晶基极电极204位于基极区112上，并相对于发射极电极118、绝缘层202和206、以及侧壁间隔壁208的结构。图6的所有其它附图标记表示上述图2介绍的相同附图标记的元件。
更具体而言，如图6所示，掺杂多晶硅基极电极204位于基极区112上，同时硅化物层122位于基极电极122上。此外，发射极电极118通过侧壁间隔壁208和绝缘层202及206与基极电极204电隔离。与第一实施例相反，发射极电极118的侧壁与侧壁间隔壁208一致地成锥状。
图6的双极晶体管也可包括如图2中附图标记138表示的基极区。
如前述实施例中，发射极电极118可具有单晶结构，如单晶Si或SiGe。或者，至少发射极电极与发射极区116接触的一部分可具有单晶结构，同时剩余部分具有非晶或多晶结构，如非晶Si或SiGe，或多晶Si或SiGe。
现在参考图7(A)至7(E)描述图6的双极晶体管的制造方法。
最初，得到与前述图3(B)相同的结构。然后，参考图7(A)，绝缘层202在基极区112上构图。然后，依次在所得的结构上沉积掺杂多晶硅层204和绝缘层206。然后，蚀刻发射极窗口115以露出绝缘层202。
参考图7(B)，通过蚀刻绝缘层202的中心部分，在露出基极区112的发射极窗口115侧壁上形成绝缘侧壁间隔壁208。然后通过经发射极窗口115离子注入形成掺杂N+集电极区136。或者，为避免离子注入损坏基极层112，可比通过采用光致抗蚀剂掩膜图案在沉积基极区112之前形成N+集电极区136。无论哪种情况，形成发射极窗口115。
接着，如图7(C)所示，形成发射极电极层117和垒层121。如图所示，发射极电极层117填充发射极窗口115从而接触发射极区116(尚未形成)。
在该实施例中，发射极电极层117通过单晶Si、SiGe或Si-SiGe混合物的低温(低于900℃)外延生长形成。然而，发射极电极层117可由单晶、多晶和非晶结构的组合形成，如前面结合图4和5所述。发射极电极层117为原位或通过离子注入进行N+掺杂，并优选为具有梯度杂质浓度分布，其中发射极电极层117的上部具有比其下部更高的浓度。例如，上部的杂质浓度可在1×1019/cm3到1×1022/cm3的范围内，同时下部的杂质浓度可在1×1018/cm3到1×1020/cm3的范围内。
仍然参考图7(C)，在形成垒层121之后，发射极区116随后通过从发射极电极层117扩散杂质到基极层112的上部而形成。在其中基极层112为SiGe层的异质结器件的情况中，发射极区116在Si盖层或在Si盖层和基极层112的掺杂SiGe层中形成。
接着，如图7(D)所示，发射极电极层117(图7(C))通过蚀刻或化学机械抛光而构图以限定出发射极电极118。
现在参考图7(E)，构图基极电极202、基极层112以及下面的层110、108以露出集电极槽140。然后，执行硅化处理以分别在基极电极204、发射极电极118和集电极槽140上形成硅化物层122、124和126。绝缘层128沉积在所得的结构上，并且形成接触孔151、152和153以露出硅化物层122、124和126。最后，尽管未示于图7(E)中，在接触孔151、152和153中填充金属互连部。
在附图和描述中，已经公开了本发明的典型优选实施例，尽管已经列出特定实施例，但其仅用于一般的和叙述性而并不用于限定。因此可理解本发明的范围是由所附的权利要求说明，并非由示意性实施例说明。
Claims (27)
1. 一种双极晶体管，包括：
具有第一导电类型的集电极区的衬底；
单晶结构并包括位于集电极区上的第二导电类型的杂质的基极层；
至少部分由包含在基极层中的第一导电类型杂质限定的发射极区；以及
接触发射极区的第一导电类型的发射极电极，其中至少发射极电极与发射极区接触的部分具有单晶结构，
其中至少发射极电极与发射极区不接触的一部分具有多晶或非晶结构。
2. 如权利要求1所述的双极晶体管，还包括位于基极区上的基极电极。
3. 如权利要求2所述的双极晶体管，其中基极电极包括多晶硅和多晶硅-锗的至少一种。
4. 如权利要求1所述的双极晶体管，还包括在发射极电极上形成的金属层。
5. 如权利要求4所述的双极晶体管，其中至少发射极电极与金属层接触的部分具有单晶结构。
6. 如权利要求1所述的双极晶体管，还包括在基极层上形成的金属层。
7. 如权利要求2所述的双极晶体管，还包括形成在基极电极上的金属层。
8. 如权利要求4所述的双极晶体管，其中金属层为硅化物层，并且其中双极晶体管还包括与硅化物层接触的金属电极层。
9. 如权利要求1所述的双极晶体管，其中全部发射极电极都具有单晶结构。
10. 如权利要求4所述的双极晶体管，其中至少发射极电极与金属层接触的部分具有多晶或非晶结构。
11. 如权利要求1所述的双极晶体管，其中发射极电极的杂质浓度沿深度方向改变。
12. 如权利要求11所述的双极晶体管，其中发射极电极上部具有比该发射极电极下部更高的杂质浓度。
13. 如权利要求1所述的双极晶体管，其中发射极电极包括Si、SiGe或Si和SiGe混合物中的一种。
14. 如权利要求1所述的双极晶体管，还包括位于集电极区表面中和基极层下的基极区。
15. 如权利要求2所述的双极晶体管，还包括侧壁间隔壁，其将发射极电极与基极电极电性绝缘。
16. 一种双极晶体管，包括：
具有第一导电类型的集电极区的衬底；
位于集电极区上的单晶结构并为第二导电类型的基极区；
至少部分由包括在基极层中的第一导电类型的杂质限定的发射极区；以及
包括第一导电类型的外延生长层的发射极电极，该外延生长层与发射极区接触，
其中发射极电极还包括在外延生长层上形成的多晶或非晶生长层。
17. 如权利要求16所述的双极晶体管，其中外延生长层在小于900℃的温度下生长。
18. 如权利要求16所述的双极晶体管，还包括在该发射极电极上形成的硅化物层，以及在硅化物层上形成的金属电极层。
19. 如权利要求18所述的双极晶体管，还包括在发射极电极的外延生长层上形成的金属电极层。
20. 如权利要求16所述的双极晶体管，其中外延生长层与多晶生长层之间的界面在结构上特征为在未破坏真空的情况下连续生长的双层。
21. 如权利要求20所述的双极晶体管，其中发射极电极从外延生长层到多晶生长层的结构转换是逐渐的。
22. 如权利要求21所述的双极晶体管，还包括在发射极电极的多晶生长层上形成的硅化物层，以及在硅化物层上形成的金属电极层。
23. 如权利要求21所述的双极晶体管，还包括在发射极电极的多晶生长层上形成的金属电极层。
24. 如权利要求16所述的双极晶体管，还包括在衬底上形成并具有排列在发射极区上的通孔的绝缘层，其中外延层至少部分的包含在该通孔中。
25. 如权利要求24所述的双极晶体管，其中外延层延伸过绝缘层的顶面。
26. 如权利要求16所述的双极晶体管，其中外延生长层包括Si、SiGe或Si和SiGe的混合物中的一种。
27. 如权利要求16所述的双极晶体管，其中外延生长层和多晶生长层包括Si、SiGe或Si和SiGe的混合物中的一种。
Applications Claiming Priority (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR39897/03 | 2003-06-19 | ||
| KR39897/2003 | 2003-06-19 | ||
| KR10-2003-0039897A KR100498503B1 (ko) | 2003-06-19 | 2003-06-19 | 바이폴라 접합 트랜지스터 및 그 제조 방법 |
| US10/829,190 | 2004-04-22 | ||
| US10/829,190 US7091578B2 (en) | 2003-06-19 | 2004-04-22 | Bipolar junction transistors and methods of manufacturing the same |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1627530A CN1627530A (zh) | 2005-06-15 |
| CN100416853C true CN100416853C (zh) | 2008-09-03 |
Family
ID=33422298
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2004100832998A Expired - Lifetime CN100416853C (zh) | 2003-06-19 | 2004-06-21 | 双极结晶体管及其制造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US7368361B2 (zh) |
| EP (1) | EP1489661A3 (zh) |
| CN (1) | CN100416853C (zh) |
| TW (1) | TWI250640B (zh) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP2458624A1 (en) * | 2010-11-26 | 2012-05-30 | Nxp B.V. | Heterojunction Bipolar Transistor Manufacturing Method and Integrated Circuit Comprising a Heterojunction Bipolar Transistor |
| JP5755939B2 (ja) * | 2011-05-24 | 2015-07-29 | セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー | 半導体装置及びその製造方法 |
| US8853826B2 (en) | 2012-05-14 | 2014-10-07 | Taiwan Semiconductor Manufacturing Company, Ltd. | Methods and apparatus for bipolar junction transistors and resistors |
| US9722057B2 (en) * | 2015-06-23 | 2017-08-01 | Global Foundries Inc. | Bipolar junction transistors with a buried dielectric region in the active device region |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5296388A (en) * | 1990-07-13 | 1994-03-22 | Matsushita Electric Industrial Co., Ltd. | Fabrication method for semiconductor devices |
| US6177717B1 (en) * | 1998-06-05 | 2001-01-23 | Stmicroelectronics, S.A. | Low-noise vertical bipolar transistor and corresponding fabrication process |
| US6316818B1 (en) * | 1998-06-05 | 2001-11-13 | Stmicroelectronics S.A. | Vertical bipolar transistor including an extrinsic base with reduced roughness, and fabrication process |
| US20020149062A1 (en) * | 1997-05-20 | 2002-10-17 | Hideaki Nii | Semiconductor device |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2860138B2 (ja) * | 1989-03-29 | 1999-02-24 | キヤノン株式会社 | 半導体装置およびこれを用いた光電変換装置 |
| JP2727818B2 (ja) * | 1991-09-17 | 1998-03-18 | 日本電気株式会社 | 半導体装置 |
| JPH06310523A (ja) * | 1993-04-21 | 1994-11-04 | Mitsubishi Electric Corp | ヘテロ接合バイポーラトランジスタ，及びその製造方法 |
| JP2001338947A (ja) | 2000-05-26 | 2001-12-07 | Nec Corp | フリップチップ型半導体装置及びその製造方法 |
| US6362065B1 (en) * | 2001-02-26 | 2002-03-26 | Texas Instruments Incorporated | Blocking of boron diffusion through the emitter-emitter poly interface in PNP HBTs through use of a SiC layer at the top of the emitter epi layer |
| US6509242B2 (en) * | 2001-01-12 | 2003-01-21 | Agere Systems Inc. | Heterojunction bipolar transistor |
| US6858485B2 (en) * | 2003-05-07 | 2005-02-22 | International Business Machines Corporation | Method for creation of a very narrow emitter feature |
-
2004
- 2004-06-10 TW TW093116636A patent/TWI250640B/zh active
- 2004-06-17 EP EP04253626A patent/EP1489661A3/en not_active Ceased
- 2004-06-21 CN CNB2004100832998A patent/CN100416853C/zh not_active Expired - Lifetime
-
2006
- 2006-06-29 US US11/476,808 patent/US7368361B2/en not_active Expired - Lifetime
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5296388A (en) * | 1990-07-13 | 1994-03-22 | Matsushita Electric Industrial Co., Ltd. | Fabrication method for semiconductor devices |
| US20020149062A1 (en) * | 1997-05-20 | 2002-10-17 | Hideaki Nii | Semiconductor device |
| US6177717B1 (en) * | 1998-06-05 | 2001-01-23 | Stmicroelectronics, S.A. | Low-noise vertical bipolar transistor and corresponding fabrication process |
| US6316818B1 (en) * | 1998-06-05 | 2001-11-13 | Stmicroelectronics S.A. | Vertical bipolar transistor including an extrinsic base with reduced roughness, and fabrication process |
Also Published As
| Publication number | Publication date |
|---|---|
| TW200501395A (en) | 2005-01-01 |
| EP1489661A3 (en) | 2005-06-15 |
| CN1627530A (zh) | 2005-06-15 |
| EP1489661A2 (en) | 2004-12-22 |
| US7368361B2 (en) | 2008-05-06 |
| TWI250640B (en) | 2006-03-01 |
| US20060267149A1 (en) | 2006-11-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9508824B2 (en) | Method for fabricating a bipolar transistor having self-aligned emitter contact | |
| CN101410959B (zh) | 具有双浅沟槽隔离和低基极电阻的双极晶体管 | |
| US7880270B2 (en) | Vertical bipolar transistor | |
| US7598539B2 (en) | Heterojunction bipolar transistor and method for making same | |
| CN100375293C (zh) | 具有多晶硅源极接触结构的沟槽mosfet器件 | |
| US10777668B2 (en) | Bipolar junction transistors with a self-aligned emitter and base | |
| TWI582853B (zh) | 具有側壁限定之內部基極至外部基極聯絡區域的電晶體結構與形成該結構的方法 | |
| CN104752492B (zh) | 用于制造半导体器件的方法和半导体器件 | |
| US20020098667A1 (en) | Technique to produce isolated junctions by forming an insulation layer | |
| US20050236647A1 (en) | Structure and method of forming a bipolar transistor having a self-aligned raised extrinsic base using a link-up region formed froman opening therein | |
| CN110429129B (zh) | 高压沟槽型功率半导体器件及制备方法 | |
| US5049521A (en) | Method for forming dielectrically isolated semiconductor devices with contact to the wafer substrate | |
| US7071500B2 (en) | Semiconductor device and manufacturing method for the same | |
| US7091578B2 (en) | Bipolar junction transistors and methods of manufacturing the same | |
| JPH07254611A (ja) | 半導体装置及びその製造方法 | |
| CN103855196B (zh) | 异质结双极晶体管装置及其制造方法 | |
| CN100416853C (zh) | 双极结晶体管及其制造方法 | |
| JP2005510867A (ja) | 半導体デバイスおよび該半導体デバイスの製造方法 | |
| US10217852B1 (en) | Heterojunction bipolar transistors with a controlled undercut formed beneath the extrinsic base | |
| JPS6119171A (ja) | 縦型ｎｐｎトランジスタ構造体 | |
| US7012009B2 (en) | Method for improving the electrical continuity for a silicon-germanium film across a silicon/oxide/polysilicon surface using a novel two-temperature process | |
| US20030030488A1 (en) | Trench bipolar transistor | |
| US20040251515A1 (en) | Bipolar junction transistors and methods of manufacturing the same | |
| US11862676B2 (en) | Semiconductor device and preparation method thereof | |
| US11362201B1 (en) | Heterojunction bipolar transistors with undercut extrinsic base regions |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CX01 | Expiry of patent term | ||
| CX01 | Expiry of patent term |
Granted publication date: 20080903 |