CN101515586B - 具有紧密体接触的射频soi ldmos器件 - Google Patents
具有紧密体接触的射频soi ldmos器件 Download PDFInfo
- Publication number
- CN101515586B CN101515586B CN2008100579216A CN200810057921A CN101515586B CN 101515586 B CN101515586 B CN 101515586B CN 2008100579216 A CN2008100579216 A CN 2008100579216A CN 200810057921 A CN200810057921 A CN 200810057921A CN 101515586 B CN101515586 B CN 101515586B
- Authority
- CN
- China
- Prior art keywords
- layer
- region
- silicon
- grid
- district
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Abstract
本发明涉及射频功率器件领域，公开了一种具有紧密体接触的射频SOI LDMOS器件，包括底层硅、隐埋氧化层、顶层硅、P-区、N-区、栅氧化层、多晶硅栅层、栅多晶硅化物层、栅电极、氮化硅侧墙、N-漂移区、漏区、漏区硅化物层、漏电极、源区、体接触区、体区及源区硅化物层、源电极。本发明将射频LDMOS器件制作于SOI衬底之上，利用与P-区同型的重掺杂区域形成与源区短接的紧密体接触；源/体、漏/体以及栅与各自电极间利用硅化物互联；采用多根栅条叉指形式并联以增大器件驱动能力；设计与CMOS工艺兼容的调正、背栅注入、N-区注入以及N-漂移区注入方法；设计与CMOS工艺兼容的N-漂移区硅化物掩蔽方法。
Description
技术领域
本发明涉及射频功率器件领域，尤其涉及一种具有紧密接触的射频SOI LDMOS器件。
背景技术
横向扩散金属氧化物半导体工艺技术(LDMOS，Laterally DiffusedMetal Oxide Semiconductor)初期主要面向移动电话基站的RF功率放大器，由于其具有高灵敏度、高效率、高增益、低失真、低噪声、低热阻、频率稳定、互调失真性能低以及自动增益控制能力强等优点，LDMOS器件广泛应用于CDMA、W-CDMA、TETRA、数字地面电视等需要宽频率范围、高线性度和使用寿命要求高的领域，但LDMOS同样具有其自身的局限性，如功率密度低、抗ESD、抗总剂量辐射以及抗单粒子辐射能力差等。通过采用SOI技术和CMOS技术与传统的LDMOS制造工艺相结合，可显著降低器件的寄生电容，提高其工作频率和开关速度，增强抗辐射能力，使其可以应用到更广泛更高端的领域内，如航空航天电子设备、雷达微波功率放大器等。
发明内容
(一)要解决的技术问题
针对现有技术存在的不足，本发明的目的之一在于提供一种具有紧密体接触的射频SOI LDMOS器件，以提高其工作频率和开关速度，并且具有一定的抗辐射能力，在高温环境下的具有较高的稳定性。
本发明的目的之二在于提供一种与P-区同型的重掺杂区域形成与源区短接的紧密体接触，以改善其浮体效应和增强抗辐射能力，并且在源/体、漏以及栅与各自电极间利用多晶硅化物互联，从而避免级联时反向二极管击穿，并与SOI CMOS工艺兼容。
本发明的目的之三在于提供一种多根整体栅条叉指并联形式以增大器件驱动能力；
本发明的目的之四在于提供一种与CMOS工艺兼容的调栅注入方法，以调节正、背栅开启阈值电压；
本发明的目的之五在于提供一种与CMOS工艺兼容的LDMOS器件N-区注入及N-漂移区注入方法，以调节LDMOS的导通电阻和击穿电压；
本发明的目的之六在于提供一种与CMOS工艺兼容的LDMOS器件N-漂移区硅化物掩蔽方法，用于在硅化过程中掩蔽N-漂移区。
(二)技术方案
为达到上述一个目的，本发明提供了一种基于绝缘体上硅的射频LDMOS器件，该LDMOS器件由从上至下依次为顶层硅3、埋氧层2和底层硅1的绝缘体上硅SOI作为基本架构，该射频LDMOS器件包括：
设置于埋氧层上表面的P-区20，在紧邻P-区20两侧分别设置第一N-区23和第二N-区24；
设置于顶层硅3上表面的第一栅氧化层7和第二栅氧化层8；
设置于第一栅氧化层7上表面的第一多晶硅栅层9，设置于第一多晶硅栅层9上表面的第一栅多晶硅化物层11，以及设置于第一栅多晶硅化物层11上表面的第一栅电极17；设置于第一多晶硅栅层9一侧的第二氮化硅侧墙14，以及设置于第一多晶硅栅层9另一侧的第一氮化硅侧墙13；
设置于第二栅氧化层8上表面的第二多晶硅栅层10，设置于第二多晶硅栅层10上表面的第二栅多晶硅化物层12，以及设置于第二栅多晶硅化物层12上表面的第二栅电极18；设置于第二多晶硅栅层10一侧的第三氮化硅侧墙15，以及设置于第二多晶硅栅层10另一侧的第四氮化硅侧墙16；
设置于第一栅氧化层7一侧的第一N-漂移区25，在紧邻第一N-漂移区25的旁侧设置的第一漏区27，设置于第一漏区27上表面的第一漏区硅化物层29，设置于第一漏区硅化物层29上表面的第一漏电极30；
设置于第二栅氧化层8一侧的第二N-漂移区26，在紧邻第二N-漂移区26的旁侧设置的第二漏区28，设置于第二漏区28上表面的第二漏区硅化物层31，设置于第二漏区硅化物层31上表面的第二漏电极32；
设置于第一栅氧化层7另一侧的第一源区35，设置于第二栅氧化层8另一侧的第二源区19，在紧邻第一源区35和第二源区19的前方和后方设置的与P-区20同型的重掺杂体接触区4，在体接触区4和第一源区35以及第二源区19上表面设置的体区及源区硅化物层21，设置于体区及源区硅化物层21上表面的源电极22。
上述方案中，所述第一栅氧化层7和第二栅氧化层8分别覆盖了顶层硅3上表面等于设计规则中沟道尺寸的区域。
上述方案中，所述第一漏区27和第一N-漂移区25设置于第一N-区23内，所述第二漏区28和第二N-漂移区26设置于第二N-区24内。
上述方案中，所述第一源区35和第二源区19以及体接触区4设置于P-区20内。
上述方案中，所述第一N-区23与P-区20的交界处位于第一栅氧化层7的下方，所述第二N-区24与P-区20的交界处位于第二栅氧化层8的下方。
上述方案中，所述第一N-区23与P-区20的交界之处距离第一栅氧化层7靠近第一N-漂移区25的一侧0至200nm，所述第二N-区24与P-区20的交界之处距离第二栅氧化层8靠近第二N-漂移区(26)的一侧0至200nm。
上述方案中，分别在第一源区35、第二源区19、体接触区4、第一漏区27、第一漏区27、第二漏区28、第一多晶硅栅层9以及第二多晶硅栅层10上表面的中央进一步设置有接触孔，所述源电极22、第一漏电极30、第二漏电极32、第一栅电极17、第二栅电极18设置于该接触孔之上。
上述方案中，所述体接触区4为紧密体接触。
上述方案中，所述第一漏电极30和第二漏电极32通过接触孔与金属互连，作为一个整体漏电极连接到外围电路。
上述方案中，所述第一栅电极17和第二栅电极18通过接触孔与多晶硅互连，作为一个整体栅电极连接到外围电路。
上述方案中，所述整体栅电极采用多根整体栅条叉指形式并联，多根整体栅条之间通过接触孔与金属互连，相邻的整体栅条共用一个漏电极。
为达到上述另一个目的，本发明提供了一种与CMOS工艺兼容的LDMOS器件调栅注入方法，该方法利用CMOS工艺中的P阱版对LDMOS器件进行不同方式的正、背栅调栅注入。
上述方案中，所述利用CMOS工艺中的P阱版对LDMOS器件进行正栅调栅注入包括：利用CMOS工艺中的P阱版，对第一栅氧化层7和第二栅氧化层8区域进行调正栅注入，注入剂量范围为1e10至1e12/cm2、能量范围为95至105keV的BF2；
所述利用CMOS工艺中的P阱版对LDMOS器件进行背栅调栅注入包括：利用CMOS工艺中的P阱版，对P-区20区域进行调背栅注入，注入剂量范围为1.3e11至1.3e13/cm2、能量范围为60至70keV的B。
为达到上述另一个目的，本发明提供了一种与CMOS工艺兼容的LDMOS器件N-区注入方法，该方法利用CMOS工艺中的N阱版对LDMOS器件进行不同方式的N-区和N-漂移区注入。
上述方案中，所述利用CMOS工艺中的N阱版对LDMOS器件进行N-区注入包括：利用CMOS工艺中的N阱版，对第一N-区23和第二N-区24区域进行注入，注入剂量范围为1.2e11至1.2e13/cm2、能量范围为155至165keV的P；
所述利用CMOS工艺中的N阱版对LDMOS器件进行N-漂移区注入包括：利用CMOS工艺中的N阱版，对第一N-漂移区25和第二N-漂移区26区域进行注入，注入剂量范围为8e11至8e13/cm2、能量范围为25至35keV的P。
为达到上述另一个目的，本发明提供了一种与CMOS工艺兼容的LDMOS器件N-漂移区硅化物掩蔽方法，该方法利用CMOS工艺中的硅化物挡版形成氧化层掩蔽N-漂移区。
上述方案中，所述的利用硅化物挡版形成氧化层掩蔽N-漂移区的具体步骤包括：
形成硅化物之前淀积厚度为200至500nm的二氧化硅层36，利用硅化物挡版33和硅化物挡版34曝光显影出第一N-漂移区25和第二N-漂移区26区域；
腐蚀去掉除第一N-漂移区25和第二N-漂移区26区上二氧化硅掩蔽层37、二氧化硅掩蔽层38之外的二氧化硅区域；
淀积一薄层金属钛39，厚度为20至30nm，然后在500至600℃温度下低温退火；
在具有选择腐蚀性的溶液中去除二氧化硅掩蔽层之上及第一栅多晶硅化物层11、第二栅多晶硅化物层12、第一漏区硅化物层29、第二漏区硅化物层31、体区及源区硅化物层21之上的多余金属钛；
在700至800℃温度下退火形成低阻态的第一栅多晶硅化物层11、第二栅多晶硅化物层12、第一漏区硅化物层29、第二漏区硅化物层31、体区及源区硅化物层21。
(三)有益效果
从上述技术方案可以看出，本发明具有以下有益效果：
1、利用本发明，可得到具有高工作频率和高击穿电压的射频LDMOS器件，制造过程与SOI CMOS工艺兼容，可有效提高集成度，降低生产成本和工艺难度。
2、利用本发明，可得到具有紧密体接触的射频SOI LDMOS器件，具有更高的稳定性和耐高温性能，并具有一定的抗辐射能力，适用范围更广。
3、利用本发明，可得到一种与CMOS工艺兼容的调正、背栅注入、N-区注入以及N-漂移区注入方法，该方法能有效优化折衷器件导通电阻和工作频率的关系，并且工艺过程简单。
4、利用本发明，可得到一种与CMOS工艺兼容的LDMOS器件N-漂移区硅化物掩蔽方法，该方法能在器件硅化过程中有效掩蔽N-漂移区，提高器件制造的成品率。
附图说明
下面结合附图和实施例对本发明进一步说明：
图1是本发明提供的具有紧密体接触的射频SOI LDMOS器件的结构示意图；
图2是本发明提供的具有紧密体接触的射频SOI LDMOS器件的版图示意图；
图3是本发明提供的多个具有紧密体接触的射频SOI LDMOS器件插指并联的版图示意图；
图4是本发明提供的利用硅化物挡版形成氧化层掩蔽N-漂移区的实施步骤示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本发明进一步详细说明。
如图1所示，图1是本发明提供的具有紧密体接触的射频SOILDMOS器件的结构示意图，该LDMOS器件以从上至下依次为顶层硅3、埋氧层2和底层硅1的绝缘体上硅SOI作为基本架构，该射频LDMOS器件包括：
设置于埋氧层上表面的P-区20，在紧邻P-区20两侧分别设置第一N-区23和第二N-区24；
设置于顶层硅3上表面的第一栅氧化层7和第二栅氧化层8；
设置于第一栅氧化层7上表面的第一多晶硅栅层9，设置于第一多晶硅栅层9上表面的第一栅多晶硅化物层11，以及设置于第一栅多晶硅化物层11上表面的第一栅电极17；设置于第一多晶硅栅层9一侧的第二氮化硅侧墙14，以及设置于第一多晶硅栅层9另一侧的第一氮化硅侧墙13；
设置于第二栅氧化层8上表面的第二多晶硅栅层10，设置于第二多晶硅栅层10上表面的第二栅多晶硅化物层12，以及设置于第二栅多晶硅化物层12上表面的第二栅电极18；设置于第二多晶硅栅层10一侧的第三氮化硅侧墙15，以及设置于第二多晶硅栅层10另一侧的第四氮化硅侧墙16；
设置于第一栅氧化层7一侧的第一N-漂移区25，在紧邻第一N-漂移区25的旁侧设置的第一漏区27，设置于第一漏区27上表面的第一漏区硅化物层29，设置于第一漏区硅化物层29上表面的第一漏电极30；
设置于第二栅氧化层8一侧的第二N-漂移区26，在紧邻第二N-漂移区26的旁侧设置的第二漏区28，设置于第二漏区28上表面的第二漏区硅化物层31，设置于第二漏区硅化物层31上表面的第二漏电极32；
设置于第一栅氧化层7另一侧的第一源区35，设置于第二栅氧化层8另一侧的第二源区19，在紧邻第一源区35和第二源区19的前方和后方设置的与P-区20同型的重掺杂体接触区4，在体接触区4和第一源区35以及第二源区19上表面设置的体区及源区硅化物层21，设置于体区及源区硅化物层21上表面的源电极22。
所述第一栅氧化层7和第二栅氧化层8分别覆盖了顶层硅3上表面等于设计规则中沟道尺寸的区域。
所述第一漏区27和第一N-漂移区25设置于第一N-区23内，所述第二漏区28和第二N-漂移区26设置于第二N-区24内。
所述第一源区35和第二源区19以及体接触区4设置于P-区20内。
所述第一N-区23与P-区20的交界处位于第一栅氧化层7的下方，所述第二N-区24与P-区20的交界处位于第二栅氧化层8的下方。
所述第一N-区23与P-区20的交界之处距离第一栅氧化层7靠近第一N-漂移区25的一侧0至200nm，所述第二N-区24与P-区20的交界之处距离第二栅氧化层8靠近第二N-漂移区(26)的一侧0至200nm。
分别在第一源区35、第二源区19、体接触区4、第一漏区27、第一漏区27、第二漏区28、第一多晶硅栅层9以及第二多晶硅栅层10上表面的中央进一步设置有接触孔，所述源电极22、第一漏电极30、第二漏电极32、第一栅电极17、第二栅电极18设置于该接触孔之上。
所述体接触区4为紧密体接触。
具体可再参见图2，第一漏电极30和第二漏电极32通过接触孔与金属互连，作为一个整体漏电极连接到外围电路。
第一栅电极17和第二栅电极18通过接触孔与多晶硅互连，作为一个整体栅电极连接到外围电路。
图3中，整体栅电极采用多根整体栅条叉指形式并联，多根整体栅条之间通过接触孔与金属互连，相邻的整体栅条共用一个漏电极。
本发明所提供的一种与CMOS工艺兼容的LDMOS器件调栅注入方法包括：
利用CMOS工艺中的P阱版，对第一栅氧化层7和第二栅氧化层8区域进行调正栅注入，注入剂量范围为1e10至1e12/cm2、能量范围为95至105keV的BF2；
利用CMOS工艺中的P阱版，对P-区20区域进行调背栅注入，注入剂量范围为1.3e11至1.3e13/cm2、能量范围为60至70keV的B。
本发明所提供的一种与CMOS工艺兼容的LDMOS器件N-区注入方法包括：
利用CMOS工艺中的N阱版，对第一N-区23和第二N-区24区域进行注入，注入剂量范围为1.2e11至1.2e13/cm2、能量范围为155至165keV的P；
利用CMOS工艺中的N阱版，对第一N-漂移区25和第二N-漂移区26区域进行注入，注入剂量范围为8e11至8e13/cm2、能量范围为25至35keV的P。
本发明所提供的一种与CMOS工艺兼容的LDMOS器件N-漂移区硅化物掩蔽方法的实施步骤由图4给出，包括：
形成硅化物之前淀积厚度为200至500nm的二氧化硅层36，利用硅化物挡版33和硅化物挡版34曝光显影出第一N-漂移区25和第二N-漂移区26区域；
腐蚀去掉除第一N-漂移区25和第二N-漂移区26区上二氧化硅掩蔽层37、二氧化硅掩蔽层38之外的二氧化硅区域；
淀积一薄层金属钛39，厚度为20至30nm，然后在500至600℃温度下低温退火；
在具有选择腐蚀性的溶液中去除二氧化硅掩蔽层之上及第一栅多晶硅化物层11、第二栅多晶硅化物层12、第一漏区硅化物层29、第二漏区硅化物层31、体区及源区硅化物层21之上的多余金属钛；
在700至800℃温度下退火形成低阻态的第一栅多晶硅化物层11、第二栅多晶硅化物层12、第一漏区硅化物层29、第二漏区硅化物层31、体区及源区硅化物层21。
以上所述的具体实施例，对本发明的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本发明的具体实施例而已，并不用于限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (11)
1.一种基于绝缘体上硅的射频LDMOS器件，其特征在于，该射频LDMOS器件由从上至下依次为顶层硅(3)、埋氧层(2)和底层硅(1)的绝缘体上硅SOI作为基本架构，该射频LDMOS器件包括：
设置于埋氧层(2)上表面的P-区(20)，在紧邻P-区(20)两侧分别设置的第一N-区(23)和第二N-区(24)；
设置于顶层硅(3)上表面的第一栅氧化层(7)和第二栅氧化层(8)；
设置于第一栅氧化层(7)上表面的第一多晶硅栅层(9)，设置于第一多晶硅栅层(9)上表面的第一栅多晶硅化物层(11)，以及设置于第一栅多晶硅化物层(11)上表面的第一栅电极(17)；设置于第一多晶硅栅层(9)一侧的第二氮化硅侧墙(14)，以及设置于第一多晶硅栅层(9)另一侧的第一氮化硅侧墙(13)；
设置于第二栅氧化层(8)上表面的第二多晶硅栅层(10)，设置于第二多晶硅栅层(10)上表面的第二栅多晶硅化物层(12)，以及设置于第二栅多晶硅化物层(12)上表面的第二栅电极(18)；设置于第二多晶硅栅层(10)一侧的第三氮化硅侧墙(15)，以及设置于第二多晶硅栅层(10)另一侧的第四氮化硅侧墙(16)；
设置于第一栅氧化层(7)一侧的第一N-漂移区(25)，在紧邻第一N-漂移区(25)的旁侧设置的第一漏区(27)，设置于第一漏区(27)上表面的第一漏区硅化物层(29)，设置于第一漏区硅化物层(29)上表面的第一漏电极(30)；
设置于第二栅氧化层(8)一侧的第二N-漂移区(26)，在紧邻第二N-漂移区(26)的旁侧设置的第二漏区(28)，设置于第二漏区(28)上表面的第二漏区硅化物层(31)，设置于第二漏区硅化物层(31)上表面的第二漏电极(32)；
设置于第一栅氧化层(7)另一侧的第一源区(35)，设置于第二栅氧化层(8)另一侧的第二源区(19)，在紧邻第一源区(35)和第二源区(19)的前方和后方设置的与P-区(20)同型的重掺杂体接触区(4)，在体接触区(4)和第一源区(35)以及第二源区(19)上表面设置的体区及源区硅化物层(21)，设置于体区及源区硅化物层(21)上表面的源电极(22)。
2.根据权利要求1所述的基于绝缘体上硅的射频LDMOS器件，其特征在于，所述第一栅氧化层(7)和第二栅氧化层(8)分别覆盖了顶层硅(3)上表面等于设计规则中沟道尺寸的区域。
3.根据权利要求1所述的基于绝缘体上硅的射频LDMOS器件，其特征在于，所述第一漏区(27)和第一N-漂移区(25)设置于第一N-区(23)内，所述第二漏区(28)和第二N-漂移区(26)设置于第二N-区(24)内。
4.根据权利要求1所述的基于绝缘体上硅的射频LDMOS器件，其特征在于，所述第一源区(35)和第二源区(19)以及体接触区(4)设置于P-区(20)内。
5.根据权利要求1所述的基于绝缘体上硅的射频LDMOS器件，其特征在于，所述第一N-区(23)与P-区(20)的交界处位于第一栅氧化层(7)的下方，所述第二N-区(24)与P-区(20)的交界处位于第二栅氧化层(8)的下方。
6.根据权利要求5所述的基于绝缘体上硅的射频LDMOS器件，其特征在于，所述第一N-区(23)及第二N-区(24)与P-区(20)交界，所述第一N-区(23)与P-区(20)的交界之处距离第一栅氧化层(7)靠近第一N-漂移区(25)的一侧0至200nm；所述第二N-区(24)与P-区(20)的交界之处距离第二栅氧化层(8)靠近第二N-漂移区(26)的一侧0至200nm。
7.根据权利要求1所述的基于绝缘体上硅的射频LDMOS器件，其特征在于，
分别在第一源区(35)、第二源区(19)、体接触区(4)、第一漏区(27)、第二漏区(28)、第一多晶硅栅层(9)以及第二多晶硅栅层(10)上表面的中央，进一步设置有接触孔，所述源电极(22)、第一漏电极(30)、第二漏电极(32)、第一栅电极(17)、第二栅电极(18)设置于该接触孔之上。
8.根据权利要求1所述的基于绝缘体上硅的射频LDMOS器件，其特征在于，所述体接触区(4)为紧密体接触。
9.根据权利要求1所述的基于绝缘体上硅的射频LDMOS器件，其特征在于，所述第一漏电极(30)和第二漏电极(32)通过接触孔与金属互连，作为一个整体漏电极连接到外围电路。
10.根据权利要求1所述的基于绝缘体上硅的射频LDMOS器件，其特征在于，所述第一栅电极(17)和第二栅电极(18)通过接触孔与多晶硅互连，作为一个整体栅电极连接到外围电路。
11.根据权利要求10所述的基于绝缘体上硅的射频LDMOS器件，其特征在于，所述整体栅电极采用多根整体栅条叉指形式并联，多根整体栅条之间通过接触孔与金属互连，相邻的整体栅条共用一个漏电极。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2008100579216A CN101515586B (zh) | 2008-02-21 | 2008-02-21 | 具有紧密体接触的射频soi ldmos器件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2008100579216A CN101515586B (zh) | 2008-02-21 | 2008-02-21 | 具有紧密体接触的射频soi ldmos器件 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101515586A CN101515586A (zh) | 2009-08-26 |
| CN101515586B true CN101515586B (zh) | 2010-11-03 |
Family
ID=41039959
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2008100579216A Expired - Fee Related CN101515586B (zh) | 2008-02-21 | 2008-02-21 | 具有紧密体接触的射频soi ldmos器件 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101515586B (zh) |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102054845B (zh) * | 2009-10-28 | 2012-11-21 | 中国科学院微电子研究所 | 基于soi的射频ldmos器件及对其进行注入的方法 |
| CN101702627B (zh) * | 2009-10-29 | 2012-10-03 | 华东师范大学 | 一种基于绝缘体上硅工艺的cmos射频开关 |
| CN101819997A (zh) * | 2010-04-22 | 2010-09-01 | 上海宏力半导体制造有限公司 | 一种可改善回跳性能的ldmos器件及其制造方法 |
| CN101916776B (zh) * | 2010-07-13 | 2015-07-22 | 中国科学院上海微系统与信息技术研究所 | 具有bts结构的soimos器件及其制作方法 |
| CN102446967A (zh) * | 2010-09-30 | 2012-05-09 | 北京大学 | 含有复合漂移区的soi ldmos器件 |
| CN102468332B (zh) * | 2010-11-03 | 2013-08-28 | 中国科学院微电子研究所 | 一种基于绝缘体上硅的mos晶体管 |
| CN102097441B (zh) | 2010-12-17 | 2013-01-02 | 电子科技大学 | 用于等离子显示屏驱动芯片的soi器件 |
| CN102593170B (zh) * | 2011-01-14 | 2014-10-22 | 中国科学院微电子研究所 | 一种基于绝缘体上硅的射频ldmos晶体管结构 |
| CN102214679B (zh) * | 2011-05-26 | 2012-12-05 | 上海先进半导体制造股份有限公司 | 形成于绝缘体上硅中的自隔离式高压半桥结构 |
| CN103456734B (zh) * | 2012-05-28 | 2016-04-13 | 上海华虹宏力半导体制造有限公司 | 一种非对称ldmos工艺偏差的监控结构及其制造方法 |
| CN103050510B (zh) * | 2012-06-04 | 2015-04-08 | 上海华虹宏力半导体制造有限公司 | Rfldmos工艺中的esd器件及其制造方法 |
| US9444041B2 (en) | 2013-03-15 | 2016-09-13 | Globalfoundries Singapore Pte. Ltd. | Back-gated non-volatile memory cell |
| CN103762156A (zh) * | 2013-12-31 | 2014-04-30 | 上海新傲科技股份有限公司 | 半导体衬底的制作方法、半导体衬底以及高压晶体管 |
| CN104241377A (zh) * | 2014-09-10 | 2014-12-24 | 上海联星电子有限公司 | 一种射频ldmos器件及其制备方法 |
| CN105786074B (zh) * | 2016-04-20 | 2018-05-29 | 广东工业大学 | 一种soi cmos射频开关电路结构 |
| CN113594258B (zh) * | 2021-08-27 | 2023-04-25 | 电子科技大学 | 低辐射漏电高压ldmos器件 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1564318A (zh) * | 2004-03-26 | 2005-01-12 | 清华大学 | 0.35μm LDMOS高压功率显示驱动器件的设计方法 |
| CN101034671A (zh) * | 2006-03-02 | 2007-09-12 | 沃特拉半导体公司 | 横向双扩散金属氧化物半导体场效应晶体管及其制造方法 |
| CN101099242A (zh) * | 2005-01-06 | 2008-01-02 | 英飞凌科技股份公司 | Ldmos晶体管 |
-
2008
- 2008-02-21 CN CN2008100579216A patent/CN101515586B/zh not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1564318A (zh) * | 2004-03-26 | 2005-01-12 | 清华大学 | 0.35μm LDMOS高压功率显示驱动器件的设计方法 |
| CN101099242A (zh) * | 2005-01-06 | 2008-01-02 | 英飞凌科技股份公司 | Ldmos晶体管 |
| CN101034671A (zh) * | 2006-03-02 | 2007-09-12 | 沃特拉半导体公司 | 横向双扩散金属氧化物半导体场效应晶体管及其制造方法 |
Non-Patent Citations (2)
| Title |
|---|
| CN 101099242 A,全文. |
| JP特开平8-330444A 1996.12.13 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN101515586A (zh) | 2009-08-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101515586B (zh) | 具有紧密体接触的射频soi ldmos器件 | |
| CN103035727B (zh) | Rfldmos器件及制造方法 | |
| CN102468334B (zh) | Vdmos器件及其制造方法 | |
| CN102184944B (zh) | 一种横向功率器件的结终端结构 | |
| CN102054845B (zh) | 基于soi的射频ldmos器件及对其进行注入的方法 | |
| CN102386211B (zh) | Ldmos器件及其制造方法 | |
| CN102376762B (zh) | 超级结ldmos器件及制造方法 | |
| CN101257047A (zh) | 一种耐高压的横向双扩散mos晶体管 | |
| CN103178093B (zh) | 高压结型场效应晶体管的结构及制备方法 | |
| CN102254946B (zh) | 一种射频横向扩散n型mos管及其制造方法 | |
| CN101515588B (zh) | 具有h型栅的射频soi ldmos器件 | |
| JP2010135800A (ja) | 半導体素子及びその製造方法 | |
| CN103035675A (zh) | Rfldmos器件和制造方法 | |
| CN102543738A (zh) | 高压ldmos器件及其制造方法 | |
| CN103178087B (zh) | 超高压ldmos器件结构及制备方法 | |
| CN102097479A (zh) | 一种低压埋沟vdmos器件 | |
| CN103779414A (zh) | 半导体装置及半导体装置的制造方法 | |
| CN102376775B (zh) | BiCMOS工艺中的寄生PIN器件及制造方法 | |
| CN116705859B (zh) | 碳化硅金属氧化物半导体场效应晶体管结构及其制备方法 | |
| CN100561751C (zh) | 无负阻ldmos器件结构及其生产方法 | |
| CN102709190A (zh) | Ldmos场效应晶体管及其制作方法 | |
| CN104599974A (zh) | 半导体结构及其形成方法 | |
| CN104465407A (zh) | 一种半导体器件及制备方法 | |
| CN104576732A (zh) | 一种寄生FinFET的横向双扩散半导体器件 | |
| CN116598361A (zh) | 一种具有超结分裂栅的ldmos器件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| ASS | Succession or assignment of patent right |
Owner name: SEMICONDUCTOR MANUFACTURING INTERNATIONAL (SHANGHA Free format text: FORMER OWNER: INST OF MICROELECTRONICS, C. A. S Effective date: 20130417 Owner name: INST OF MICROELECTRONICS, C. A. S Effective date: 20130417 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| COR | Change of bibliographic data |
Free format text: CORRECT: ADDRESS; FROM: 100029 CHAOYANG, BEIJING TO: 201203 PUDONG NEW AREA, SHANGHAI |
|
| TR01 | Transfer of patent right |
Effective date of registration: 20130417 Address after: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18 Patentee after: Semiconductor Manufacturing International (Shanghai) Corporation Patentee after: Institute of Microelectronics, Chinese Academy of Sciences Address before: 100029 Beijing city Chaoyang District Beitucheng West Road No. 3 Patentee before: Institute of Microelectronics, Chinese Academy of Sciences |
|
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20101103 Termination date: 20190221 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |