CN109920737A - Ldmos器件及其制造方法 - Google Patents
Ldmos器件及其制造方法 Download PDFInfo
- Publication number
- CN109920737A CN109920737A CN201910149287.7A CN201910149287A CN109920737A CN 109920737 A CN109920737 A CN 109920737A CN 201910149287 A CN201910149287 A CN 201910149287A CN 109920737 A CN109920737 A CN 109920737A
- Authority
- CN
- China
- Prior art keywords
- grid
- region
- ldmos device
- layer
- area
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
公开了一种LDMOS器件及其制造方法,包括形成衬底以及位于衬底上方的外延层,衬底与外延层具有第一导电类型;在外延层中形成下沉区,下沉区至少部分接触衬底;在外延层中形成具有第一导电类型的埋层,埋层覆盖下沉区;在外延层上依次形成栅氧化层以及栅极;在栅极下方形成彼此靠近的具有第二导电类型的漂移区和第一导电类型的沟道区,漂移区远离下沉区;分别在沟道区形成源区,在漂移区形成漏区,源区通过下沉区与衬底连接,埋层形成于栅极靠近源区的一侧。本发明通过光刻注入一中等掺杂浓度的与沟道区导电类型一致的埋层,埋层位于沟道下方并覆盖下沉区,使得寄生晶体管内的基区电阻下降,避免了因寄生晶体管开启烧毁器件。
Description
技术领域
本发明涉及半导体集成电路技术领域,更具体地,涉及LDMOS器件及其制造方法。
背景技术
横向双扩散金属氧化物半导体场效应晶体管(Lateral Double DiffusedMOSFET)是一种市场需求大、发展前景广阔的功率放大器件。在射频无线通信领域,RFLDMOS(Radio Frequency Laterally Diffused Metal Oxide Semiconductor,射频横向双扩散金属氧化物半导体)广泛应用于HF(High Frequency,高频)、VHF(Very High Frequency,甚高频)和UHF(Ultra High Frequency,超高频)的通信领域、脉冲雷达、工业、科学和医疗应用、航空电子和通信系统等领域。RFLDMOS具有高增益、高线性、高耐压、高输出功率、工艺兼容性高等优点,已成为射频半导体功率器件中的一个热点器件。
如图1示出现有的LDMOS器件的基本结构示意图,LDMOS器件10的源极采用硼离子高温扩散下沉推进连接衬底电极。LDMOS器件10包括衬底1,位于衬底1上的外延层2以及形成在外延层2中的沟道区7、漂移区6、漏极9、源极8,形成于外延层2上的栅极4,用于连接源极8与衬底1的下沉区3,以及与栅极4隔离的金属法拉第杯44。其中由漏极9以及漂移区6为集电极,沟道区7为基极,源极8为发射极,在LDMOS器件内部形成一个寄生晶体管,它的发射极和基极短接在一起并接地,由于沟道区7通过下沉区3接地,在寄生晶体管的发射极与基极之间存在一个等效的电阻。在LDMOS器件正常工作时,由于基极区电阻的存在,使得空穴电流流过基极时造成基极区电位升高,从而使得基极与发射极PN结发生正偏导致寄生晶体管开启,导致电流烧毁半导体器件。
鉴于此,需要提供一种可靠性高的LDMOS器件及其制造方法。
发明内容
本发明所要解决的问题在于提供一种LDMOS器件及其制造方法,其中,从而提高LDMOS器件的性能。
根据本发明的一方面,提供一种LDMOS器件的制造方法,包括形成衬底以及位于衬底上方的外延层,所述衬底与所述外延层具有第一导电类型;在所述外延层中的一侧形成下沉区,所述下沉区至少部分接触所述衬底,所述下沉区具有第一导电类型;在所述外延层中形成具有第一导电类型的埋层,所述埋层覆盖所述下沉区;在所述外延层上方依次形成栅氧化层以及栅极;在所述栅极下方形成彼此靠近的具有第二导电类型的漂移区和第一导电类型的沟道区;分别在所述沟道区形成源区,在所述漂移区形成漏区,所述源区通过所述下沉区与所述衬底连接,其中,所述埋层位于所述沟道区下方,所述埋层形成于所述栅极靠近源区的一侧。
可选地,所述埋层靠近所述源区一侧,所述埋层与所述栅极靠近所述源区的一侧对齐。
可选地,所述LDMOS器件中的沟道区与所述漂移区连接的区域被所述栅极覆盖。
可选地,所述沟道区和所述漂移区分别与所述栅极之间通过栅氧化层隔开。
可选地,还包括:在所述栅氧化物的上方以及所述栅极的两侧形成栅极侧墙。
可选地,还包括:在所述源区、所述漏区以及所述栅极上形成钴硅化物;在所述栅极上方的钴硅化物表面和所述栅极侧墙的外侧形成连续的介质层,所述介质层覆盖至少部分所述漂移区;以及在所述介质层上形成金属法拉第杯层,所述介质层将所述金属法拉第杯层与所述栅极隔开。
可选地,所述沟道区与所述漂移区通过光刻进行离子注入并结合高温推进法形成。
可选地,所述栅极包括多晶硅栅极,所述栅极的厚度为
可选地,所述埋层的掺杂浓度高于所述外延层的掺杂浓度,所述埋层的掺杂浓度低于所述源区的掺杂浓度。
根据本发明的另一方面,提供一种LDMOS器件,根据上述制造方法制成。
本发明提供的LDMOS器件及其制造方法,其中源极通过硼离子高温扩散下沉推进与衬底连接,在下沉区推进之后,在沟道区与漂移区进行离子注入及扩散工艺之前,通过一层光刻在栅极靠近源区的一侧注入一中等掺杂浓度的与沟道区导电类型一致的埋层,埋层位于沟道下方并覆盖下沉区,使得寄生晶体管内的基区电阻下降,引导碰撞空穴电流流向衬底,同时降低寄生晶体管基区的电势,阻止了基区与发射区PN结正偏从而引起寄生晶体管开启导致的电流烧毁。
优选地,埋层靠近源区一侧,并与栅极靠近源区的一侧对齐,并且栅极与下沉区的光刻距离高于外延层的厚度,保证了漂移区及沟道区的掺杂形貌,提升了LDMOS器件的可靠性。
附图说明
通过以下参照附图对本发明实施例的描述,本发明的上述以及其他目的、特征和优点将更为清楚,在附图中:
图1示出根据现有技术的LDMOS器件剖面示意图;
图2示出根据本发明实施例的LDMOS器件的剖面示意图;
图3至图9示出本发明实施例的制造方法在各个阶段中图2的LDMOS器件的剖面示意图。
具体实施方式
以下将参照附图更详细地描述本发明。在各个附图中,相同的元件采用类似的附图标记来表示。为了清楚起见,附图中的各个部分没有按比例绘制。此外,可能未示出某些公知的部分。为了简明起见,可以在一幅图中描述经过数个步骤后获得的半导体结构。
应当理解,在描述器件的结构时,当将一层、一个区域称为位于另一层、另一个区域“上面”或“上方”时,可以指直接位于另一层、另一个区域上面,或者在其与另一层、另一个区域之间还包含其它的层或区域。并且,如果将器件翻转,该一层、一个区域将位于另一层、另一个区域“下面”或“下方”。
在下文中描述了本发明的许多特定的细节,例如器件的结构、材料、尺寸、处理工艺和技术,以便更清楚地理解本发明。但正如本领域的技术人员能够理解的那样,可以不按照这些特定的细节来实现本发明。
图2示出根据本发明实施例的LDMOS器件的剖面示意图,其中本发明实施例中以N型沟道RFLDMOS器件为例对本发明进行下下详细的描述,本实施例中的RFLDMOS器件例如为工作在100MHz-4GHz频率段的功率射频放大器件。但是此实施例中对N型沟道RFLDMOS器件的具体描述只是为了便于理解并非限定。本领域技术人员可以理解N型沟道的LDMOS器件和相关区域以及包含N型和P型两者结合的其他半导体器件和电路,均可以通过根据本实施例的替换各区域内的导电类型被提供。
如图2所示,在重掺杂P型硅衬底101上,具有P型外延层102,其中P型为第一导电类型,N型为第二导电类型。
在外延层102中具有N型轻掺杂漂移区106以及与之靠近的P型沟道区107。N型轻掺杂漂移区106中包含RFLDMOS器件的漏区109,漏区109表面具有钴硅化物143引出RFLDM0S器件的漏极。P型沟道区107中包含彼此抵靠连接的N型重掺杂源区108与P型重掺杂源区110,其中N型重掺杂源区108例如与栅极104靠近源区的一侧齐边,并且N型重掺杂源区108与P型重掺杂源区110的表面具有钴硅化物143引出RFLDM0S器件的源极。在彼此靠近的P型沟道区107与N型轻掺杂漂移区106上方的外延层102上表面具有栅氧化层141,栅氧化层141上依次具有多晶硅栅极104及钴硅化物143,钴硅化物143引出RFLDM0S器件的栅极,多晶硅栅极104及栅氧化层141两端具有栅极侧墙142,多晶硅栅极104上的钴硅化物143表面以及栅极侧墙104的外侧具有介质层145,并且介质层145覆盖至少部分漂移区106。在介质层145外侧上具有金属法拉第杯层144,金属法拉第杯层144通过介质层145与多晶硅栅极104上的钴硅化物143、侧墙142以及漂移区106隔开。
在外延层102中具有连接衬底101与LDMOS器件表面源极的P型下沉区103。在P型沟道区107下方具有覆盖下沉区103的P型埋层105。
其中,本发明中LDMOS器件的源极通过形成在外延层102中的下沉区103进行高温推进与衬底101相连,LDMOS器件的源极、栅极、漏极皆通过钴硅化物143形成电学引出。
优选地,P型埋层105靠近源区一侧,并与多晶硅栅极104靠近源区的一侧对齐。
本发明所述的RFLDM0S器件的制造工艺实现包括以下步骤:
如图3所示,在重掺杂P型硅衬底101上形成P型外延层102,在P型外延层102上表面通过光刻形成下沉区103。在下沉区103进行高温推进将衬底101与表面即将制作的LDMOS器件的源区相连。
如图4所示,利用光刻胶打开埋层光刻板并光刻在外延层102中形成中等浓度掺杂的P型埋层105,埋层105同时覆盖下沉区103,埋层光刻板靠近LDMOS器件的源区,埋层的引入会使得寄生NPN晶体管内基区的电阻下降,引导碰撞空穴电流流向衬底,同时减小基区的电势,阻止了基区与发射区PN结正偏从而引起寄生晶体管开启导致的电流烧毁。具体地,埋层105的掺杂浓度高于外延层102的掺杂浓度,低于源区的掺杂浓度,优选地,埋层105的掺杂浓度例如为1013~1014cm-2。优选地,埋层105的光刻板与多晶硅栅极104的光刻板齐边,通过埋层光刻板在多晶硅栅极104靠近源区的一侧以零角度注入中等浓度掺杂的例如硼离子,形成P型埋层。具体地,当埋层光刻板距离多晶硅栅极104太远会使得寄生NPN晶体管中基区的电阻无法下降,进而无法阻止基区与发射区PN结正偏,使得引起寄生晶体管开启导致电流烧毁器件的现象;当埋层光刻板距离多晶硅栅极104太近以至于光刻注入区域覆盖了多晶硅栅极104部分,由于P型埋层105具有较高的杂质浓度,在后续的热过程中埋层105的P型掺杂会在沟道区下方扩散,扩散距离超过栅长时会造成漂移区杂质补偿,降低漂移区掺杂浓度,使得漂移区电阻升高,PN结不能正常反型,造成阈值升高,导通电阻升高,饱和电流下降等现象,严重影响器件性能。
如图5所示,在上述结构中的外延层102上表面生长形成栅氧化层141。在栅氧化层141上方淀积并光刻形成厚度例如为的多晶硅栅极104,并且栅极104与下沉区103的区域该的光刻距离例如大于外延层102的厚度,以避免下沉区103扩散后影响多晶硅栅极104下方沟道区的掺杂形貌。
如图6所示,在多晶硅栅极104远离源区的一侧进行N型轻掺杂浓度为1012~1013cm-2、能量为50keV~200keV的磷离子普通注入,在多晶硅栅极104靠近源区的一侧进行剂量为1012~1014cm-2、能量为30keV-100keV的P型硼杂质离子注入,在900~1050℃高温下,推进80~120分钟之后,形成彼此靠近连接的N型轻掺杂漂移区106与P型沟道区107。
如图7所示,在位于栅氧化层103上方多晶硅栅极104两侧分别形成栅极侧墙142,其中,该栅极侧墙142例如与栅极104齐高,并分别光刻形成位于漂移区106中远离多晶硅栅极104的漏区109以及位于沟道区107中的n型重掺杂源区108,其中n型重掺杂源区108例如与栅极104靠近源区的一侧齐边。并对漏区109和n型重掺杂源区108进行剂量为1014~1015cm-2、能量为20~70keV的N型砷离子注入。
如图8所示,光刻形成位于沟道区107中远离多晶硅栅极104的P型重掺杂源区110,并对P型重掺杂源区110进行剂量为1014~1015cm-2、能量为30-80keV的P型硼离子注入。
如图9所示,打开源区和漏区需要金属硅化的区域,进行硅化工艺,在源区、漏区、栅极上形成例如钴硅化物143以形成电学引出。
进一步,在多晶硅栅极104上的金属钴硅化物143表面与栅极侧墙142外侧形成介质层145,其中介质层145覆盖至少部分漂移区106。在介质层145外形成金属法拉第杯层144,金属法拉第杯层144通过介质层145与多晶硅栅极104上的金属硅化物143、侧墙142以及漂移区106隔开,介质层145例如可以是氧化硅,金属法拉第杯层144例如为钴硅化物,上述步骤之后形成的器件的剖面图如图2所示。
应当说明的是,在本文中,诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来,而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且,术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含,从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素,而且还包括没有明确列出的其他要素,或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下,由语句“包括一个……”限定的要素,并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
依照本发明实施例如上文所述,这些实施例并没有详尽叙述所有的细节,也不限制该发明仅为所述的具体实施例。显然,根据以上描述,可作很多的修改和变化。本说明书选取并具体描述这些实施例,是为了更好地解释本发明的原理和实际应用,从而使所属技术领域技术人员能很好地利用本发明以及在本发明基础上的修改使用。本发明仅受权利要求书及其全部范围和等效物的限制。
Claims (11)
1.一种LDMOS器件的制造方法,其特征在于,包括
形成衬底以及位于衬底上方的外延层,所述衬底与所述外延层具有第一导电类型;
在所述外延层中的一侧形成下沉区,所述下沉区至少部分接触所述衬底,所述下沉区具有第一导电类型;
在所述外延层中形成具有第一导电类型的埋层,所述埋层覆盖所述下沉区;
在所述外延层上方依次形成栅氧化层以及栅极;
在所述栅极下方形成彼此靠近的具有第二导电类型的漂移区和第一导电类型的沟道区;
分别在所述沟道区形成源区,在所述漂移区形成漏区,所述源区通过所述下沉区与所述衬底连接,
其中,所述埋层位于所述沟道区下方,所述埋层形成于所述栅极靠近源区的一侧。
2.根据权利要求1所述的LDMOS器件的制造方法,其特征在于,所述埋层靠近所述源区一侧,所述埋层与所述栅极靠近所述源区的一侧对齐。
3.根据权利要求2所述的LDMOS器件的制造方法,其特征在于,所述LDMOS器件中的沟道区与所述漂移区连接的区域被所述栅极覆盖。
4.根据权利要求4所述的LDMOS器件的制造方法,其特征在于,所述沟道区和所述漂移区分别与所述栅极之间通过栅氧化层隔开。
5.根据权利要求4所述的LDMOS器件的制造方法,其特征在于,还包括:
在所述栅氧化物的上方以及所述栅极的两侧形成栅极侧墙。
6.根据权利要求5所述的LDMOS器件的制造方法,其特征在于,还包括:
在所述源区、所述漏区以及所述栅极上形成钴硅化物;
在所述栅极上方的钴硅化物表面和所述栅极侧墙的外侧形成连续的介质层,所述介质层覆盖至少部分所述漂移区;以及
在所述介质层上形成金属法拉第杯层,所述介质层将所述金属法拉第杯层与所述栅极隔开。
7.根据权利要求1所述的LDMOS器件的制造方法,其特征在于,所述沟道区与所述漂移区通过光刻进行离子注入并结合高温推进法形成。
8.根据权利要求1所述的LDMOS器件的制造方法,其特征在于,所述栅极包括多晶硅栅极,所述栅极的厚度为
9.根据权利要求1所述的LDMOS器件的制造方法,其特征在于,所述埋层的掺杂浓度高于所述外延层的掺杂浓度。
10.根据权利要求9所述的LDMOS器件的制造方法,其特征在于,所述埋层的掺杂浓度低于所述源区的掺杂浓度。
11.一种LDMOS器件,其特征在于,所述LDMOS器件根据权利1-10任一项所述的LDMOS器件的制造方法形成。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910011749 | 2019-01-07 | ||
CN2019100117499 | 2019-01-07 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN109920737A true CN109920737A (zh) | 2019-06-21 |
CN109920737B CN109920737B (zh) | 2022-02-08 |
Family
ID=66962669
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201910149287.7A Active CN109920737B (zh) | 2019-01-07 | 2019-02-28 | Ldmos器件及其制造方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN109920737B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112331558A (zh) * | 2020-10-23 | 2021-02-05 | 矽力杰半导体技术(杭州)有限公司 | Ldmos晶体管及其制造方法 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6870222B2 (en) * | 2000-11-04 | 2005-03-22 | Electronics And Telecommunications Research Institute | Device structure of RF LDMOS with trench type sinker |
CN103035675A (zh) * | 2012-10-26 | 2013-04-10 | 上海华虹Nec电子有限公司 | Rfldmos器件和制造方法 |
CN103855210A (zh) * | 2012-12-03 | 2014-06-11 | 上海华虹宏力半导体制造有限公司 | 射频横向双扩散场效应晶体管及其制造方法 |
CN104241377A (zh) * | 2014-09-10 | 2014-12-24 | 上海联星电子有限公司 | 一种射频ldmos器件及其制备方法 |
CN104377137A (zh) * | 2014-11-19 | 2015-02-25 | 上海华虹宏力半导体制造有限公司 | Rfldmos器件的制造方法 |
CN106298531A (zh) * | 2015-06-03 | 2017-01-04 | 北大方正集团有限公司 | 射频横向双扩散金属氧化物半导体的制作方法 |
-
2019
- 2019-02-28 CN CN201910149287.7A patent/CN109920737B/zh active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6870222B2 (en) * | 2000-11-04 | 2005-03-22 | Electronics And Telecommunications Research Institute | Device structure of RF LDMOS with trench type sinker |
CN103035675A (zh) * | 2012-10-26 | 2013-04-10 | 上海华虹Nec电子有限公司 | Rfldmos器件和制造方法 |
CN103855210A (zh) * | 2012-12-03 | 2014-06-11 | 上海华虹宏力半导体制造有限公司 | 射频横向双扩散场效应晶体管及其制造方法 |
CN104241377A (zh) * | 2014-09-10 | 2014-12-24 | 上海联星电子有限公司 | 一种射频ldmos器件及其制备方法 |
CN104377137A (zh) * | 2014-11-19 | 2015-02-25 | 上海华虹宏力半导体制造有限公司 | Rfldmos器件的制造方法 |
CN106298531A (zh) * | 2015-06-03 | 2017-01-04 | 北大方正集团有限公司 | 射频横向双扩散金属氧化物半导体的制作方法 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112331558A (zh) * | 2020-10-23 | 2021-02-05 | 矽力杰半导体技术(杭州)有限公司 | Ldmos晶体管及其制造方法 |
CN112331558B (zh) * | 2020-10-23 | 2023-09-15 | 杭州芯迈半导体技术有限公司 | Ldmos晶体管及其制造方法 |
Also Published As
Publication number | Publication date |
---|---|
CN109920737B (zh) | 2022-02-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102104062B (zh) | 双极晶体管 | |
CN103035727B (zh) | Rfldmos器件及制造方法 | |
US8987821B2 (en) | LDMOS with accumulation enhancement implant | |
CN103337498B (zh) | 一种bcd半导体器件及其制造方法 | |
US6566710B1 (en) | Power MOSFET cell with a crossed bar shaped body contact area | |
CN104979344A (zh) | 用于创建具有降低表面电场效果的具有在体衬底上的横向集电极的高电压互补bjt的方法 | |
EP0727097B1 (en) | Structure and fabrication of bipolar transistors | |
US9570546B2 (en) | Bipolar transistor | |
CN109860300A (zh) | 半导体器件及其制造方法 | |
CN101667591A (zh) | 多射极型双极结晶体管、双极cmos dmos器件及其制造方法 | |
CN102088029B (zh) | SiGe BiCMOS工艺中的PNP双极晶体管 | |
CN101095235A (zh) | Soi器件 | |
CN100361315C (zh) | 垂直dmos晶体管装置、集成电路及其制造方法 | |
CN102347354A (zh) | 锗硅异质结双极晶体管及制造方法 | |
CN108666364A (zh) | Rfldmos器件及制造方法 | |
CN109671706B (zh) | 一种基于p型外延的jcd集成器件及其制备方法 | |
US10043894B2 (en) | Transistor amplifier circuit and integrated circuit | |
CN109920737A (zh) | Ldmos器件及其制造方法 | |
US10312368B2 (en) | High voltage semiconductor devices and methods for their fabrication | |
CN104538441B (zh) | 射频ldmos器件及其制造方法 | |
CN102064190B (zh) | SiGe BiCMOS工艺中的SiGe PNP双极晶体管 | |
CN104282763A (zh) | 射频横向双扩散场效应晶体管及其制作方法 | |
CN103531586B (zh) | 一种功率半导体器件及其制造方法 | |
CN104078495B (zh) | 双极性结晶体管及其操作方法与制造方法 | |
CN104701369A (zh) | 射频ldmos器件及工艺方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |