CN104377137A - Rfldmos器件的制造方法 - Google Patents
Rfldmos器件的制造方法 Download PDFInfo
- Publication number
- CN104377137A CN104377137A CN201410663520.0A CN201410663520A CN104377137A CN 104377137 A CN104377137 A CN 104377137A CN 201410663520 A CN201410663520 A CN 201410663520A CN 104377137 A CN104377137 A CN 104377137A
- Authority
- CN
- China
- Prior art keywords
- grid
- type
- mask
- silicon chip
- district
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 20
- 238000000034 method Methods 0.000 claims abstract description 50
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 41
- 238000005468 ion implantation Methods 0.000 claims abstract description 31
- 239000000758 substrate Substances 0.000 claims abstract description 8
- 238000005530 etching Methods 0.000 claims abstract description 7
- 238000001259 photo etching Methods 0.000 claims abstract description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 36
- 229910052710 silicon Inorganic materials 0.000 claims description 36
- 239000010703 silicon Substances 0.000 claims description 36
- 229920005591 polysilicon Polymers 0.000 claims description 33
- 239000000126 substance Substances 0.000 claims description 21
- 238000001039 wet etching Methods 0.000 claims description 21
- 229910052782 aluminium Inorganic materials 0.000 claims description 15
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 15
- 239000011229 interlayer Substances 0.000 claims description 12
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 12
- 239000010937 tungsten Substances 0.000 claims description 12
- 229910052721 tungsten Inorganic materials 0.000 claims description 12
- 239000004411 aluminium Substances 0.000 claims description 9
- 239000010936 titanium Substances 0.000 claims description 8
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 6
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 6
- 230000008021 deposition Effects 0.000 claims description 6
- 239000010410 layer Substances 0.000 claims description 6
- 229910052760 oxygen Inorganic materials 0.000 claims description 6
- 239000001301 oxygen Substances 0.000 claims description 6
- 238000002161 passivation Methods 0.000 claims description 6
- 229910052719 titanium Inorganic materials 0.000 claims description 6
- 229910052751 metal Inorganic materials 0.000 claims description 4
- 239000002184 metal Substances 0.000 claims description 4
- 238000000137 annealing Methods 0.000 claims description 3
- 229910052796 boron Inorganic materials 0.000 claims description 3
- -1 boron ion Chemical class 0.000 claims description 3
- 150000002500 ions Chemical class 0.000 claims description 3
- 229910021332 silicide Inorganic materials 0.000 claims description 3
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 3
- 238000005516 engineering process Methods 0.000 abstract description 5
- 238000000407 epitaxy Methods 0.000 abstract 3
- 239000004065 semiconductor Substances 0.000 description 10
- 229910044991 metal oxide Inorganic materials 0.000 description 7
- 150000004706 metal oxides Chemical class 0.000 description 7
- 230000003071 parasitic effect Effects 0.000 description 5
- 230000015556 catabolic process Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 108010075750 P-Type Calcium Channels Proteins 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 230000001550 time effect Effects 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 230000002860 competitive effect Effects 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000010348 incorporation Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/26586—Bombardment with radiation with high-energy radiation producing ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
Abstract
本发明公开了一种RFLDMOS器件的制造方法，在P衬底上生长P外延；在P外延上形成硬掩膜，光刻刻蚀，形成连通P衬底及P外延的沟槽；进行斜角P型离子注入；去除硬掩膜，淀积P型多晶硅；回刻，形成P型多晶硅沟槽连接；进行后续工艺步骤，后续工艺步骤包括热过程。本发明要的RFLDMOS器件的制造方法，能提高RFLDMOS器件的鲁棒性。
Description
技术领域
本发明涉及半导体技术，特别涉及一种RFLDMOS器件的制造方法。
背景技术
10多年前，LDMOS(横向扩散金属氧化物半导体)产品开始作为双极性晶体管的替代者逐渐开始在射频领域开始推进。
RFLDMOS(射频横向扩散金属氧化物半导体)器件是半导体集成电路技术与微波电子技术融合而成的新一代集成化的固体微波功率半导体产品，具有线性度好、增益高、耐压高、输出功率大、热稳定性好、效率高、宽带匹配性能好、易于和MOS工艺集成等优点，并且其价格远低于砷化镓器件，是一种非常具有竞争力的功率器件，被广泛用于GSM、PCS、W-CDMA基站的功率放大器，以及无线广播与核磁共振等方面，特别是在1～2GHz的GSM-EDGE网络、2.2GHz的WCDMA网络以及更高频率的2.7GHz的WiMax网络有广泛应用。其常见工作电压有28V和50V两种，对应的击穿电压的要求分别为70V和120V。器件的基本结构如图1所示，它是一个N型器件，较高的耐压由N型低掺杂漂移区6的长度(重掺杂N型漏端7到多晶硅栅极4边沿的距离)，以及用作场板的调节电场分布的金属法拉第盾(Faraday shield)11决定；但同时，由漏极7以及漂移区6为集电极，P型沟道5及P型下沉连接10为基极，源极8为发射极，形成了一个寄生的NPN管，它的发射极和基极是短接在一起并连到地电压，由于P型沟道5是通过P型下沉10连接到地的，这样就会有一个等效的基极电阻RB，同时N型轻掺杂漂移区6和P型沟道5之间会形成一个反向的二极管，形成如图2所示的RFLDMOS的等效电路图。在RFLDMOS管正常工作时，漏极7会加上工作电压并会再加射频信号使其接近击穿电压，同时也会有大于击穿的脉冲尖峰电压，这样就需要寄生二极管的反向击穿电压和寄生三极管的骤回电压要比击穿电压大20V左右；为达到这一目标，需要二极管的反向击穿电压比RFLDMOS的击穿电压大20V以上和较小漏电，并有较低的基极电阻RB。这种RFLDMOS器件的结构，只有一层P外延2，为保证器件具有较大击穿电压BV，P外延2的掺杂浓度一般较低，这使得基极电阻RB难以减小，有可能发生骤回效应，引起管子烧毁等器件耐压性失效发生，鲁棒性差。
发明内容
本发明要解决的技术问题是提供一种RFLDMOS器件的制造方法，能提高RFLDMOS器件的鲁棒性。
为解决上述技术问题，本发明提供的RFLDMOS器件的制造方法，包括以下步骤：
一.在P衬底上生长P外延；
二.在P外延上形成硬掩膜，光刻刻蚀，形成连通P衬底及P外延的沟槽；
三.进行斜角P型离子注入；
四.去除硬掩膜，淀积P型多晶硅；
五.回刻，形成P型多晶硅沟槽连接；
六.进行后续工艺步骤，所述后续工艺步骤包括热过程。
较佳的，所述P型离子为硼离子。
较佳的，步骤六中的后续工艺，采用热铝工艺。
较佳的，步骤六中的后续工艺，包括以下步骤：
(一).在硅片上依次形成栅氧和栅极多晶硅；
(二).光刻刻蚀形成栅极，所述栅极位于所述P型多晶硅沟槽右侧；
(三).在硅片上形成P阱掩膜，栅极自对准P型离子注入,在所述P型多晶硅沟槽同栅极之间的P外延形成P阱；
(四).在硅片上形成轻掺杂漏掩膜，栅极自对准N型离子注入，在所述栅极右侧的P外延形成漏端N型轻掺杂区；
(五).在硅片上形成N+区掩膜，栅极自对准N型离子注入，在所述P阱的邻接栅极端形成源极N+区，在所述漏端N型轻掺杂区远离所述栅极一端形成漏极N+区；
(六).在硅片上形成P+区掩膜，栅极自对准P型离子注入，在所述P阱的邻接P型多晶硅沟槽端形成P+区；
(七).淀积第一层间电介质，淀积钨；
(八).在硅片上形成法拉第环掩膜，光刻刻蚀形成法拉第环；
(九).淀积第二层间电介质；
(十).打开接触孔；
(十一).热铝溅射；
(十二).热铝光刻刻蚀；
(十三).钝化层淀积，光刻，刻蚀；
(十四).完成。
较佳的，步骤六中的后续工艺，采用带钨塞工艺。
较佳的，步骤六中的后续工艺，包括以下步骤：
(一).在硅片上依次形成栅氧和栅极多晶硅；
(二).光刻刻蚀形成栅极，所述栅极位于所述P型多晶硅沟槽右侧；
(三).在硅片上形成P阱掩膜，栅极自对准P型离子注入,在所述P型多晶硅沟槽同栅极之间的P外延形成P阱；
(四).在硅片上形成轻掺杂漏掩膜，栅极自对准N型离子注入，在所述栅极右侧的P外延形成漏端N型轻掺杂区；
(五).在硅片上形成N+区掩膜，栅极自对准N型离子注入，在所述P阱的邻接栅极端形成源极N+区，在所述漏端N型轻掺杂区远离所述栅极一端形成漏极N+区；
(六).在硅片上形成P+区掩膜，栅极自对准P型离子注入，在所述P阱的邻接P型多晶硅沟槽端形成P+区；
(七).钛淀积，退火，形成金属硅化物，钛去除；
(八).淀积第一层间电介质，淀积钨；
(九).在硅片上形成法拉第环掩膜，光刻刻蚀形成法拉第环；
(十).淀积第二层间电介质；
(十一).打开接触孔；
(十二).形成钨塞；
(十三).热铝溅射；
(十四).热铝光刻刻蚀；
(十五).钝化层淀积，光刻，刻蚀；
(十六).完成。
本发明的RFLDMOS(射频横向扩散金属氧化物半导体)器件的制造方法，源衬接触柱采用P型多晶硅接触柱，P型多晶硅接触柱的形成，是在P外延上形成沟槽后，在填充P型多晶硅前，首先进行斜角P型离子注入实现侧壁的P型注入。后续的工艺中由于存在热过程，P型多晶硅接触柱侧壁的P型掺杂会形成扩散，使得由漏极漂移区、P型沟道区以及源区形成的寄生NPN管的基极电阻RB可得到极大的降低，避免发生骤回效应而使器件耐压性失效，提高了器件的鲁棒性。
附图说明
为了更清楚地说明本发明的技术方案，下面对本发明所需要使用的附图作简单的介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是一种常见RF LDMOS器件的结构示意图；
图2是常见RF LDMOS器件的等效电路示意图；
图3是本发明的RFLDMOS器件的制造方法一实施例进行斜角P型离子注入示意图；
图4是本发明的RFLDMOS器件的制造方法一实施例示意图。
具体实施方式
下面将结合附图，对本发明中的技术方案进行清楚、完整的描述，显然，所描述的实施例是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动的前提下所获得的所有其它实施例，都属于本发明保护的范围。
实施例一
RFLDMOS(射频横向扩散金属氧化物半导体)器件的制造方法，包括以下步骤：
一.在P衬底1上生长P外延2，如图3所示；
二.在P外延2上形成硬掩膜(Hardmask)，光刻刻蚀，形成连通P衬底1及P外延2的沟槽；
三.进行斜角P型离子注入，如图3所示；
四.去除硬掩膜(Hardmask)，淀积P型多晶硅(P+poly)；
五.回刻(Etchback)，形成P型多晶硅(P+poly)沟槽连接；
六.进行后续工艺步骤，所述后续工艺步骤包括热过程。
较佳的，所述P型离子为硼离子。
实施例一的RFLDMOS(射频横向扩散金属氧化物半导体)器件的制造方法，源衬接触柱采用P型多晶硅接触柱，P型多晶硅接触柱的形成，是在P外延上形成沟槽后，在填充P型多晶硅前，首先进行斜角P型离子注入实现侧壁的P型注入。后续的工艺中由于存在热过程，P型多晶硅接触柱侧壁的P型掺杂会形成扩散，使得由漏极漂移区、P型沟道区以及源区形成的寄生NPN管的基极电阻RB可得到极大的降低，避免发生骤回效应而使器件耐压性失效，提高了器件的鲁棒性。
实施例二
基于实施例一RFLDMOS(射频横向扩散金属氧化物半导体)器件的制造方法，步骤六中的后续工艺，为热铝工艺。
较佳的，步骤六中的后续工艺，如图4所示，包括以下步骤：
(一).在硅片上依次形成栅氧9和栅极多晶硅10；
(二).光刻刻蚀形成栅极，所述栅极位于所述P型多晶硅(P+poly)沟槽7右侧；
(三).在硅片上形成P阱掩膜(Pbody mask)，栅极自对准P型离子注入,在所述P型多晶硅(P+poly)沟槽7同栅极之间的P外延2形成P阱3；
(四).在硅片上形成轻掺杂漏掩膜(LDD mask)，栅极自对准N型离子注入，在所述栅极右侧的P外延2形成漏端N型轻掺杂区(LDD)4；
(五).在硅片上形成N+区掩膜(N+mask)，栅极自对准N型离子注入，在所述P阱3的邻接栅极端形成源极N+区(N型重掺杂区)6，在所述漏端N型轻掺杂区(LDD)4远离所述栅极一端形成漏极N+区(N型重掺杂区)5；
(六).在硅片上形成P+区掩膜(P+mask)，栅极自对准P型离子注入，在所述P阱3的邻接P型多晶硅(P+poly)沟槽7端形成P+区(P型重掺杂区)8；
(七).淀积第一层间电介质(ILD)，淀积钨；
(八).在硅片上形成法拉第环掩膜(G-Shield mask)，光刻刻蚀形成法拉第环11；
(九).淀积第二层间电介质(ILD)；
(十).打开接触孔；
(十一).热铝溅射；
(十二).热铝光刻刻蚀；
(十三).钝化层淀积，光刻，刻蚀；
(十四).完成。
实施例三
基于实施例一RFLDMOS(射频横向扩散金属氧化物半导体)器件的制造方法，步骤六中的后续工艺，为带钨塞工艺。
较佳的，步骤六中的后续工艺，包括以下步骤：
(一).在硅片上依次形成栅氧和栅极多晶硅；
(二).光刻刻蚀形成栅极，所述栅极位于所述P型多晶硅(P+poly)沟槽右侧；
(三).在硅片上形成P阱掩膜(Pbody mask)，栅极自对准P型离子注入,在所述P型多晶硅(P+poly)沟槽同栅极之间的P外延21形成P阱；
(四).在硅片上形成轻掺杂漏掩膜(LDD mask)，栅极自对准N型离子注入，在所述栅极右侧的P外延21形成漏端N型轻掺杂区(LDD)4；
(五).在硅片上形成N+区掩膜(N+mask)，栅极自对准N型离子注入，在所述P阱的邻接栅极端形成源极N+区(N型重掺杂区)，在所述漏端N型轻掺杂区(LDD)4远离所述栅极一端形成漏极N+区(N型重掺杂区)；
(六).在硅片上形成P+区掩膜(P+mask)，栅极自对准P型离子注入，在所述P阱的邻接P型多晶硅(P+poly)沟槽端形成P+区(P型重掺杂区)；
(七).钛(Ti)淀积，退火，形成金属硅化物，钛(Ti)去除；
(八).淀积第一层间电介质(ILD)，淀积钨；
(九).在硅片上形成法拉第环掩膜(G-Shield mask)，光刻刻蚀形成法拉第环；
(十).淀积第二层间电介质(ILD)；
(十一).打开接触孔(contact)；
(十二).形成钨塞；
(十三).热铝溅射；
(十四).热铝光刻刻蚀；
(十五).钝化层淀积，光刻，刻蚀；
(十六).完成。
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明保护的范围之内。
Claims (6)
1.RFLDMOS器件的制造方法，其特征在于，包括以下步骤：
一.在P衬底上生长P外延；
二.在P外延上形成硬掩膜，光刻刻蚀，形成连通P衬底及P外延的沟槽；
三.进行斜角P型离子注入；
四.去除硬掩膜，淀积P型多晶硅；
五.回刻，形成P型多晶硅沟槽连接；
六.进行后续工艺步骤，所述后续工艺步骤包括热过程。
2.根据权利要求1所述的RFLDMOS器件的制造方法，其特征在于，
所述P型离子为硼离子。
3.根据权利要求1所述的RFLDMOS器件的制造方法，其特征在于，
步骤六中的后续工艺，采用热铝工艺。
4.根据权利要求3所述的RFLDMOS器件的制造方法，其特征在于，
步骤六中的后续工艺，包括以下步骤：
(一).在硅片上依次形成栅氧和栅极多晶硅；
(二).光刻刻蚀形成栅极，所述栅极位于所述P型多晶硅沟槽右侧；
(三).在硅片上形成P阱掩膜，栅极自对准P型离子注入,在所述P型多晶硅沟槽同栅极之间的P外延形成P阱；
(四).在硅片上形成轻掺杂漏掩膜，栅极自对准N型离子注入，在所述栅极右侧的P外延形成漏端N型轻掺杂区；
(五).在硅片上形成N+区掩膜，栅极自对准N型离子注入，在所述P阱的邻接栅极端形成源极N+区，在所述漏端N型轻掺杂区远离所述栅极一端形成漏极N+区；
(六).在硅片上形成P+区掩膜，栅极自对准P型离子注入，在所述P阱的邻接P型多晶硅沟槽端形成P+区；
(七).淀积第一层间电介质，淀积钨；
(八).在硅片上形成法拉第环掩膜，光刻刻蚀形成法拉第环；
(九).淀积第二层间电介质；
(十).打开接触孔；
(十一).热铝溅射；
(十二).热铝光刻刻蚀；
(十三).钝化层淀积，光刻，刻蚀；
(十四).完成。
5.根据权利要求1所述的RFLDMOS器件的制造方法，其特征在于，
步骤六中的后续工艺，采用带钨塞工艺。
6.根据权利要求5所述的RFLDMOS器件的制造方法，其特征在于，
步骤六中的后续工艺，包括以下步骤：
(一).在硅片上依次形成栅氧和栅极多晶硅；
(二).光刻刻蚀形成栅极，所述栅极位于所述P型多晶硅沟槽右侧；
(三).在硅片上形成P阱掩膜，栅极自对准P型离子注入,在所述P型多晶硅沟槽同栅极之间的P外延形成P阱；
(四).在硅片上形成轻掺杂漏掩膜，栅极自对准N型离子注入，在所述栅极右侧的P外延形成漏端N型轻掺杂区；
(五).在硅片上形成N+区掩膜，栅极自对准N型离子注入，在所述P阱的邻接栅极端形成源极N+区，在所述漏端N型轻掺杂区远离所述栅极一端形成漏极N+区；
(六).在硅片上形成P+区掩膜，栅极自对准P型离子注入，在所述P阱的邻接P型多晶硅沟槽端形成P+区；
(七).钛淀积，退火，形成金属硅化物，钛去除；
(八).淀积第一层间电介质，淀积钨；
(九).在硅片上形成法拉第环掩膜，光刻刻蚀形成法拉第环；
(十).淀积第二层间电介质；
(十一).打开接触孔；
(十二).形成钨塞；
(十三).热铝溅射；
(十四).热铝光刻刻蚀；
(十五).钝化层淀积，光刻，刻蚀；
(十六).完成。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410663520.0A CN104377137A (zh) | 2014-11-19 | 2014-11-19 | Rfldmos器件的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410663520.0A CN104377137A (zh) | 2014-11-19 | 2014-11-19 | Rfldmos器件的制造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN104377137A true CN104377137A (zh) | 2015-02-25 |
Family
ID=52555977
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410663520.0A Pending CN104377137A (zh) | 2014-11-19 | 2014-11-19 | Rfldmos器件的制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104377137A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109920737A (zh) * | 2019-01-07 | 2019-06-21 | 北京顿思集成电路设计有限责任公司 | Ldmos器件及其制造方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1998057379A1 (en) * | 1997-06-10 | 1998-12-17 | Spectrian | Lateral diffused mos transistor with trench source contact |
| US20080035987A1 (en) * | 2006-08-08 | 2008-02-14 | Francois Hebert | Inverted-trench grounded-source fet structure using conductive substrates, with highly doped substrates |
| CN101840934A (zh) * | 2009-03-17 | 2010-09-22 | 万国半导体有限公司 | 底部漏极ldmos功率mosfet的结构及制备方法 |
| CN103035727A (zh) * | 2012-11-09 | 2013-04-10 | 上海华虹Nec电子有限公司 | Rfldmos器件及制造方法 |
| CN103367444A (zh) * | 2012-03-30 | 2013-10-23 | 万国半导体股份有限公司 | 顶部漏极横向扩散金属氧化物半导体 |
-
2014
- 2014-11-19 CN CN201410663520.0A patent/CN104377137A/zh active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1998057379A1 (en) * | 1997-06-10 | 1998-12-17 | Spectrian | Lateral diffused mos transistor with trench source contact |
| US5869875A (en) * | 1997-06-10 | 1999-02-09 | Spectrian | Lateral diffused MOS transistor with trench source contact |
| US20080035987A1 (en) * | 2006-08-08 | 2008-02-14 | Francois Hebert | Inverted-trench grounded-source fet structure using conductive substrates, with highly doped substrates |
| CN101840934A (zh) * | 2009-03-17 | 2010-09-22 | 万国半导体有限公司 | 底部漏极ldmos功率mosfet的结构及制备方法 |
| CN103367444A (zh) * | 2012-03-30 | 2013-10-23 | 万国半导体股份有限公司 | 顶部漏极横向扩散金属氧化物半导体 |
| CN103035727A (zh) * | 2012-11-09 | 2013-04-10 | 上海华虹Nec电子有限公司 | Rfldmos器件及制造方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109920737A (zh) * | 2019-01-07 | 2019-06-21 | 北京顿思集成电路设计有限责任公司 | Ldmos器件及其制造方法 |
| CN109920737B (zh) * | 2019-01-07 | 2022-02-08 | 北京顿思集成电路设计有限责任公司 | Ldmos器件及其制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103035727B (zh) | Rfldmos器件及制造方法 | |
| CN103050532B (zh) | Rf ldmos器件及制造方法 | |
| CN103972292A (zh) | 半导体装置及其制造方法 | |
| CN103035675A (zh) | Rfldmos器件和制造方法 | |
| CN102254946B (zh) | 一种射频横向扩散n型mos管及其制造方法 | |
| CN102347354A (zh) | 锗硅异质结双极晶体管及制造方法 | |
| CN102522425A (zh) | 超高压锗硅hbt晶体管器件的结构及制备方法 | |
| CN103035731B (zh) | 射频横向双扩散场效应晶体管及其制造方法 | |
| CN108666364A (zh) | Rfldmos器件及制造方法 | |
| CN103035678B (zh) | Rf ldmos器件及制造方法 | |
| CN103855210A (zh) | 射频横向双扩散场效应晶体管及其制造方法 | |
| CN103035674B (zh) | 射频横向双扩散场效应晶体管及其制造方法 | |
| CN104377137A (zh) | Rfldmos器件的制造方法 | |
| CN103840008A (zh) | 基于bcd工艺的高压ldmos器件及制造工艺 | |
| CN103035532B (zh) | 射频横向双扩散场效应晶体管及其制造方法 | |
| CN103035690B (zh) | 击穿电压为7-10v锗硅异质结双极晶体管及其制备方法 | |
| CN104638003A (zh) | 射频ldmos器件及工艺方法 | |
| CN104600098A (zh) | 一种n型射频横向双扩散金属氧化物半导体器件 | |
| CN103035724B (zh) | 射频横向双扩散场效应晶体管及其制造方法 | |
| CN104701369A (zh) | 射频ldmos器件及工艺方法 | |
| CN102104065B (zh) | SiGe HBT工艺中的寄生横向型PNP三极管 | |
| CN105633146B (zh) | Rfldmos器件及其制造方法 | |
| CN104716187A (zh) | 射频ldmos器件及工艺方法 | |
| CN103489909B (zh) | 具有空穴复合层的igbt终端结构及其制备方法 | |
| CN104752499A (zh) | 射频ldmos器件及工艺方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20150225 |
|
| WD01 | Invention patent application deemed withdrawn after publication |