JPS6250978B2 - - Google Patents
Info
- Publication number
- JPS6250978B2 JPS6250978B2 JP14894180A JP14894180A JPS6250978B2 JP S6250978 B2 JPS6250978 B2 JP S6250978B2 JP 14894180 A JP14894180 A JP 14894180A JP 14894180 A JP14894180 A JP 14894180A JP S6250978 B2 JPS6250978 B2 JP S6250978B2
- Authority
- JP
- Japan
- Prior art keywords
- etching
- oxide film
- silicon nitride
- film
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000000034 method Methods 0.000 claims description 40
- 238000005530 etching Methods 0.000 claims description 32
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 29
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 29
- 239000000758 substrate Substances 0.000 claims description 20
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 18
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 18
- 239000004065 semiconductor Substances 0.000 claims description 15
- 238000001020 plasma etching Methods 0.000 claims description 12
- 238000001312 dry etching Methods 0.000 claims description 8
- 238000004519 manufacturing process Methods 0.000 claims description 7
- 230000003647 oxidation Effects 0.000 description 17
- 238000007254 oxidation reaction Methods 0.000 description 17
- 239000007789 gas Substances 0.000 description 13
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 11
- 229910052710 silicon Inorganic materials 0.000 description 11
- 239000010703 silicon Substances 0.000 description 11
- 230000010354 integration Effects 0.000 description 8
- 239000010410 layer Substances 0.000 description 8
- 230000015572 biosynthetic process Effects 0.000 description 5
- 239000012535 impurity Substances 0.000 description 5
- 238000002955 isolation Methods 0.000 description 5
- 230000007547 defect Effects 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 230000002265 prevention Effects 0.000 description 4
- 238000007740 vapor deposition Methods 0.000 description 4
- 241000293849 Cordylanthus Species 0.000 description 3
- KFZMGEQAYNKOFK-UHFFFAOYSA-N Isopropanol Chemical compound CC(C)O KFZMGEQAYNKOFK-UHFFFAOYSA-N 0.000 description 3
- 239000013078 crystal Substances 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 230000003071 parasitic effect Effects 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 239000002344 surface layer Substances 0.000 description 3
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 230000002542 deteriorative effect Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000007774 longterm Effects 0.000 description 2
- 238000000927 vapour-phase epitaxy Methods 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- NBVXSUQYWXRMNV-UHFFFAOYSA-N fluoromethane Chemical compound FC NBVXSUQYWXRMNV-UHFFFAOYSA-N 0.000 description 1
- 229910052736 halogen Inorganic materials 0.000 description 1
- 150000002367 halogens Chemical class 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 239000011259 mixed solution Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
- H01L21/76237—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials introducing impurities in trench side or bottom walls, e.g. for forming channel stoppers or alter isolation behavior
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Drying Of Semiconductors (AREA)
- Element Separation (AREA)
- Local Oxidation Of Silicon (AREA)
Description
【発明の詳細な説明】
本発明はフイールド領域に比較的厚い絶縁膜を
埋め込む半導体装置の製造方法に関する。
埋め込む半導体装置の製造方法に関する。
従来、半導体としてシリコンを用いた半導体装
置、特にMOS半導体集積回路装置では、寄生チ
ヤネルによる絶縁不良をなくし、かつ寄生容量を
小さくするために素子間のいわゆるフイールド領
域に厚い絶縁膜を形成する方法として、選択酸化
法が知られている。これは、素子形成領域を耐酸
化性マスク、代表的には、シリコン窒化膜でおお
い、高温酸化を行つて、フイールド領域部に選択
的に厚い酸化膜を生成させる事を特徴とし、フイ
ールド領域の厚い絶縁膜と反転防止のための高濃
度不純物層とを自己整合で作る事ができるため、
広く素子間分離法として使用されている。
置、特にMOS半導体集積回路装置では、寄生チ
ヤネルによる絶縁不良をなくし、かつ寄生容量を
小さくするために素子間のいわゆるフイールド領
域に厚い絶縁膜を形成する方法として、選択酸化
法が知られている。これは、素子形成領域を耐酸
化性マスク、代表的には、シリコン窒化膜でおお
い、高温酸化を行つて、フイールド領域部に選択
的に厚い酸化膜を生成させる事を特徴とし、フイ
ールド領域の厚い絶縁膜と反転防止のための高濃
度不純物層とを自己整合で作る事ができるため、
広く素子間分離法として使用されている。
しかしながらこの選択酸化法をますます微細
化、高密度化が進む集積回路の素子間分離法とし
て用いるには次のような問題がある。
化、高密度化が進む集積回路の素子間分離法とし
て用いるには次のような問題がある。
第１に、厚いフイールド酸化膜を選択的に形成
する際、酸化は横方向にも進行するため、耐酸化
性マスクである窒化シリコン膜の端部から厚いフ
イールド酸化膜が鳥のくちばし（バードビーク）
状に食い込み、これが素子領域の寸法誤差の原因
となり、また高集積化の妨げとなる。
する際、酸化は横方向にも進行するため、耐酸化
性マスクである窒化シリコン膜の端部から厚いフ
イールド酸化膜が鳥のくちばし（バードビーク）
状に食い込み、これが素子領域の寸法誤差の原因
となり、また高集積化の妨げとなる。
第２に、厚いフイールド酸化膜の形成には、例
えば水蒸気を含む酸化性雰囲気で1000℃，５時間
といつた、高温かつ長時間の熱処理を必要とする
ため、既にドープされているフイールド領域の不
純物が拡散によつて再分布して、素子形成領域に
までしみ出し、これが素子特性を劣化させ、高集
積化を妨げる。
えば水蒸気を含む酸化性雰囲気で1000℃，５時間
といつた、高温かつ長時間の熱処理を必要とする
ため、既にドープされているフイールド領域の不
純物が拡散によつて再分布して、素子形成領域に
までしみ出し、これが素子特性を劣化させ、高集
積化を妨げる。
第３に、選択酸化法においてはフイールド酸化
膜の膜厚の約半分を、半導体基板に埋没する事が
出来るが、基板表面にはフイールド酸化膜厚の約
半分の段差ができる。これが後々の工程まで段差
として残るため、金属配線を行う時この段差部で
金属配線が薄くなつたり切断されたりして製品の
歩留りが低下する原因となつていた。これに対し
て、フイールド酸化膜を形成する前にフイールド
領域の基板表面を一部エツチングしてフイールド
酸化膜を完全に基板中に埋め込む方法がROX
（Rece ssed Oxide）構造として公知であるが前
述のように、選択酸化中、厚いフイールド酸化膜
は窒化シリコン膜の端部から鳥のくちばし状に食
い込むため、窒化シリコン膜端では、鳥の頭（バ
ードヘツド）状に酸化膜が盛り上がり、やはり段
差部が形成される。このようなバードヘツドよる
段差も配線の信頼性を著しく低下し製品の歩留り
を落とす原因となる。
膜の膜厚の約半分を、半導体基板に埋没する事が
出来るが、基板表面にはフイールド酸化膜厚の約
半分の段差ができる。これが後々の工程まで段差
として残るため、金属配線を行う時この段差部で
金属配線が薄くなつたり切断されたりして製品の
歩留りが低下する原因となつていた。これに対し
て、フイールド酸化膜を形成する前にフイールド
領域の基板表面を一部エツチングしてフイールド
酸化膜を完全に基板中に埋め込む方法がROX
（Rece ssed Oxide）構造として公知であるが前
述のように、選択酸化中、厚いフイールド酸化膜
は窒化シリコン膜の端部から鳥のくちばし状に食
い込むため、窒化シリコン膜端では、鳥の頭（バ
ードヘツド）状に酸化膜が盛り上がり、やはり段
差部が形成される。このようなバードヘツドよる
段差も配線の信頼性を著しく低下し製品の歩留り
を落とす原因となる。
第４に、選択酸化法においては、フイールド酸
化中選択的な酸化膜の成長によつて、シリコン窒
化膜のエツヂを中心にシリコン基板にストレスが
加わりシリコン基板中に転位などの結晶欠陥がで
きる原因となつていた。このような結晶欠陥の発
生は素子特性に悪影響を与えていた。
化中選択的な酸化膜の成長によつて、シリコン窒
化膜のエツヂを中心にシリコン基板にストレスが
加わりシリコン基板中に転位などの結晶欠陥がで
きる原因となつていた。このような結晶欠陥の発
生は素子特性に悪影響を与えていた。
本発明は上記素子間分離法の欠点に鑑みなされ
たもので、一回の写真食刻工程により、素子間分
離を行い、しかもフイールド領域に完全に絶縁膜
を埋め込む事により基板表面を平坦化し、かつ素
子特性を劣化させることなく、微細素子の高密度
集積化を可能とした半導体装置の製造方法を提供
するものである。
たもので、一回の写真食刻工程により、素子間分
離を行い、しかもフイールド領域に完全に絶縁膜
を埋め込む事により基板表面を平坦化し、かつ素
子特性を劣化させることなく、微細素子の高密度
集積化を可能とした半導体装置の製造方法を提供
するものである。
この発明においてはまず、フイールド部分の半
導体基板表面に凹部を設け、少なくとも凹部の段
差以上の膜厚を有し、かつ膜厚がどの部分でも一
定になるように全面に均一に所定の絶縁膜をつけ
る。即ち絶縁膜は基板表面の凹部段差をその表面
に反映した状態で形成する。その後、凹部でのエ
ツチング速度が平坦部でのそれより小さい異方性
ドライエツチング法により、表面部分全体が平坦
化するまで上記絶縁膜をエツチングし、フイール
ド領域の凹部にほぼ平坦に絶縁膜を埋め込む。そ
の後凹部にとり残された絶縁膜を素子間分離のた
めのフイールド絶縁膜として用い、素子形成領域
上に所望の素子を形成するものである。
導体基板表面に凹部を設け、少なくとも凹部の段
差以上の膜厚を有し、かつ膜厚がどの部分でも一
定になるように全面に均一に所定の絶縁膜をつけ
る。即ち絶縁膜は基板表面の凹部段差をその表面
に反映した状態で形成する。その後、凹部でのエ
ツチング速度が平坦部でのそれより小さい異方性
ドライエツチング法により、表面部分全体が平坦
化するまで上記絶縁膜をエツチングし、フイール
ド領域の凹部にほぼ平坦に絶縁膜を埋め込む。そ
の後凹部にとり残された絶縁膜を素子間分離のた
めのフイールド絶縁膜として用い、素子形成領域
上に所望の素子を形成するものである。
これにより、従来の選択酸化と同様に一回の写
真食刻工程により、フイールド領域に反転防止層
と、厚い絶縁膜の形成を行えるようになつた。し
かも従来の選択酸化法のようなフイールド酸化膜
のくり込み（バードビーク）による素子領域の寸
法誤差がなくなり、これを0.1μｍ以下に抑えら
れることができ、かつ、高集積化が可能となつ
た。
真食刻工程により、フイールド領域に反転防止層
と、厚い絶縁膜の形成を行えるようになつた。し
かも従来の選択酸化法のようなフイールド酸化膜
のくり込み（バードビーク）による素子領域の寸
法誤差がなくなり、これを0.1μｍ以下に抑えら
れることができ、かつ、高集積化が可能となつ
た。
さらに本発明の方法によれば、フイールド絶縁
膜の形成に高温長時間の熱処理工程がまつたく不
要になつたため、フイールド領域の不純物の再分
布によるしみ出しがなくなり、これにより素子特
性の低下はほとんどみられなくなり、高集積化も
可能となつた。
膜の形成に高温長時間の熱処理工程がまつたく不
要になつたため、フイールド領域の不純物の再分
布によるしみ出しがなくなり、これにより素子特
性の低下はほとんどみられなくなり、高集積化も
可能となつた。
しかも本発明の方法によれば、絶縁膜を完全に
フイールド領域に埋め込む事が可能になりフイー
ルド領域周辺での段差は、0.1μｍ以下に抑える
ことができる。そのため、段差部で金属配線が薄
くなつたり、切断されたりする現象がなくなり、
配線の信頼性が著しく向上し、製品の歩留りが向
上した。
フイールド領域に埋め込む事が可能になりフイー
ルド領域周辺での段差は、0.1μｍ以下に抑える
ことができる。そのため、段差部で金属配線が薄
くなつたり、切断されたりする現象がなくなり、
配線の信頼性が著しく向上し、製品の歩留りが向
上した。
次に本発明の重要な構成要素である異方性エツ
チングによる段差部の平坦化の方法について説明
する。
チングによる段差部の平坦化の方法について説明
する。
第１図ａに示すように、傾斜角θで半導体基板
１上に凹部を形成し、表面全面にプラズマ気担成
長法により、シリコン窒化膜２を凹部段差より厚
く形成する。第１図ａには凹部段差が1.0μｍ、
凹部の幅が3.5μｍ、シリコン窒化膜２の厚さが
1.5μｍの場合の断面状態を示している。また傾
斜角θは垂直に近い方が良く、少くとも、θ＝45
度以上である事が好ましい。
１上に凹部を形成し、表面全面にプラズマ気担成
長法により、シリコン窒化膜２を凹部段差より厚
く形成する。第１図ａには凹部段差が1.0μｍ、
凹部の幅が3.5μｍ、シリコン窒化膜２の厚さが
1.5μｍの場合の断面状態を示している。また傾
斜角θは垂直に近い方が良く、少くとも、θ＝45
度以上である事が好ましい。
次に異方性のドライエツチング法、例えばフロ
ロカーボンガスCF4とH2の混合ガスを用いた反応
性イオンエツチング法により、前記シリコン窒化
膜２の表面層を約１μｍの厚さ除去する。これに
より断面状態は、第１図ｂに示す様になり、エツ
チング除去後残存せしめたシリコン窒化膜２の表
面は、ほぼ平坦な状態となる。これは異方性のド
ライエツチング法により絶縁膜をエツチングした
場合、絶縁膜が細溝状となつている領域のエツチ
ング速度は絶縁膜が平坦になつている領域のエツ
チング速度に比べて著しく小さいという新しい現
象を見出したことに基づいている。このような現
象は、エツチングの混合ガスにおいてH2の量を
多くすると顕著に現われ、上記細溝部表面にＣ―
Ｆ系の有機膜が形成されるために起こると考えら
れる。
ロカーボンガスCF4とH2の混合ガスを用いた反応
性イオンエツチング法により、前記シリコン窒化
膜２の表面層を約１μｍの厚さ除去する。これに
より断面状態は、第１図ｂに示す様になり、エツ
チング除去後残存せしめたシリコン窒化膜２の表
面は、ほぼ平坦な状態となる。これは異方性のド
ライエツチング法により絶縁膜をエツチングした
場合、絶縁膜が細溝状となつている領域のエツチ
ング速度は絶縁膜が平坦になつている領域のエツ
チング速度に比べて著しく小さいという新しい現
象を見出したことに基づいている。このような現
象は、エツチングの混合ガスにおいてH2の量を
多くすると顕著に現われ、上記細溝部表面にＣ―
Ｆ系の有機膜が形成されるために起こると考えら
れる。
CF4とO2の混合ガスを用いた通常のプラズマエ
ツチング法あるいは熱リン酸液によるエツチング
では上述のような現象はみられない。
ツチング法あるいは熱リン酸液によるエツチング
では上述のような現象はみられない。
以下この発明をMOS型半導体装置に適用した
実施例につき図面を参照して説明する。
実施例につき図面を参照して説明する。
〔実施例 １〕
第２図ａに示すように、面方位（100）比抵抗
５―20ΩcmのＰ型シリコン基板１１を用意し、全
面にシリコン酸化膜１２を例えば3000Å程度形成
する。この酸化膜１２は熱酸化法で形成しても
CVD法で形成してもかまわない。次に第２図ｂ
に示すように素子形成領域上の酸化膜１２を残し
て、フイールド領域上の酸化膜をエツチングす
る。この時異方性のエツチング方法例えば反応性
イオンエツチングを用いて酸化膜のサイドエツチ
ングをなくし、パターン変換差を０にする事が望
ましい。続いてこの酸化膜１２をマスクして、
1.0μｍ程度フイールド領域のシリコン基板１１
をエツチングして凹部１３を形成する。シリコン
基板１１のエツチングは、サイドエツチングがほ
とんどない方法が好ましく、例えば反応性イオン
エツチング法や、KOHとイソプロピルアルコー
ルの混液による、異方性エツチング法が利用でき
る。上記反応性イオンエツチングを用いた場合は
エツチングしたシリコン面にダメージ層ができる
ため、ハロゲンガスを含むドライエツチングによ
つて少なくとも100Å以上エツチングする事が必
要である。次に第２図ｃに示すように、酸化膜１
２をマスクにしてフイールド反転防止層１４を形
成し、その後酸化膜１２を除去して例えば1000℃
DryO2中で、約1000Å程度の熱酸化膜１５を改め
て全面に形成した後、シリコン窒化膜１６をグロ
ー放電を応用したプラズマ気相成表法よりSiH4
とNH3ガスとを用いて約1.5μｍ被着する。
５―20ΩcmのＰ型シリコン基板１１を用意し、全
面にシリコン酸化膜１２を例えば3000Å程度形成
する。この酸化膜１２は熱酸化法で形成しても
CVD法で形成してもかまわない。次に第２図ｂ
に示すように素子形成領域上の酸化膜１２を残し
て、フイールド領域上の酸化膜をエツチングす
る。この時異方性のエツチング方法例えば反応性
イオンエツチングを用いて酸化膜のサイドエツチ
ングをなくし、パターン変換差を０にする事が望
ましい。続いてこの酸化膜１２をマスクして、
1.0μｍ程度フイールド領域のシリコン基板１１
をエツチングして凹部１３を形成する。シリコン
基板１１のエツチングは、サイドエツチングがほ
とんどない方法が好ましく、例えば反応性イオン
エツチング法や、KOHとイソプロピルアルコー
ルの混液による、異方性エツチング法が利用でき
る。上記反応性イオンエツチングを用いた場合は
エツチングしたシリコン面にダメージ層ができる
ため、ハロゲンガスを含むドライエツチングによ
つて少なくとも100Å以上エツチングする事が必
要である。次に第２図ｃに示すように、酸化膜１
２をマスクにしてフイールド反転防止層１４を形
成し、その後酸化膜１２を除去して例えば1000℃
DryO2中で、約1000Å程度の熱酸化膜１５を改め
て全面に形成した後、シリコン窒化膜１６をグロ
ー放電を応用したプラズマ気相成表法よりSiH4
とNH3ガスとを用いて約1.5μｍ被着する。
次にCF4とH2の混合ガスを用いた反応性イオン
エツチング法によりシリコン窒化膜１６の表面層
を約１μｍの厚さ除去すると、第２図ｄのように
残存せしめたシリコン窒化膜１６の表面はほぼ平
坦な状態となる。次に平坦化したシリコン窒化膜
１６をさらに、例えばCF4とO2の混合ガスを用い
た通常のプラズマエツチング法あるいは上記反応
性イオンエツチングにおいてH2ガス量と減少し
たエツチング方法によつて均一に素子形成領域上
にあらかじめ形成してある熱酸化膜１５が露出す
るまでエツチングする。こうして、第２図ｅに示
すようにフイールドの凹部１３に、シリコン窒化
膜１６が完全に平坦な状態で埋め込まれる。
エツチング法によりシリコン窒化膜１６の表面層
を約１μｍの厚さ除去すると、第２図ｄのように
残存せしめたシリコン窒化膜１６の表面はほぼ平
坦な状態となる。次に平坦化したシリコン窒化膜
１６をさらに、例えばCF4とO2の混合ガスを用い
た通常のプラズマエツチング法あるいは上記反応
性イオンエツチングにおいてH2ガス量と減少し
たエツチング方法によつて均一に素子形成領域上
にあらかじめ形成してある熱酸化膜１５が露出す
るまでエツチングする。こうして、第２図ｅに示
すようにフイールドの凹部１３に、シリコン窒化
膜１６が完全に平坦な状態で埋め込まれる。
この後は良く知られた方法に従い、第２図ｆに
示すように、ゲート酸化膜１７を介して多結晶シ
リコン膜からなるゲート電極１８を形成し、ｎ型
不純物として例えばヒ素をドープして、n+型の
ソース領域１９、ドレイン領域２０を形成し、全
面にCVD法により、酸化シリコン膜２１を推積
し、コンタクトホールを開けて取出し電極２２，
２３を配設して完成する。
示すように、ゲート酸化膜１７を介して多結晶シ
リコン膜からなるゲート電極１８を形成し、ｎ型
不純物として例えばヒ素をドープして、n+型の
ソース領域１９、ドレイン領域２０を形成し、全
面にCVD法により、酸化シリコン膜２１を推積
し、コンタクトホールを開けて取出し電極２２，
２３を配設して完成する。
なお、第２図ｄの状態からのエツチングをその
前のエツチングとはガスを異ならせて行つたがこ
のような混合ガスの制御は必ずしも必要ではな
く、第２図ｃから同じエツチング条件で第２図ｅ
の状態までエツチングしてよい。
前のエツチングとはガスを異ならせて行つたがこ
のような混合ガスの制御は必ずしも必要ではな
く、第２図ｃから同じエツチング条件で第２図ｅ
の状態までエツチングしてよい。
この実施例によれば、従来の選択酸化法と同様
に一回の写真食刻工程により、フイールド領域に
厚い絶縁膜と反転防止層をセルフアラインで形成
する事ができる。しかも選択酸化法による場合の
前述した問題点も解決される。
に一回の写真食刻工程により、フイールド領域に
厚い絶縁膜と反転防止層をセルフアラインで形成
する事ができる。しかも選択酸化法による場合の
前述した問題点も解決される。
即ちまず第１に、本実施例のようにサイドエツ
チングのない異方性エツチングを用いれば素子領
域の寸法誤差を0.1μｍ以下に抑える事ができる
ようになつた。そのため、1.0μｍ程度のバード
ピークが発生する従来の選択酸化法に比べて著し
く、高集積化が可能となつた。
チングのない異方性エツチングを用いれば素子領
域の寸法誤差を0.1μｍ以下に抑える事ができる
ようになつた。そのため、1.0μｍ程度のバード
ピークが発生する従来の選択酸化法に比べて著し
く、高集積化が可能となつた。
第２に、本実施例においてはフイールド絶縁膜
の形成に高温，長時間の熱処理工程がまつたく不
要になつたため、フイールド領域の不純物の再分
布によるしみ出しがなくなり、これにより素子特
性の低下は、ほとんどみられなくなり、高集積化
も可能となつた。
の形成に高温，長時間の熱処理工程がまつたく不
要になつたため、フイールド領域の不純物の再分
布によるしみ出しがなくなり、これにより素子特
性の低下は、ほとんどみられなくなり、高集積化
も可能となつた。
第３に、本実施例においては、絶縁膜を完全に
フイールド領域に埋め込む事が可能になり、フイ
ールド領域周辺での段差は、0.1μｍ以下に抑え
る事ができる。そのため、段差部で金属配線が薄
くなつたり、切断されたりする現象がなくなり、
配線の信頼性が著しく向上し、製品の歩留りが向
上した。
フイールド領域に埋め込む事が可能になり、フイ
ールド領域周辺での段差は、0.1μｍ以下に抑え
る事ができる。そのため、段差部で金属配線が薄
くなつたり、切断されたりする現象がなくなり、
配線の信頼性が著しく向上し、製品の歩留りが向
上した。
第４に、本実施例においては、プラズマ気相成
長法によつて、シリコン窒化膜を被着しているた
め、デポジツト条件を適当に選ぶ事により、スト
レスのない状態で、シリコン窒化膜を被着でき
る。そのため、従来選択酸化法において発生する
結晶欠陥などの問題と大幅に軽減できるようにな
り、素子特性の信頼性が著しく向上した。
長法によつて、シリコン窒化膜を被着しているた
め、デポジツト条件を適当に選ぶ事により、スト
レスのない状態で、シリコン窒化膜を被着でき
る。そのため、従来選択酸化法において発生する
結晶欠陥などの問題と大幅に軽減できるようにな
り、素子特性の信頼性が著しく向上した。
さらに、本実施例によれば、シリコン窒化膜１
６の被着前にあらかじめ、1000Å程度の熱酸化膜
１５を形成してあるので、フイールド絶縁膜とシ
リコン基板の界板の界面特性は非常に良好にな
る。しかもフイールド絶縁膜がシリコン窒化膜で
形成されているため、後々の工程によつて、フイ
ールド絶縁膜がエツチングされ薄くなるという現
象がほとんどみられない。
６の被着前にあらかじめ、1000Å程度の熱酸化膜
１５を形成してあるので、フイールド絶縁膜とシ
リコン基板の界板の界面特性は非常に良好にな
る。しかもフイールド絶縁膜がシリコン窒化膜で
形成されているため、後々の工程によつて、フイ
ールド絶縁膜がエツチングされ薄くなるという現
象がほとんどみられない。
〔実施例 ２〕
実施例１においては、プラズマ気相成長法によ
つて形成したシリコン窒化膜をフイールド絶縁膜
として用いたが、シリコン窒化膜の誘電率は7.4
程度であり、シリコン酸化膜の誘電率3.9より大
きい。そのため、フイールドの反転電圧を高め、
寄生容量を小さくするためには、誘電率の小さい
シリコン酸化膜の方が好ましい。シリコン酸化膜
をフイールド絶縁膜として用いた実施例を第３図
を用いて説明する。
つて形成したシリコン窒化膜をフイールド絶縁膜
として用いたが、シリコン窒化膜の誘電率は7.4
程度であり、シリコン酸化膜の誘電率3.9より大
きい。そのため、フイールドの反転電圧を高め、
寄生容量を小さくするためには、誘電率の小さい
シリコン酸化膜の方が好ましい。シリコン酸化膜
をフイールド絶縁膜として用いた実施例を第３図
を用いて説明する。
まず実施例１と同様、第３図ａに示すようにシ
リコン基板３１のフイールド領域にシリコン酸化
膜３２をマスクとして凹部３３を形成し、イオン
注入によりフイールド反転防止層３４を形成す
る。その後、第３図ｂのように熱酸化膜３５を全
面に約1000Å形成し、続いてCVD法により、シ
リコン酸化膜３６を凹部３３の段差より厚く、例
えば厚さ約1.2μｍ推積する。次に第３図ｃに示
すように、プラズマ気相成長法により、シリコン
窒化膜３７を、シリコン酸化膜３６の上に厚さ約
1.2μｍ程度推積する。
リコン基板３１のフイールド領域にシリコン酸化
膜３２をマスクとして凹部３３を形成し、イオン
注入によりフイールド反転防止層３４を形成す
る。その後、第３図ｂのように熱酸化膜３５を全
面に約1000Å形成し、続いてCVD法により、シ
リコン酸化膜３６を凹部３３の段差より厚く、例
えば厚さ約1.2μｍ推積する。次に第３図ｃに示
すように、プラズマ気相成長法により、シリコン
窒化膜３７を、シリコン酸化膜３６の上に厚さ約
1.2μｍ程度推積する。
その後、実施例１に述べたのと同じ異方性ドラ
イエツチング方法により、シリコン窒化膜３７の
表面層を約１μｍの厚さ除去すると、第３図ｄの
ように残存せしめたシリコン窒化膜３７の表面は
ほぼ平坦な状態となる。次に、シリコン窒化膜３
７と、シリコン酸化膜３６のエツチング速度がほ
ぼ等しくなるようなエツチング条件で、素子形成
領域上の熱酸化膜３５が露出するまで、均一にエ
ツチングしていくと、第３図ｅのように、フイー
ルドの凹部に、シリコン酸化膜３６が完全に平坦
な状態で埋め込まれる。このようなエツチング条
件は、例えばCF4とH2ガスを用いた反応性イオン
エツチングにおいて、H2ガスの量を減少して25
％程度に選ぶと実現できる。
イエツチング方法により、シリコン窒化膜３７の
表面層を約１μｍの厚さ除去すると、第３図ｄの
ように残存せしめたシリコン窒化膜３７の表面は
ほぼ平坦な状態となる。次に、シリコン窒化膜３
７と、シリコン酸化膜３６のエツチング速度がほ
ぼ等しくなるようなエツチング条件で、素子形成
領域上の熱酸化膜３５が露出するまで、均一にエ
ツチングしていくと、第３図ｅのように、フイー
ルドの凹部に、シリコン酸化膜３６が完全に平坦
な状態で埋め込まれる。このようなエツチング条
件は、例えばCF4とH2ガスを用いた反応性イオン
エツチングにおいて、H2ガスの量を減少して25
％程度に選ぶと実現できる。
この後は実施例１のと同様の方法に従い、該素
子形成領域上に所望の素子を形成する。
子形成領域上に所望の素子を形成する。
この実施例によれば、先の実施例と同様の効果
が得られる他、フイールド絶縁膜としてシリコン
酸化膜を用いるためすぐれた素子特性が得られ
る。
が得られる他、フイールド絶縁膜としてシリコン
酸化膜を用いるためすぐれた素子特性が得られ
る。
以上説明したように、この発明の方法によれ
ば、フイールド領域の絶縁膜と反転防止層をセル
フアラインで形成でき、しかもフイールド絶縁膜
を完全に平坦な状態で埋め込む事ができるため、
素子特性を低下させる事なく、微細素子の高密度
集積化を図る事ができる。
ば、フイールド領域の絶縁膜と反転防止層をセル
フアラインで形成でき、しかもフイールド絶縁膜
を完全に平坦な状態で埋め込む事ができるため、
素子特性を低下させる事なく、微細素子の高密度
集積化を図る事ができる。
なお、この発明はMOS型半導体装置に限ら
ず、バイポーラ型半導体装置での素子間分離にも
適用できる事は勿論である。また実施例ではシリ
コン窒化膜をプラズマ気相成長法により形成した
が、通常の気相成長法を用いた場合にもこの発明
の方法は有効である。
ず、バイポーラ型半導体装置での素子間分離にも
適用できる事は勿論である。また実施例ではシリ
コン窒化膜をプラズマ気相成長法により形成した
が、通常の気相成長法を用いた場合にもこの発明
の方法は有効である。
第１図はこの発明の原理を説明するための図、
第２図はこの発明の一実施例の製造工程を示す断
面図、第３図は同じく他の実施例の製造工程を示
す断面図である。 １１，３１…Ｐ型シリコン基、１２，３２…シ
リコン酸化膜、１３，３３…凹部、１４，３４…
反転防止層、１５，３５…熱酸化膜、１６，３７
…シリコン窒化膜、３６…シリコン酸化膜。
第２図はこの発明の一実施例の製造工程を示す断
面図、第３図は同じく他の実施例の製造工程を示
す断面図である。 １１，３１…Ｐ型シリコン基、１２，３２…シ
リコン酸化膜、１３，３３…凹部、１４，３４…
反転防止層、１５，３５…熱酸化膜、１６，３７
…シリコン窒化膜、３６…シリコン酸化膜。
Claims (1)
- 【特許請求の範囲】 １ 半導体基板のフイールド領域に凹部を形成す
る工程と、基板全面に前記凹部の段差より厚い絶
縁膜を前記段差を表面に反映した状態で形成する
工程と、この絶縁膜をその凹部のエツチング速度
が平坦部に比べて小さい異方性ドライエツチング
により全面が平坦になるまでエツチングする工程
と、素子領域の基板面を露出させて所望の素子を
形成する工程とを備えたことを特徴とする半導体
装置の製造方法。 ２ 絶縁膜は下地に薄いシリコン酸化膜を有する
シリコン窒化膜であり、異方性ドライエツチング
はCF4とH2ガスを用いた反応性イオンエツチング
である特許請求の範囲第１項記載の半導体装置の
製造方法。 ３ 絶縁膜は凹部の段差より厚いシリコン酸化膜
とこれとほぼ同程度の厚さのシリコン窒化膜とか
らなり、異方性ドライエツチングは、CF4とH2ガ
スを用いた反応性イオンエツチングであつて、こ
の反応性イオンエツチングにより上記シリコン窒
化膜の表面が平坦になるまでエツチングした後、
シリコン窒化膜とシリコン酸化膜に対するエツチ
ング速度が等しいエツチング条件で素子領域の基
板表面が露出するまでエツチングするようにした
特許請求の範囲第１項記載の半導体装置の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14894180A JPS5772346A (en) | 1980-10-24 | 1980-10-24 | Manufacture of semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14894180A JPS5772346A (en) | 1980-10-24 | 1980-10-24 | Manufacture of semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5772346A JPS5772346A (en) | 1982-05-06 |
| JPS6250978B2 true JPS6250978B2 (ja) | 1987-10-28 |
Family
ID=15464080
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14894180A Granted JPS5772346A (en) | 1980-10-24 | 1980-10-24 | Manufacture of semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5772346A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6442163U (ja) * | 1987-09-09 | 1989-03-14 | ||
| EP3086359A1 (en) | 2015-04-22 | 2016-10-26 | Tokyo Electron Limited | Etching method |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2529714A1 (fr) * | 1982-07-01 | 1984-01-06 | Commissariat Energie Atomique | Procede de realisation de l'oxyde de champ d'un circuit integre |
| JPS6428925A (en) * | 1987-07-24 | 1989-01-31 | Semiconductor Energy Lab | Formation of insulating film |
-
1980
- 1980-10-24 JP JP14894180A patent/JPS5772346A/ja active Granted
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6442163U (ja) * | 1987-09-09 | 1989-03-14 | ||
| EP3086359A1 (en) | 2015-04-22 | 2016-10-26 | Tokyo Electron Limited | Etching method |
| EP3621102A1 (en) | 2015-04-22 | 2020-03-11 | Tokyo Electron Limited | Etching method |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5772346A (en) | 1982-05-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4509249A (en) | Method for fabricating isolation region in semiconductor devices | |
| US5442223A (en) | Semiconductor device with stress relief | |
| US4502913A (en) | Total dielectric isolation for integrated circuits | |
| US5236861A (en) | Manufacturing method of metal-insulator-semiconductor device using trench isolation technique | |
| JPH0513566A (ja) | 半導体装置の製造方法 | |
| US4661832A (en) | Total dielectric isolation for integrated circuits | |
| US6069055A (en) | Fabricating method for semiconductor device | |
| US4497108A (en) | Method for manufacturing semiconductor device by controlling thickness of insulating film at peripheral portion of element formation region | |
| JPH06163532A (ja) | 半導体素子分離方法 | |
| JP3039978B2 (ja) | 集積ｍｉｓｆｅｔデバイス中に電界分離構造及びゲート構造を形成する方法 | |
| JPS6250978B2 (ja) | ||
| US4885261A (en) | Method for isolating a semiconductor element | |
| JP2679668B2 (ja) | 半導体装置およびその製造方法 | |
| JPS59165434A (ja) | 半導体装置の製造方法 | |
| JPH01130542A (ja) | 素子間分離領域を有する半導体装置の製造方法 | |
| USRE34400E (en) | Method for fabricating isolation region in semiconductor devices | |
| JPS59108325A (ja) | 半導体装置の製造方法 | |
| JPS5812732B2 (ja) | 半導体装置の製法 | |
| JPS6310895B2 (ja) | ||
| JPS5856436A (ja) | 半導体装置の製造方法 | |
| JPH0529603A (ja) | 半導体装置の製造方法 | |
| JPS5893252A (ja) | 半導体装置及びその製造方法 | |
| JPS60132341A (ja) | 半導体装置 | |
| JPS58200554A (ja) | 半導体装置の製造方法 | |
| JPS5893344A (ja) | 半導体装置及びその製造方法 |