JPH088245A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH088245A JPH088245A JP14198794A JP14198794A JPH088245A JP H088245 A JPH088245 A JP H088245A JP 14198794 A JP14198794 A JP 14198794A JP 14198794 A JP14198794 A JP 14198794A JP H088245 A JPH088245 A JP H088245A
- Authority
- JP
- Japan
- Prior art keywords
- film
- oxidation
- oxide film
- oxidation resistant
- side wall
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【目的】 サイドウオ−ルを用いた選択酸化法におい
て、フィ−ルド酸化時にサイドウオ−ルの不具合を生じ
ることなくバ−ズビ−クの少ない分離酸化膜を得ること
ができ、高集積化を可能にする半導体装置の製造方法を
提供する。 【構成】 シリコン基板１１上に下地酸化膜１２を形成
後、第一の耐酸化膜１３および当該酸化膜１３よりもエ
ッチングレ−トが遅い薄膜１４を形成して素子分離領域
を開口する。その後、第二の耐酸化膜１５を形成後、エ
ッチバックによりサイドウオ−ル１６を形成する。さら
にフィ−ルド酸化を行い、所望の分離酸化膜１７を得
る。
て、フィ−ルド酸化時にサイドウオ−ルの不具合を生じ
ることなくバ−ズビ−クの少ない分離酸化膜を得ること
ができ、高集積化を可能にする半導体装置の製造方法を
提供する。 【構成】 シリコン基板１１上に下地酸化膜１２を形成
後、第一の耐酸化膜１３および当該酸化膜１３よりもエ
ッチングレ−トが遅い薄膜１４を形成して素子分離領域
を開口する。その後、第二の耐酸化膜１５を形成後、エ
ッチバックによりサイドウオ−ル１６を形成する。さら
にフィ−ルド酸化を行い、所望の分離酸化膜１７を得
る。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置の製造方法に
係り、さらに詳しくは酸化膜分離構造を有する半導体装
置の製造方法に関するものである。
係り、さらに詳しくは酸化膜分離構造を有する半導体装
置の製造方法に関するものである。
【０００２】
【従来の技術】集積回路等に用いられる半導体装置にお
いては高集積化の要求が大であり、それを実現するため
の要素技術のひとつとして素子間の分離技術がある。か
かる素子分離方法としては、従来よりＬＯＣＯＳ（LOCa
l Oxidation of Silicon：選択酸化）法が広く用いられ
ている。図２（ａ）乃至（ｄ）は、前記ＬＯＣＯＳ法に
より分離酸化膜を形成する工程手段を示している。
いては高集積化の要求が大であり、それを実現するため
の要素技術のひとつとして素子間の分離技術がある。か
かる素子分離方法としては、従来よりＬＯＣＯＳ（LOCa
l Oxidation of Silicon：選択酸化）法が広く用いられ
ている。図２（ａ）乃至（ｄ）は、前記ＬＯＣＯＳ法に
より分離酸化膜を形成する工程手段を示している。
【０００３】（１）シリコン基板１の上に下地酸化膜２
および耐酸化膜たる窒化膜３を形成した後、レジスト４
をパタ−ニングし、分離酸化膜形成領域を開口する（図
２(ａ)）。 （２）ついで、レジスト４をマスクとして窒化膜３をＲ
ＩＥ（Reactive Ion Etching：反応性イオンエッチン
グ）法により除去し、レジスト４を除去する（同図
(ｂ)）。 （３）その後、窒化膜３をマスクとしてフィ
−ルド酸化を行い、分離酸化膜５を形成する。（同図
(ｃ)） （４）最後に、窒化膜３および下地酸化膜２を順次エッ
チング除去することにより分離酸化膜を得る（同図
(ｄ)）。
および耐酸化膜たる窒化膜３を形成した後、レジスト４
をパタ−ニングし、分離酸化膜形成領域を開口する（図
２(ａ)）。 （２）ついで、レジスト４をマスクとして窒化膜３をＲ
ＩＥ（Reactive Ion Etching：反応性イオンエッチン
グ）法により除去し、レジスト４を除去する（同図
(ｂ)）。 （３）その後、窒化膜３をマスクとしてフィ
−ルド酸化を行い、分離酸化膜５を形成する。（同図
(ｃ)） （４）最後に、窒化膜３および下地酸化膜２を順次エッ
チング除去することにより分離酸化膜を得る（同図
(ｄ)）。
【０００４】しかしながら、上述した従来の選択酸化法
により形成された分離酸化膜は、シリコン基板開口部よ
り下地酸化膜２を通じてバ−ズビ−クと呼ばれる横方向
酸化が進み、素子形成されるべき活性領域の面積がマス
ク設計に対して減少するという問題点を有していた。
により形成された分離酸化膜は、シリコン基板開口部よ
り下地酸化膜２を通じてバ−ズビ−クと呼ばれる横方向
酸化が進み、素子形成されるべき活性領域の面積がマス
ク設計に対して減少するという問題点を有していた。
【０００５】このような従来の選択酸化法の問題点を解
決する手段として、いくつかの改良ＬＯＣＯＳ法が紹介
されており、そのひとつとしてサイドウオ−ルと呼ばれ
る耐酸化膜の側壁を用いて選択酸化を行う方法がある
（信学技報 TECHNICAL REPORTOF IEICE SDM93-37(1993-
06)掲載「Isolation Technologies for Deep-Submicron
Devices」（以下引用例１とする）および月刊Semicond
uctor World 1991.3掲載「Poly-Si側壁を用いた改良LOC
OS法」（以下引用例２とする）参照）。
決する手段として、いくつかの改良ＬＯＣＯＳ法が紹介
されており、そのひとつとしてサイドウオ−ルと呼ばれ
る耐酸化膜の側壁を用いて選択酸化を行う方法がある
（信学技報 TECHNICAL REPORTOF IEICE SDM93-37(1993-
06)掲載「Isolation Technologies for Deep-Submicron
Devices」（以下引用例１とする）および月刊Semicond
uctor World 1991.3掲載「Poly-Si側壁を用いた改良LOC
OS法」（以下引用例２とする）参照）。
【０００６】以下、引用例１に記載されている、サイド
ウオ−ルとして窒化膜を用いた改良ＬＯＣＯＳ法の一例
を図３により説明する。図３（ａ）乃至（ｆ）は、前記
方法によりバ−ズビ−クを抑制した分離酸化膜を形成す
る工程を示している。 （１）シリコン基板１の上に下地酸化膜２および窒化膜
３を形成した後、レジスト４をパタ−ニングし、分離酸
化膜形成領域を開口する（図３(ａ)）。 （２）ついで、レジスト４をマスクとして窒化膜３をＲ
ＩＥ法により除去し、下地酸化膜２をウエットエッチン
グ法により除去する。（同図(ｂ)）。 （３）レジスト４を除去後、ＣＶＤ法によりポリシリコ
ン膜６を堆積させる（同図(ｃ)）。 （４）さらにＣＶＤ法により第２の窒化膜を堆積させた
後、ＲＩＥ法によりエッチバックを行い、窒化膜のサイ
ドウオ−ル７を形成する（同図(ｄ)）。 （５）その後、窒化膜３と窒化膜のサイドウオ−ル７を
マスクとしてフィ−ルド酸化を行い、分離酸化膜５を形
成する（同図(ｅ)）。 （６）最後に、酸化膜８、窒化膜３、窒化膜のサイドウ
オ−ル７、ポリシリコン膜７、下地酸化膜２を順次エッ
チング除去することによりバ−ズビ−クの少ない分離酸
化膜５を得ることができる（同図(ｆ)）。
ウオ−ルとして窒化膜を用いた改良ＬＯＣＯＳ法の一例
を図３により説明する。図３（ａ）乃至（ｆ）は、前記
方法によりバ−ズビ−クを抑制した分離酸化膜を形成す
る工程を示している。 （１）シリコン基板１の上に下地酸化膜２および窒化膜
３を形成した後、レジスト４をパタ−ニングし、分離酸
化膜形成領域を開口する（図３(ａ)）。 （２）ついで、レジスト４をマスクとして窒化膜３をＲ
ＩＥ法により除去し、下地酸化膜２をウエットエッチン
グ法により除去する。（同図(ｂ)）。 （３）レジスト４を除去後、ＣＶＤ法によりポリシリコ
ン膜６を堆積させる（同図(ｃ)）。 （４）さらにＣＶＤ法により第２の窒化膜を堆積させた
後、ＲＩＥ法によりエッチバックを行い、窒化膜のサイ
ドウオ−ル７を形成する（同図(ｄ)）。 （５）その後、窒化膜３と窒化膜のサイドウオ−ル７を
マスクとしてフィ−ルド酸化を行い、分離酸化膜５を形
成する（同図(ｅ)）。 （６）最後に、酸化膜８、窒化膜３、窒化膜のサイドウ
オ−ル７、ポリシリコン膜７、下地酸化膜２を順次エッ
チング除去することによりバ−ズビ−クの少ない分離酸
化膜５を得ることができる（同図(ｆ)）。
【０００７】一方、引用例２に記載されている、サイド
ウオ−ルとしてポリシリコンを用いた改良ＬＯＣＯＳ法
の他の例を図４により説明する。図４（ａ）乃至（ｅ）
は、前記方法によりバ−ズビ−クを抑制した分離酸化膜
を形成する工程手段を示している。 （１）シリコン基板１の上に下地酸化膜２および窒化膜
３を形成した後、レジスト４をパタ−ニングし、分離酸
化膜形成領域を開口する（図４(ａ)）。 （２）ついで、レジスト４をマスクとして窒化膜３をＲ
ＩＥ法により除去し、さらに下地酸化膜２を異方性エッ
チング法により除去する。（同図(ｂ)）。 （３）レジスト４を除去後、ＣＶＤ法によるポリシリコ
ン膜を堆積し、ＲＩＥ法によるエッチバックによりポリ
シリコン膜のサイドウオ−ル９を形成する（同図
(ｃ)）。 （５）その後、窒化膜３とポリシリコン膜のサイドウオ
−ル９をマスクとしてフィ−ルド酸化を行い、分離酸化
膜１０を形成する（同図(ｄ)）。 （６）最後に、窒化膜３および下地酸化膜２を順次エッ
チング除去することによりバ−ズビ−クの少ない分離酸
化膜１０を得ることができる（同図(ｅ)）。
ウオ−ルとしてポリシリコンを用いた改良ＬＯＣＯＳ法
の他の例を図４により説明する。図４（ａ）乃至（ｅ）
は、前記方法によりバ−ズビ−クを抑制した分離酸化膜
を形成する工程手段を示している。 （１）シリコン基板１の上に下地酸化膜２および窒化膜
３を形成した後、レジスト４をパタ−ニングし、分離酸
化膜形成領域を開口する（図４(ａ)）。 （２）ついで、レジスト４をマスクとして窒化膜３をＲ
ＩＥ法により除去し、さらに下地酸化膜２を異方性エッ
チング法により除去する。（同図(ｂ)）。 （３）レジスト４を除去後、ＣＶＤ法によるポリシリコ
ン膜を堆積し、ＲＩＥ法によるエッチバックによりポリ
シリコン膜のサイドウオ−ル９を形成する（同図
(ｃ)）。 （５）その後、窒化膜３とポリシリコン膜のサイドウオ
−ル９をマスクとしてフィ−ルド酸化を行い、分離酸化
膜１０を形成する（同図(ｄ)）。 （６）最後に、窒化膜３および下地酸化膜２を順次エッ
チング除去することによりバ−ズビ−クの少ない分離酸
化膜１０を得ることができる（同図(ｅ)）。
【０００８】
【発明が解決しようとする課題】しかしながら、上述し
たバ−ズビ−ク抑制のためのサイドウオ−ルを用いた改
良ＬＯＣＯＳ法においても次のような問題点がある。す
なわち、窒化膜のサイドウオ−ルを用いて選択酸化を行
う引用例１場合には、フィ−ルド酸化を行う工程（図３
(ｅ)）において、ポリシリコン膜６と窒化膜のサイドウ
オ−ル７の応力の違いが生じることにより、窒化膜のサ
イドウオ−ル７が変形したりはがれたりするという問題
点があった。さらに、サイドウオ−ルが独立した構造と
なっており、複数の層との接合力の差異があるため、分
離酸化膜５形成後の窒化膜のサイドウオ−ル７のエッチ
ング除去工程（第３図(ｆ)）後においても、サイドウオ
−ルの窒化膜７の一部が残存するという問題点があっ
た。これらによって、さらなる後工程が必要となった
り、作成後の素子の信頼性を低下させてしまうなどとい
う問題点があった。
たバ−ズビ−ク抑制のためのサイドウオ−ルを用いた改
良ＬＯＣＯＳ法においても次のような問題点がある。す
なわち、窒化膜のサイドウオ−ルを用いて選択酸化を行
う引用例１場合には、フィ−ルド酸化を行う工程（図３
(ｅ)）において、ポリシリコン膜６と窒化膜のサイドウ
オ−ル７の応力の違いが生じることにより、窒化膜のサ
イドウオ−ル７が変形したりはがれたりするという問題
点があった。さらに、サイドウオ−ルが独立した構造と
なっており、複数の層との接合力の差異があるため、分
離酸化膜５形成後の窒化膜のサイドウオ−ル７のエッチ
ング除去工程（第３図(ｆ)）後においても、サイドウオ
−ルの窒化膜７の一部が残存するという問題点があっ
た。これらによって、さらなる後工程が必要となった
り、作成後の素子の信頼性を低下させてしまうなどとい
う問題点があった。
【０００９】一方、ポリシリコンのサイドウオ−ルを用
いて選択酸化を行う引用例２の場合には、フィ−ルド酸
化工程（図４(ｄ)）において、ポリシリコンのサイドウ
オ−ル９が酸化され窒化膜３上に酸化膜として成長する
という問題点があった。これによって、後工程での窒化
膜３のエッチング除去を妨げたり（図４(ｅ)）、さらに
分離酸化膜１０の形成後、成長した酸化膜の除去工程か
必要になる等の問題点があった。
いて選択酸化を行う引用例２の場合には、フィ−ルド酸
化工程（図４(ｄ)）において、ポリシリコンのサイドウ
オ−ル９が酸化され窒化膜３上に酸化膜として成長する
という問題点があった。これによって、後工程での窒化
膜３のエッチング除去を妨げたり（図４(ｅ)）、さらに
分離酸化膜１０の形成後、成長した酸化膜の除去工程か
必要になる等の問題点があった。
【００１０】本発明は、バ−ズビ−ク抑制のためにサイ
ドウオ−ルを用いた改良ＬＯＣＯＳ法における上述した
問題点を解決するためになされたものである。具体的に
は、フィ−ルド酸化時にサイドウオ−ルが応力の違いに
より変形したりはがれたりするのを防ぎ、さらにサイド
ウオ−ルが耐酸化膜上に酸化して伸びることを防ぐこと
を目的とする。さらに本発明は、分離酸化膜形成後のエ
ッチング時に、サイドウオ−ルの一部が残存することを
防止することを目的とする。ひいては本発明は、高集積
を実現する半導体装置の製造方法を提供することを目的
とする。
ドウオ−ルを用いた改良ＬＯＣＯＳ法における上述した
問題点を解決するためになされたものである。具体的に
は、フィ−ルド酸化時にサイドウオ−ルが応力の違いに
より変形したりはがれたりするのを防ぎ、さらにサイド
ウオ−ルが耐酸化膜上に酸化して伸びることを防ぐこと
を目的とする。さらに本発明は、分離酸化膜形成後のエ
ッチング時に、サイドウオ−ルの一部が残存することを
防止することを目的とする。ひいては本発明は、高集積
を実現する半導体装置の製造方法を提供することを目的
とする。
【課題を解決するための手段】上述した目的を達成する
ために、本発明による半導体装置の製造方法においては
以下の工程から成る。（Ａ）シリコン基板１１上に、下
地酸化膜１２を形成する工程、（Ｂ）第１の耐酸化膜１
３を形成する工程、（Ｃ）第１の耐酸化膜に比べエッチ
ングレ−トが遅い薄膜１４を形成する工程、（Ｄ）レジ
スト塗布後、素子分離領域をパタ−ニングにより開口
し、これをマスクとして薄膜１４、第１の窒化膜１３、
及び下地酸化膜１２を順次エッチング除去する工程、
（Ｅ）第２の耐酸化膜１５を形成し、エッチバックによ
り第２の窒化膜５のサイドウオ−ル１６を形成する工
程、（Ｆ）フィ−ルド酸化を行い、素子分離のための分
離酸化膜１７を形成する工程、（Ｇ）薄膜１４、第１の
耐酸化膜１３及び第２の耐酸化膜のサイドウオ−ル１
６、及び下地酸化膜１２を順次エッチング除去する工
程。
ために、本発明による半導体装置の製造方法においては
以下の工程から成る。（Ａ）シリコン基板１１上に、下
地酸化膜１２を形成する工程、（Ｂ）第１の耐酸化膜１
３を形成する工程、（Ｃ）第１の耐酸化膜に比べエッチ
ングレ−トが遅い薄膜１４を形成する工程、（Ｄ）レジ
スト塗布後、素子分離領域をパタ−ニングにより開口
し、これをマスクとして薄膜１４、第１の窒化膜１３、
及び下地酸化膜１２を順次エッチング除去する工程、
（Ｅ）第２の耐酸化膜１５を形成し、エッチバックによ
り第２の窒化膜５のサイドウオ−ル１６を形成する工
程、（Ｆ）フィ−ルド酸化を行い、素子分離のための分
離酸化膜１７を形成する工程、（Ｇ）薄膜１４、第１の
耐酸化膜１３及び第２の耐酸化膜のサイドウオ−ル１
６、及び下地酸化膜１２を順次エッチング除去する工
程。
【００１１】
【作用】この発明によれば、以上のような半導体装置の
製造方法としたので、サイドウオ−ルを用いた選択酸化
法におけるバ−ズビ−クを抑制を不具合なく行うことが
できるため、高集積化が可能な半導体装置を得ることが
できる。
製造方法としたので、サイドウオ−ルを用いた選択酸化
法におけるバ−ズビ−クを抑制を不具合なく行うことが
できるため、高集積化が可能な半導体装置を得ることが
できる。
【００１２】
【実施例】以下、本発明を好適な一実施例を図１を用い
て説明する。図１（ａ）乃至（ｆ）は、本発明である半
導体装置の製造方法の工程手段を示したものである。
て説明する。図１（ａ）乃至（ｆ）は、本発明である半
導体装置の製造方法の工程手段を示したものである。
【００１３】（１）シリコン基板１１上に、下地酸化膜
１２を形成する。例えば、熱酸化法により15nmの膜厚で
形成する。次に、耐酸化膜として窒化膜１３を形成し、
さらにその上に酸化膜１４を形成する。例えばＣＶＤ法
により窒化膜１３を100nm形成後、同じくＣＶＤ法によ
り酸化膜１４を15nm形成する（図１(ａ)）。
１２を形成する。例えば、熱酸化法により15nmの膜厚で
形成する。次に、耐酸化膜として窒化膜１３を形成し、
さらにその上に酸化膜１４を形成する。例えばＣＶＤ法
により窒化膜１３を100nm形成後、同じくＣＶＤ法によ
り酸化膜１４を15nm形成する（図１(ａ)）。
【００１４】（２）次に、レジスト塗布後、既知のリソ
グラフィ−技術により素子分離領域をパタ−ニングによ
り開口し、これをマスクとして酸化膜１４、窒化膜１
３、及び下地酸化膜１２を順次エッチング除去する。例
えば、ＲＩＥ法を用いてエッチング除去する。さらに、
レジストも除去する（同図(ｂ)）。
グラフィ−技術により素子分離領域をパタ−ニングによ
り開口し、これをマスクとして酸化膜１４、窒化膜１
３、及び下地酸化膜１２を順次エッチング除去する。例
えば、ＲＩＥ法を用いてエッチング除去する。さらに、
レジストも除去する（同図(ｂ)）。
【００１５】（３）続いて、第２の窒化膜１５を堆積さ
せる。例えば、ＣＶＤ法により25nmの膜厚で堆積させる
（同図(ｃ)）。
せる。例えば、ＣＶＤ法により25nmの膜厚で堆積させる
（同図(ｃ)）。
【００１６】（４）その後、第２の窒化膜１５に対し異
方性エッチングによるエッチバックを行い、第２の窒化
膜のサイドウオ−ル１６を形成する（同図(ｄ)）。例え
ば、ＲＩＥ法によりエッチバックする。この時、酸化膜
１４は、窒化膜１３がエッチングされることを防ぐため
のものであり、そのための膜厚があれば良い。これは後
のフィ−ルド酸化時に、窒化膜１３が耐酸化膜としての
機能を十分果たすために有効なものである。
方性エッチングによるエッチバックを行い、第２の窒化
膜のサイドウオ−ル１６を形成する（同図(ｄ)）。例え
ば、ＲＩＥ法によりエッチバックする。この時、酸化膜
１４は、窒化膜１３がエッチングされることを防ぐため
のものであり、そのための膜厚があれば良い。これは後
のフィ−ルド酸化時に、窒化膜１３が耐酸化膜としての
機能を十分果たすために有効なものである。
【００１７】（５）次に、窒化膜１３及び第２の窒化膜
のサイドウオ−ル１６をマスクとしてフィ−ルド酸化を
行い、分離酸化膜１７を形成する（同図(ｅ)）。
のサイドウオ−ル１６をマスクとしてフィ−ルド酸化を
行い、分離酸化膜１７を形成する（同図(ｅ)）。
【００１８】（６）最後に酸化膜１４、窒化膜１３、第
２の窒化膜のサイドウオ−ル１６、および下地酸化膜１
２を順次エッチング除去することにより、バ−ズビ−ク
の小さい分離酸化膜１７を得る（同図(ｆ)）。
２の窒化膜のサイドウオ−ル１６、および下地酸化膜１
２を順次エッチング除去することにより、バ−ズビ−ク
の小さい分離酸化膜１７を得る（同図(ｆ)）。
【００１９】なお、上述した実施例においては、第１の
耐酸化膜として窒化膜を用いた例を示しているが、かか
る目的を達成する材料であれば他の耐酸化膜を用いても
構わない。また、第１の窒化膜上に形成される薄膜とし
て酸化膜を用いているが、第２の耐酸化膜のサイドウオ
−ル作成のためのエッチバック時に、第１の耐酸化膜の
エッチングを防止するものであれば他の薄膜を用いても
構わない。一般には、作成が容易で、製造工程が少なく
てすむシリコン酸化膜を用いるのが好ましい。さらに
は、第１および第２の耐酸化膜は、同一の材料、例えば
いずれもシリコン窒化膜とするのが好ましい。第１の耐
酸化膜と第２の耐酸化膜のサイドウオ−ル間の密着性が
向上し、本発明の効果をより高めることができるからで
ある。なお、上述した各構成要素は本発明の趣旨を逸脱
しない範囲で自由に組合せることが可能である。
耐酸化膜として窒化膜を用いた例を示しているが、かか
る目的を達成する材料であれば他の耐酸化膜を用いても
構わない。また、第１の窒化膜上に形成される薄膜とし
て酸化膜を用いているが、第２の耐酸化膜のサイドウオ
−ル作成のためのエッチバック時に、第１の耐酸化膜の
エッチングを防止するものであれば他の薄膜を用いても
構わない。一般には、作成が容易で、製造工程が少なく
てすむシリコン酸化膜を用いるのが好ましい。さらに
は、第１および第２の耐酸化膜は、同一の材料、例えば
いずれもシリコン窒化膜とするのが好ましい。第１の耐
酸化膜と第２の耐酸化膜のサイドウオ−ル間の密着性が
向上し、本発明の効果をより高めることができるからで
ある。なお、上述した各構成要素は本発明の趣旨を逸脱
しない範囲で自由に組合せることが可能である。
【００２０】
【発明の効果】以上のように本発明の半導体装置の製造
方法によれば、素子分離領域を形成する選択酸化法にお
いて第１の耐酸化膜とサイドウオ−ルを形成する第２の
耐酸化膜の間に他の物質の膜が介在しないため、フィ−
ルド酸化工程において異種の膜間の応力の違いによるサ
イドウオ−ルの変形やはがれという不具合を防ぐととも
に、サイドウオ−ルが耐酸化膜上に酸化して伸びること
を防ぐことができる。さらに分離酸化膜形成後のエッチ
ング時に、サイドウオ−ルの一部が残存することを防止
することができる。すなわち、本発明の半導体装置の製
造方法によれば、バ−ズビ−クの小さい分離酸化膜を不
具合なく得ることができるため、高集積を実現する半導
体装置の製造方法を提供することができる。
方法によれば、素子分離領域を形成する選択酸化法にお
いて第１の耐酸化膜とサイドウオ−ルを形成する第２の
耐酸化膜の間に他の物質の膜が介在しないため、フィ−
ルド酸化工程において異種の膜間の応力の違いによるサ
イドウオ−ルの変形やはがれという不具合を防ぐととも
に、サイドウオ−ルが耐酸化膜上に酸化して伸びること
を防ぐことができる。さらに分離酸化膜形成後のエッチ
ング時に、サイドウオ−ルの一部が残存することを防止
することができる。すなわち、本発明の半導体装置の製
造方法によれば、バ−ズビ−クの小さい分離酸化膜を不
具合なく得ることができるため、高集積を実現する半導
体装置の製造方法を提供することができる。
【００２１】さらに、薄膜１４をシリコン酸化膜とする
ことで、工程の簡素化が図れ、製造効率を向上すること
ができる。
ことで、工程の簡素化が図れ、製造効率を向上すること
ができる。
【００２２】また、第１の耐酸化膜１３及び第２の耐酸
化膜１５を同一の材質のものとすることで両層間の密着
性をさらに向上させることができ、サイドウオ−ルの変
形やはがれの防止に一層有効な効果が得られる。このと
き、第１の耐酸化膜３及び第２の耐酸化膜５をいずれも
シリコン窒化膜とすれば、さらに良好な分離酸化膜を効
率的に得ることができる。
化膜１５を同一の材質のものとすることで両層間の密着
性をさらに向上させることができ、サイドウオ−ルの変
形やはがれの防止に一層有効な効果が得られる。このと
き、第１の耐酸化膜３及び第２の耐酸化膜５をいずれも
シリコン窒化膜とすれば、さらに良好な分離酸化膜を効
率的に得ることができる。
【図１】本発明の好適な一実施例を示す断面図である。
【図２】従来ＬＯＣＯＳ法を示す断面図である。
【図３】改良ＬＯＣＯＳ法の一例（引用例１）を示す断
面図である。
面図である。
【図４】改良ＬＯＣＯＳ法の他の一例（引用例２）を示
す断面図である。
す断面図である。
１、１１ シリコン基板 ２、１２ 下地酸化膜 ３ 窒化膜 ４ レジスト ５、１０、１７ 分離酸化膜 ６、 ポリシリコン膜 ７ 窒化膜のサイドウオ−ル ８ 酸化膜 ９ ポリシリコン膜のサイドウオ−ル １３ 第１の耐酸化膜 １４ 薄膜 １５ 第２の耐酸化膜 １６ 第２の耐酸化膜のサイドウオ−ル
フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/76
Claims (4)
- 【請求項１】以下の工程（Ａ）から（Ｇ）を含むことを
特徴とする半導体装置の製造方法。 （Ａ）シリコン基板１１上に、下地酸化膜１２を形成す
る工程、 （Ｂ）第１の耐酸化膜１３を形成する工程、 （Ｃ）第１の耐酸化膜に比べエッチングレ−トが遅い薄
膜１４を形成する工程、 （Ｄ）レジスト塗布後、素子分離領域をパタ−ニングに
より開口し、これをマスクとして前記薄膜１４、第１の
耐酸化膜１３、及び下地酸化膜１２を順次エッチング除
去する工程、 （Ｅ）第２の耐酸化膜１５を形成後、エッチバックによ
り第２の耐酸化膜のサイドウオ−ル１６を形成する工
程、 （Ｆ）フィ−ルド酸化を行い、素子分離のための分離酸
化膜１７を形成する工程、 （Ｇ）薄膜１４、第１の耐酸化膜１３及び第２の耐酸化
膜のサイドウオ−ル１６、及び下地酸化膜１２を順次エ
ッチング除去する工程。 - 【請求項２】前記薄膜１４がシリコン酸化膜であること
を特徴とする請求項１に記載の半導体装置の製造方法。 - 【請求項３】前記第１の耐酸化膜と前記第２の耐酸化膜
が同一の材質であることを特徴とする請求項１に記載の
半導体装置の製造方法。 - 【請求項４】前記第１の耐酸化膜と前記第２の耐酸化膜
がシリコン窒化膜であることを特徴とする請求項１に記
載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14198794A JPH088245A (ja) | 1994-06-23 | 1994-06-23 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14198794A JPH088245A (ja) | 1994-06-23 | 1994-06-23 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH088245A true JPH088245A (ja) | 1996-01-12 |
Family
ID=15304766
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14198794A Pending JPH088245A (ja) | 1994-06-23 | 1994-06-23 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH088245A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100223852B1 (ko) * | 1996-10-18 | 1999-10-15 | 구본준 | 반도체 소자의 격리영역 형성방법 |
| US6380620B1 (en) | 1998-08-31 | 2002-04-30 | Sharp Kabushiki Kaisha | Tape ball grid array semiconductor |
| JP2002134604A (ja) * | 2000-10-27 | 2002-05-10 | Oki Electric Ind Co Ltd | 半導体装置における素子分離領域の形成方法 |
-
1994
- 1994-06-23 JP JP14198794A patent/JPH088245A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100223852B1 (ko) * | 1996-10-18 | 1999-10-15 | 구본준 | 반도체 소자의 격리영역 형성방법 |
| US6380620B1 (en) | 1998-08-31 | 2002-04-30 | Sharp Kabushiki Kaisha | Tape ball grid array semiconductor |
| JP2002134604A (ja) * | 2000-10-27 | 2002-05-10 | Oki Electric Ind Co Ltd | 半導体装置における素子分離領域の形成方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5512509A (en) | Method for forming an isolation layer in a semiconductor device | |
| US5369052A (en) | Method of forming dual field oxide isolation | |
| US5629230A (en) | Semiconductor processing method of forming field oxide regions on a semiconductor substrate utilizing a laterally outward projecting foot portion | |
| US5824594A (en) | Integrated circuit device isolating methods including silicon spacers and oxidation barrier films | |
| JPH088245A (ja) | 半導体装置の製造方法 | |
| JPH05102292A (ja) | アイソプレーナ分離型活性領域の製造方法 | |
| US5208167A (en) | Method for producing SOI substrate | |
| US6013560A (en) | Semiconductor processing methods of forming field oxidation regions on a semiconductor substrate | |
| JPH0744214B2 (ja) | 半導体装置の製造方法 | |
| JPH04151838A (ja) | 半導体装置の製造方法 | |
| KR100190070B1 (ko) | 반도체장치의 소자분리 방법 | |
| US5702978A (en) | Sloped silicon nitride etch for smoother field oxide edge | |
| JPH0338733B2 (ja) | ||
| JPH06163528A (ja) | 半導体装置の製造方法 | |
| JPS6021541A (ja) | 半導体装置の製造方法 | |
| JPS63217640A (ja) | 半導体装置の素子分離形成方法 | |
| JPH03248429A (ja) | 半導体装置の製造方法 | |
| EP0687001B1 (en) | Device isolation method for a semiconductor device | |
| KR100199007B1 (ko) | 필드산화막 형성과 트랜치 형성이 혼합된 소자 격리방법 | |
| JPS62216343A (ja) | 半導体装置の製造方法 | |
| JPH04137731A (ja) | 半導体装置の製造方法 | |
| JPH1187322A (ja) | 半導体装置の製造方法 | |
| KR100303438B1 (ko) | 반도체장치의소자분리방법 | |
| US6225682B1 (en) | Semiconductor memory device having isolation structure and method of fabricating the same | |
| KR100223758B1 (ko) | 반도체 소자의 소자 분리 산화막 형성방법 |