JPH05251436A - シリコンデバイスのアイソレーション法 - Google Patents
シリコンデバイスのアイソレーション法Info
- Publication number
- JPH05251436A JPH05251436A JP4959892A JP4959892A JPH05251436A JP H05251436 A JPH05251436 A JP H05251436A JP 4959892 A JP4959892 A JP 4959892A JP 4959892 A JP4959892 A JP 4959892A JP H05251436 A JPH05251436 A JP H05251436A
- Authority
- JP
- Japan
- Prior art keywords
- film
- isolation
- silicon
- silicon nitride
- polysilicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Local Oxidation Of Silicon (AREA)
- Element Separation (AREA)
Abstract
(57)【要約】
【目的】 バーズビークが著しく抑制されたシリコンデ
バイスのアイソレーション法を提供する。 【構成】 シリコン基板上にパッドＳｉＯ2 膜及びその
表面上に窒化ケイ素膜を通常の方法で成長させ、フォト
リソグラフィ法によりアイソレーション部となる部分の
パッドＳｉＯ2 膜と窒化ケイ素膜を除去し、次いで窒化
ケイ素膜の側壁を前記部分の窒化ケイ素膜の端面に形成
し、そのアイソレーション部となる部分のシリコン基材
部をエッチングし、前記エッチングした部分及びその近
傍にポリシリコン膜を積層し、Ｏ2 雰囲気下で加熱し酸
化膜を成長させ、その後窒化ケイ素膜上の酸化膜を除去
し、最後に窒化ケイ素膜と窒化ケイ素膜側壁及びパッド
ＳｉＯ2 膜を除去しパッドＳｉＯ2 膜の下の酸化膜を残
してシリコンデバイスのアイソレーションを行う。
バイスのアイソレーション法を提供する。 【構成】 シリコン基板上にパッドＳｉＯ2 膜及びその
表面上に窒化ケイ素膜を通常の方法で成長させ、フォト
リソグラフィ法によりアイソレーション部となる部分の
パッドＳｉＯ2 膜と窒化ケイ素膜を除去し、次いで窒化
ケイ素膜の側壁を前記部分の窒化ケイ素膜の端面に形成
し、そのアイソレーション部となる部分のシリコン基材
部をエッチングし、前記エッチングした部分及びその近
傍にポリシリコン膜を積層し、Ｏ2 雰囲気下で加熱し酸
化膜を成長させ、その後窒化ケイ素膜上の酸化膜を除去
し、最後に窒化ケイ素膜と窒化ケイ素膜側壁及びパッド
ＳｉＯ2 膜を除去しパッドＳｉＯ2 膜の下の酸化膜を残
してシリコンデバイスのアイソレーションを行う。
Description
【０００１】
【産業上の利用分野】本発明は、ＭＯＳ及びバイポーラ
デバイスのアイソレーション法に関する。
デバイスのアイソレーション法に関する。
【０００２】
【従来の技術】従来の素子領域のアイソレーション（分
離）方法を、図３に示す。図３（ａ）は、ポリシリコン
基材上にパッドＳｉＯ2 膜、その上に窒化ケイ素膜を堆
積させたものにフォトレジスト膜を載置したところを示
す。ついで、エッチングによりフォトレジスト部以外の
酸化膜と窒化膜を除去する（図３（ｂ））。次に、フォ
トレジスト膜を除去した後、これを通常の方法で酸化す
るとアイソレーション部（フィールド部）のみ酸化され
る（図３（ｃ））。最後に、窒化膜を除去すれば完成で
ある。
離）方法を、図３に示す。図３（ａ）は、ポリシリコン
基材上にパッドＳｉＯ2 膜、その上に窒化ケイ素膜を堆
積させたものにフォトレジスト膜を載置したところを示
す。ついで、エッチングによりフォトレジスト部以外の
酸化膜と窒化膜を除去する（図３（ｂ））。次に、フォ
トレジスト膜を除去した後、これを通常の方法で酸化す
るとアイソレーション部（フィールド部）のみ酸化され
る（図３（ｃ））。最後に、窒化膜を除去すれば完成で
ある。
【０００３】この通常の方法では、アイソレーション部
を酸化する時、窒化膜の下方にもシリコン酸化層が浸入
し、いわゆる「バーズビーク」が生じる。このバーズビ
ークにより素子領域が狭くなり、パターンのずれが生じ
ることもある。しかしながら、デバイス自体がある程度
大きい場合にはあまり問題とはならない。
を酸化する時、窒化膜の下方にもシリコン酸化層が浸入
し、いわゆる「バーズビーク」が生じる。このバーズビ
ークにより素子領域が狭くなり、パターンのずれが生じ
ることもある。しかしながら、デバイス自体がある程度
大きい場合にはあまり問題とはならない。
【０００４】
【発明が解決しようとする課題】しかし、デバイスの寸
法が小さくなると、酸化膜形成時の３次元効果が無視で
きなくなる。これを防止するため、窒化物側壁法がバー
ズビーク減少法として採用されるが、これでも狭いパタ
ーンの場合では、バーズビークの延長、及びそれに伴う
大きなパターンのずれを生じさせる。
法が小さくなると、酸化膜形成時の３次元効果が無視で
きなくなる。これを防止するため、窒化物側壁法がバー
ズビーク減少法として採用されるが、これでも狭いパタ
ーンの場合では、バーズビークの延長、及びそれに伴う
大きなパターンのずれを生じさせる。
【０００５】
【課題を解決するための手段】このような現状に鑑み、
本発明者は鋭意研究の結果本発明方法を完成させたもの
であり、その特徴とするところは、素子領域とアイソレ
ーション部とを分離して素子領域を限定、形成する方法
であって、シリコン基板上にパッドＳｉＯ2 膜及びその
表面上に窒化ケイ素膜を通常の方法で成長させ、フォト
リソグラフィ法によりアイソレーション部となる部分の
パッドＳｉＯ2 膜と窒化ケイ素膜を除去し、次いで窒化
ケイ素の側壁を前記部分の窒化ケイ素膜の端面に形成
し、そのアイソレーション部となる部分のシリコン基材
部をエッチングし、前記エッチングした部分及びその近
傍にポリシリコン膜を積層し、Ｏ2 雰囲気下で加熱し酸
化膜を成長させ、その後窒化ケイ素膜上の酸化膜を除去
し、最後に窒化ケイ素膜とパッドＳｉＯ2 膜及び窒化ケ
イ素側壁を除去する点にある。
本発明者は鋭意研究の結果本発明方法を完成させたもの
であり、その特徴とするところは、素子領域とアイソレ
ーション部とを分離して素子領域を限定、形成する方法
であって、シリコン基板上にパッドＳｉＯ2 膜及びその
表面上に窒化ケイ素膜を通常の方法で成長させ、フォト
リソグラフィ法によりアイソレーション部となる部分の
パッドＳｉＯ2 膜と窒化ケイ素膜を除去し、次いで窒化
ケイ素の側壁を前記部分の窒化ケイ素膜の端面に形成
し、そのアイソレーション部となる部分のシリコン基材
部をエッチングし、前記エッチングした部分及びその近
傍にポリシリコン膜を積層し、Ｏ2 雰囲気下で加熱し酸
化膜を成長させ、その後窒化ケイ素膜上の酸化膜を除去
し、最後に窒化ケイ素膜とパッドＳｉＯ2 膜及び窒化ケ
イ素側壁を除去する点にある。
【０００６】本発明は、アイソレーション部（分離する
ための酸化膜部）を予めエッチングすることと、その部
分及び近傍にポリシリコン層を成長させることが最も大
きな特徴である。
ための酸化膜部）を予めエッチングすることと、その部
分及び近傍にポリシリコン層を成長させることが最も大
きな特徴である。
【０００７】シリコン基材のエッチング深さは、３００
〜６００ｎｍ程度が好適であり、それに続いて成長させ
るポリシリコン膜の厚みは２０〜１００ｎｍが好適であ
る。
〜６００ｎｍ程度が好適であり、それに続いて成長させ
るポリシリコン膜の厚みは２０〜１００ｎｍが好適であ
る。
【０００８】
【作用】図１は、ポリシリコンパターンによってカバー
されている狭い側面を有する素子領域１を示すパターン
の平面図と断面図である。２はポリシリコン膜を成長さ
せる部分を示す。ポリシリコン膜は、すべての素子領域
との境界部をカバーするように成長させてもよい。断面
図から明らかなように、ポリシリコンについて、狭い側
部のバーズビークは、次の理由により大きく抑制されて
いる。 （１）Ｏ2 の横方向拡散が、ポリシリコンによって抑制
される。 （２）窒化物パターンの表面上のポリシリコンが最初に
酸化されるため、及びポリシリコンパターンが連続して
いるため、酸化されたポリシリコンパターンは、バーズ
ビークが形成される時、窒化物フィルムの湾曲を抑制す
る。
されている狭い側面を有する素子領域１を示すパターン
の平面図と断面図である。２はポリシリコン膜を成長さ
せる部分を示す。ポリシリコン膜は、すべての素子領域
との境界部をカバーするように成長させてもよい。断面
図から明らかなように、ポリシリコンについて、狭い側
部のバーズビークは、次の理由により大きく抑制されて
いる。 （１）Ｏ2 の横方向拡散が、ポリシリコンによって抑制
される。 （２）窒化物パターンの表面上のポリシリコンが最初に
酸化されるため、及びポリシリコンパターンが連続して
いるため、酸化されたポリシリコンパターンは、バーズ
ビークが形成される時、窒化物フィルムの湾曲を抑制す
る。
【０００９】ポリシリコン膜を、エッチングした部分だ
けでなく、その近傍、即ち窒化ケイ素の側壁上にも積層
するのは、これにより窒化ケイ素膜が上方に反ることを
軽減するためである。
けでなく、その近傍、即ち窒化ケイ素の側壁上にも積層
するのは、これにより窒化ケイ素膜が上方に反ることを
軽減するためである。
【００１０】
【実施例】次に本発明の実施例について説明する。勿
論、本発明をこの実施例に限定するものではない。通常
の方法により、シリコン基板上にパッドＳｉＯ2 膜４を
１０〜３０ｎｍの厚みで、及びその上に窒化ケイ素膜３
を１２０ｎｍの厚みで積層し、フォトリソグラフィ法に
よりアイソレーション部となる部分をエッチングし、次
いで薄いパッド酸化層５を厚み１０〜１５ｎｍで素子領
域の周囲部に成長させる。次に、窒化ケイ素膜の側壁６
をその上部に、図２（ａ）に示すように形成する。
論、本発明をこの実施例に限定するものではない。通常
の方法により、シリコン基板上にパッドＳｉＯ2 膜４を
１０〜３０ｎｍの厚みで、及びその上に窒化ケイ素膜３
を１２０ｎｍの厚みで積層し、フォトリソグラフィ法に
よりアイソレーション部となる部分をエッチングし、次
いで薄いパッド酸化層５を厚み１０〜１５ｎｍで素子領
域の周囲部に成長させる。次に、窒化ケイ素膜の側壁６
をその上部に、図２（ａ）に示すように形成する。
【００１１】その後、図２（ｂ）に示すように、凹部を
有する酸化物フィールドを得るため、シリコン基材をエ
ッチングする。エッチング深さは１００〜３００ｎｍで
ある。そして、ポリシリコンフィルム７を、図２（ｃ）
に示すように、厚み３０〜５０ｎｍで、前記凹部とその
近傍、少なくとも窒化ケイ素膜側壁を覆う程度に成長さ
せる。
有する酸化物フィールドを得るため、シリコン基材をエ
ッチングする。エッチング深さは１００〜３００ｎｍで
ある。そして、ポリシリコンフィルム７を、図２（ｃ）
に示すように、厚み３０〜５０ｎｍで、前記凹部とその
近傍、少なくとも窒化ケイ素膜側壁を覆う程度に成長さ
せる。
【００１２】そして、Ｏ2 雰囲気下で加熱し表面のポリ
シリコン層を酸化し、酸化物フィルム層８を形成する。
この時、アイソレーション層の層深さは３００〜４００
ｎｍとなるように、図２（ｄ）に示すように形成する。
そして、窒化物パターン層３及び側壁６の表面上に成長
した酸化物を除去するため、ウエハーをＨＦ水溶液によ
ってウエットエッチングする。そして最後に、窒化ケイ
素膜３、側壁６及びパッドＳｉＯ2 膜４、５を除去する
（図２（ｅ））。
シリコン層を酸化し、酸化物フィルム層８を形成する。
この時、アイソレーション層の層深さは３００〜４００
ｎｍとなるように、図２（ｄ）に示すように形成する。
そして、窒化物パターン層３及び側壁６の表面上に成長
した酸化物を除去するため、ウエハーをＨＦ水溶液によ
ってウエットエッチングする。そして最後に、窒化ケイ
素膜３、側壁６及びパッドＳｉＯ2 膜４、５を除去する
（図２（ｅ））。
【００１３】
【発明の効果】本発明では、アイソレーション部を形成
する時の酸化によるバーズビークが著しく抑制されるた
め、素子領域がフォトレジストと同じ形状、大きさで形
成することが可能となり、非常に細かいパターニングも
可能となる。
する時の酸化によるバーズビークが著しく抑制されるた
め、素子領域がフォトレジストと同じ形状、大きさで形
成することが可能となり、非常に細かいパターニングも
可能となる。
【図１】ディバイス絶縁パターンの平面図と断面図であ
る。
る。
【図２】本発明方法を示す工程図である。
【図３】本発明方法を示す工程図である。
【図４】従来のアイソレーション法を示す工程図であ
る。
る。
１ 素子領域 ２ ポリシリコン膜 ３ 窒化ケイ素 ４ パッドＳｉＯ2 ５ パッドＳｉＯ2 ６ 窒化ケイ素側壁 ７ ポリシリコン ８ アイソレーション酸化物
Claims (1)
- 【請求項１】 素子領域とアイソレーション部とを分離
して素子領域を限定、形成する方法であって、シリコン
基板上にパッドＳｉＯ2 膜及びその表面上に窒化ケイ素
膜を通常の方法で成長させ、フォトリソグラフィ法によ
りアイソレーション部となる部分のパッドＳｉＯ2 膜と
窒化ケイ素膜を除去し、次いで窒化ケイ素の側壁を前記
部分の窒化ケイ素膜の端面に形成し、そのアイソレーシ
ョン部となる部分のシリコン基材部をエッチングし、前
記エッチングした部分及びその近傍にポリシリコン膜を
積層し、Ｏ2 雰囲気下で加熱し酸化膜を成長させ、その
後窒化ケイ素膜上の酸化膜を除去し、最後に窒化ケイ素
膜と窒化ケイ素側壁及びパッドＳｉＯ2 膜を除去しパッ
ドＳｉＯ2 膜の下の酸化膜を残すことを特徴とするシリ
コンデバイスのアイソレーション法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4959892A JPH05251436A (ja) | 1992-03-06 | 1992-03-06 | シリコンデバイスのアイソレーション法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4959892A JPH05251436A (ja) | 1992-03-06 | 1992-03-06 | シリコンデバイスのアイソレーション法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05251436A true JPH05251436A (ja) | 1993-09-28 |
Family
ID=12835670
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4959892A Pending JPH05251436A (ja) | 1992-03-06 | 1992-03-06 | シリコンデバイスのアイソレーション法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05251436A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100439107B1 (ko) * | 1997-12-29 | 2004-07-16 | 주식회사 하이닉스반도체 | 반도체소자의 소자분리막 형성방법 |
| KR100979345B1 (ko) * | 2003-06-30 | 2010-08-31 | 주식회사 하이닉스반도체 | 반도체소자의 제조방법 |
-
1992
- 1992-03-06 JP JP4959892A patent/JPH05251436A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100439107B1 (ko) * | 1997-12-29 | 2004-07-16 | 주식회사 하이닉스반도체 | 반도체소자의 소자분리막 형성방법 |
| KR100979345B1 (ko) * | 2003-06-30 | 2010-08-31 | 주식회사 하이닉스반도체 | 반도체소자의 제조방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6967146B2 (en) | Isolation region forming methods | |
| JPH0645432A (ja) | 基板分離トレンチを形成するための半導体処理方法 | |
| JPH04234146A (ja) | 半導体装置のフィールド酸化膜形成方法 | |
| JPH08503578A (ja) | 完全空乏電界効果トランジスタのための薄いｓｏｉ層 | |
| JPH07321194A (ja) | 半導体装置の素子分離層の形成方法 | |
| US5629230A (en) | Semiconductor processing method of forming field oxide regions on a semiconductor substrate utilizing a laterally outward projecting foot portion | |
| JPH06302684A (ja) | 半導体素子のフィールド酸化膜形成方法 | |
| JPH10116893A (ja) | 半導体装置及び素子分離膜形成方法 | |
| JP2896072B2 (ja) | 半導体素子のフィールド酸化膜の形成方法 | |
| JPH05251436A (ja) | シリコンデバイスのアイソレーション法 | |
| JPH06349820A (ja) | 半導体装置の製造方法 | |
| JPH08236611A (ja) | 半導体装置の素子分離方法 | |
| JPH11340315A (ja) | 半導体装置の製造方法 | |
| JPH09289245A (ja) | 半導体装置の製造方法 | |
| JP2722518B2 (ja) | 半導体装置の製造方法 | |
| KR0183718B1 (ko) | 도전층을 포함하는 소자분리구조를 갖는 반도체장치의 제조방법 | |
| JPH0744214B2 (ja) | 半導体装置の製造方法 | |
| JPH06163528A (ja) | 半導体装置の製造方法 | |
| JPH0258778B2 (ja) | ||
| KR100303438B1 (ko) | 반도체장치의소자분리방법 | |
| JPS6213047A (ja) | 半導体装置の製造方法 | |
| JPH06224187A (ja) | Ｌｏｃｏｓ酸化膜の形成方法 | |
| KR0154140B1 (ko) | 반도체소자의 소자분리막 제조방법 | |
| JPH1167752A (ja) | 半導体装置の製造方法 | |
| JPH07153753A (ja) | 半導体装置の製造方法 |