JPH07153753A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH07153753A JPH07153753A JP30141493A JP30141493A JPH07153753A JP H07153753 A JPH07153753 A JP H07153753A JP 30141493 A JP30141493 A JP 30141493A JP 30141493 A JP30141493 A JP 30141493A JP H07153753 A JPH07153753 A JP H07153753A
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- film
- semiconductor substrate
- element isolation
- oxidation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Formation Of Insulating Films (AREA)
- Local Oxidation Of Silicon (AREA)
- Element Separation (AREA)
Abstract
(57)【要約】
【目的】本発明の目的は、バーズビークの長さが短く、
しかも素子分離酸化膜上部の段差および、素子分離酸化
膜下部の半導体基板のストレスが小さい素子分離方法を
提供することにある。 【構成】 半導体基板１１上に酸化膜１２を形成し、こ
の酸化膜１２上に形成した窒化膜１３をマスクにして素
子分離のための酸化膜の最終厚さよりも薄い酸化膜１５
を形成する。次いで、酸化膜１５を除去し、半導体基板
１１全面にポリシリコン膜１６を堆積する。ポリシリコ
ン膜１６をエッチバックし、最後に窒化膜１３をマスク
として酸化により最終厚さの素子分離のための酸化膜１
７を形成する。
しかも素子分離酸化膜上部の段差および、素子分離酸化
膜下部の半導体基板のストレスが小さい素子分離方法を
提供することにある。 【構成】 半導体基板１１上に酸化膜１２を形成し、こ
の酸化膜１２上に形成した窒化膜１３をマスクにして素
子分離のための酸化膜の最終厚さよりも薄い酸化膜１５
を形成する。次いで、酸化膜１５を除去し、半導体基板
１１全面にポリシリコン膜１６を堆積する。ポリシリコ
ン膜１６をエッチバックし、最後に窒化膜１３をマスク
として酸化により最終厚さの素子分離のための酸化膜１
７を形成する。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置の製造方法
に関し、特に素子分離酸化膜の形成方法に関する。
に関し、特に素子分離酸化膜の形成方法に関する。
【０００２】
【従来の技術】半導体装置の素子の分離方法として、従
来からＬＯＣＯＳ(Local Oxidationof Silicon) 法が広
く用いられている。このＬＯＣＯＳ法は図３に示すよう
なものである。まず、半導体基板３１に酸化膜３２を形
成し、その上に窒化膜３３を形成した後、素子形成領域
３４部分の窒化膜３３を残して他を選択的にエッチング
除去する（図３（ａ））。次に、窒化膜３３を耐酸化マ
スクとして酸化を行うと（図３（ｂ））、窒化膜３３の
被われている領域はほとんど酸化されないが、窒化膜３
３のない領域には最終厚さＴ1 の酸化膜（これを素子分
離酸化膜という）３５が形成される。そして、この素子
分離酸化膜３５によって素子形成領域３４同士間の分離
が達成される。
来からＬＯＣＯＳ(Local Oxidationof Silicon) 法が広
く用いられている。このＬＯＣＯＳ法は図３に示すよう
なものである。まず、半導体基板３１に酸化膜３２を形
成し、その上に窒化膜３３を形成した後、素子形成領域
３４部分の窒化膜３３を残して他を選択的にエッチング
除去する（図３（ａ））。次に、窒化膜３３を耐酸化マ
スクとして酸化を行うと（図３（ｂ））、窒化膜３３の
被われている領域はほとんど酸化されないが、窒化膜３
３のない領域には最終厚さＴ1 の酸化膜（これを素子分
離酸化膜という）３５が形成される。そして、この素子
分離酸化膜３５によって素子形成領域３４同士間の分離
が達成される。
【０００３】しかし、従来のＬＯＣＯＳ法では図３
（ｂ）に示すように素子分離酸化膜３５の膜厚減少部分
は素子形成領域３４との境界部に恒り、酸化膜が細長く
延びる（これをバーズビークという）ために実質的な素
子形成領域３４の面積が小さくなるという欠点があっ
た。この問題を解決するための技術として改良ＬＯＣＯ
Ｓ法が提案されている。この改良ＬＯＣＯＳ法はまず、
半導体基板４１に薄い酸化膜４２を形成し、その上にポ
リシリコン膜４３および窒化膜４４をこの順で形成した
後、異方性エッチングで素子形成領域４５部分の窒化膜
４４をパターニングする。このとき同時にポリシリコン
膜４３も最初の膜厚の半分程度の膜厚となるようエッチ
ングする（図４（ａ））。
（ｂ）に示すように素子分離酸化膜３５の膜厚減少部分
は素子形成領域３４との境界部に恒り、酸化膜が細長く
延びる（これをバーズビークという）ために実質的な素
子形成領域３４の面積が小さくなるという欠点があっ
た。この問題を解決するための技術として改良ＬＯＣＯ
Ｓ法が提案されている。この改良ＬＯＣＯＳ法はまず、
半導体基板４１に薄い酸化膜４２を形成し、その上にポ
リシリコン膜４３および窒化膜４４をこの順で形成した
後、異方性エッチングで素子形成領域４５部分の窒化膜
４４をパターニングする。このとき同時にポリシリコン
膜４３も最初の膜厚の半分程度の膜厚となるようエッチ
ングする（図４（ａ））。
【０００４】次に、窒化膜４４を耐酸化マスクとしてポ
リシリコン膜４３の酸化を行うと（図４（ｂ））、従来
のＬＯＣＯＳ法と同様に最終厚さＴ1 の素子分離酸化膜
４６が形成される。この方法では、ポリシリコン膜４３
と薄い酸化膜４２を組合わせることにより、酸化時のス
トレスを緩和させ、かつバーズビーグを抑えるというも
のである。これは、ポリシリコン膜４３中の酸素の拡散
速度が酸化膜４２中の拡散速度の比べ小さいため、ポリ
シリコン膜４３の横方向への酸化は小さくなる。その結
果、バーズビークは素子形成領域４５内にはあまり長く
延びることはない。
リシリコン膜４３の酸化を行うと（図４（ｂ））、従来
のＬＯＣＯＳ法と同様に最終厚さＴ1 の素子分離酸化膜
４６が形成される。この方法では、ポリシリコン膜４３
と薄い酸化膜４２を組合わせることにより、酸化時のス
トレスを緩和させ、かつバーズビーグを抑えるというも
のである。これは、ポリシリコン膜４３中の酸素の拡散
速度が酸化膜４２中の拡散速度の比べ小さいため、ポリ
シリコン膜４３の横方向への酸化は小さくなる。その結
果、バーズビークは素子形成領域４５内にはあまり長く
延びることはない。
【０００５】このようにして、改良ＬＯＣＯＳ法ではバ
ーズビークが短い素子分離酸化膜４６を形成できるの
で、より広い素子形成領域を得ることができる。
ーズビークが短い素子分離酸化膜４６を形成できるの
で、より広い素子形成領域を得ることができる。
【０００６】
【発明が解決しようとする課題】しかし、改良ＬＯＣＯ
Ｓ法では図４（ｃ）に示すように、バーズビークの長さ
が短い分、素子分離酸化膜４６の素子形成領域４５に対
する傾斜角度が大きくなる。そのため、素子形成領域４
５への素子形成後、素子分離酸化膜４６上方に配線（例
えばアルミニウム配線）４７を設けた場合、上部傾斜部
の段差により配線に局部薄膜化やマイグレーションによ
る断線が起こりやすくなる。
Ｓ法では図４（ｃ）に示すように、バーズビークの長さ
が短い分、素子分離酸化膜４６の素子形成領域４５に対
する傾斜角度が大きくなる。そのため、素子形成領域４
５への素子形成後、素子分離酸化膜４６上方に配線（例
えばアルミニウム配線）４７を設けた場合、上部傾斜部
の段差により配線に局部薄膜化やマイグレーションによ
る断線が起こりやすくなる。
【０００７】また、素子分離酸化膜４６の形成時に発生
する応力も、素子分離酸化膜４６の下部傾斜部の段差が
大きい分、半導体基板４１への応力のストレスも大きく
なる。その結果、半導体基板４１に結晶欠陥が生じ、電
流リークが発生しやすくなるという問題が生じていた。
そこで、本発明の目的は、バーズビークの長さが短く、
しかも素子分離酸化膜上部の段差および、素子分離酸化
膜下部の半導体基板のストレスが小さい素子分離方法を
提供することにある。
する応力も、素子分離酸化膜４６の下部傾斜部の段差が
大きい分、半導体基板４１への応力のストレスも大きく
なる。その結果、半導体基板４１に結晶欠陥が生じ、電
流リークが発生しやすくなるという問題が生じていた。
そこで、本発明の目的は、バーズビークの長さが短く、
しかも素子分離酸化膜上部の段差および、素子分離酸化
膜下部の半導体基板のストレスが小さい素子分離方法を
提供することにある。
【０００８】
【課題を解決するための手段】本発明では上記目的を達
成するために次のような構成をとる。請求項１に記載の
半導体装置の製造方法は、半導体基板上に酸化膜を形成
する工程と、前記酸化膜上に形成した窒化膜をマスクに
して素子分離のための酸化膜の最終厚さよりも薄い酸化
膜を形成する第１酸化工程と、前記第１酸化工程で形成
した酸化膜を除去する工程と、前記半導体基板全面にポ
リシリコン膜を堆積する工程と、前記ポリシリコン膜を
エッチバックする工程と、前記窒化膜をマスクとして酸
化により最終厚さの素子分離のための酸化膜を形成する
第２酸化工程とを備えたことを特徴とするものである。
成するために次のような構成をとる。請求項１に記載の
半導体装置の製造方法は、半導体基板上に酸化膜を形成
する工程と、前記酸化膜上に形成した窒化膜をマスクに
して素子分離のための酸化膜の最終厚さよりも薄い酸化
膜を形成する第１酸化工程と、前記第１酸化工程で形成
した酸化膜を除去する工程と、前記半導体基板全面にポ
リシリコン膜を堆積する工程と、前記ポリシリコン膜を
エッチバックする工程と、前記窒化膜をマスクとして酸
化により最終厚さの素子分離のための酸化膜を形成する
第２酸化工程とを備えたことを特徴とするものである。
【０００９】請求項２に記載の半導体装置の製造方法
は、請求項１に係る半導体装置の製造方法において、第
１酸化工程で形成した酸化膜を除去する工程後に半導体
基板に薄い保護酸化膜を形成する工程を備えたことを特
徴とするものである。
は、請求項１に係る半導体装置の製造方法において、第
１酸化工程で形成した酸化膜を除去する工程後に半導体
基板に薄い保護酸化膜を形成する工程を備えたことを特
徴とするものである。
【００１０】
【作用】請求項１に記載の半導体装置の製造方法におい
ては、第１酸化工程で形成された酸化膜を除去した後、
ポリシリコン膜を堆積しエッチバックにより窒化膜と半
導体基板との間に残留ポリシリコンを残す。その後、第
２酸化工程で最終厚さの素子分離酸化膜を形成するが、
バーズビークが形成される領域は、残留ポリシリコンが
先ず酸化されるので、横方向（バーズビークが長くなる
方向）への酸化は抑制される。特に、第１酸化工程で形
成されるバーズビークは、酸化膜を最終厚さＴ1 よりも
薄く形成しているので、従来の場合に比べて小さくな
る。
ては、第１酸化工程で形成された酸化膜を除去した後、
ポリシリコン膜を堆積しエッチバックにより窒化膜と半
導体基板との間に残留ポリシリコンを残す。その後、第
２酸化工程で最終厚さの素子分離酸化膜を形成するが、
バーズビークが形成される領域は、残留ポリシリコンが
先ず酸化されるので、横方向（バーズビークが長くなる
方向）への酸化は抑制される。特に、第１酸化工程で形
成されるバーズビークは、酸化膜を最終厚さＴ1 よりも
薄く形成しているので、従来の場合に比べて小さくな
る。
【００１１】また、請求項２に記載の半導体装置の製造
方法においては、第１酸化工程で形成した酸化膜を除去
する工程後に半導体基板に薄い保護酸化膜を形成したの
で、ポリシリコン膜をエッチバックしたの時の半導体基
板へのダメージを少なくすることができる。
方法においては、第１酸化工程で形成した酸化膜を除去
する工程後に半導体基板に薄い保護酸化膜を形成したの
で、ポリシリコン膜をエッチバックしたの時の半導体基
板へのダメージを少なくすることができる。
【００１２】
【実施例】以下、本発明に係る実施例につき図面を用い
て詳細に説明する。図１は本発明に係る半導体装置の製
造方法の実施例の工程順を示す断面図である。まず、シ
リコン基板などの半導体基板１１の表面全体を例えば高
温の酸化雰囲気中で熱酸化して酸化膜１２を形成し、そ
の上に例えばＣＶＤ(Chemical Vapor Deposition) 法に
より窒化膜１３を形成する。次に、レジスト（図示せ
ず）をマスクとして素子形成領域１４を除いてエッチン
グ除去し窒化膜１３をマスク状に形成する（図１
（ａ））。このエッチングはウエットエッチングでもド
ライエッチングでも良いがサイドエッチングが少ないド
ライエッチングのほうがより良い。
て詳細に説明する。図１は本発明に係る半導体装置の製
造方法の実施例の工程順を示す断面図である。まず、シ
リコン基板などの半導体基板１１の表面全体を例えば高
温の酸化雰囲気中で熱酸化して酸化膜１２を形成し、そ
の上に例えばＣＶＤ(Chemical Vapor Deposition) 法に
より窒化膜１３を形成する。次に、レジスト（図示せ
ず）をマスクとして素子形成領域１４を除いてエッチン
グ除去し窒化膜１３をマスク状に形成する（図１
（ａ））。このエッチングはウエットエッチングでもド
ライエッチングでも良いがサイドエッチングが少ないド
ライエッチングのほうがより良い。
【００１３】次いで、第１回目の酸化工程で窒化膜１３
をマスクにして目標とする素子分離酸化膜の最終厚さＴ
1 よりも薄い（厚さＴ2） 酸化膜１５を形成する（図１
（ｂ））。ここで、酸化膜１５の成長速度は、窒化膜１
３より大きい。従って、酸化膜１５の厚みだけ制御する
ことが可能である。また、酸化膜１５を所定の厚さＴ 1
よりも薄く形成しているので、酸化膜１５の横方向への
成長も小さく、バーズビークは従来の場合に比べて小さ
くなる。
をマスクにして目標とする素子分離酸化膜の最終厚さＴ
1 よりも薄い（厚さＴ2） 酸化膜１５を形成する（図１
（ｂ））。ここで、酸化膜１５の成長速度は、窒化膜１
３より大きい。従って、酸化膜１５の厚みだけ制御する
ことが可能である。また、酸化膜１５を所定の厚さＴ 1
よりも薄く形成しているので、酸化膜１５の横方向への
成長も小さく、バーズビークは従来の場合に比べて小さ
くなる。
【００１４】次いで、酸化膜１５をフッ酸水溶液を用い
て除去した後（図１（ｃ））、半導体基板１１全面に、
例えば、ＣＶＤ法によりポリシリコン膜１６を堆積する
（図１（ｄ））。次いで、半導体基板１１上のポリシリ
コン膜１６全面をエッチバックすると窒化膜１３と半導
体基板１１との間に残留ポリシリコン１６’を残す（図
１（ｅ））。この残留ポリシリコン１６’が、次に示す
第２回目の酸化工程で酸化されバーズビークを形成す
る。
て除去した後（図１（ｃ））、半導体基板１１全面に、
例えば、ＣＶＤ法によりポリシリコン膜１６を堆積する
（図１（ｄ））。次いで、半導体基板１１上のポリシリ
コン膜１６全面をエッチバックすると窒化膜１３と半導
体基板１１との間に残留ポリシリコン１６’を残す（図
１（ｅ））。この残留ポリシリコン１６’が、次に示す
第２回目の酸化工程で酸化されバーズビークを形成す
る。
【００１５】即ち、窒化膜１３をマスクとして第２回目
の酸化を行う（図１（ｆ））と、残留ポリシリコン１
６’が酸化されバーズビークが形成されるとともに、窒
化膜１３で覆われていない半導体基板１１が酸化され、
最終厚さＴ1 の素子分離酸化膜１７が形成される。特
に、バーズビークが形成される領域は、残留ポリシリコ
ンが先ず酸化されるので横方向（バーズビークが長くな
る方向）への酸化は抑制されるとともに、その大きさは
第１酸化工程で形成されるバーズビークが、酸化膜を最
終厚さＴ1 よりも薄く形成しているので、従来の場合に
比べて小さくなる。
の酸化を行う（図１（ｆ））と、残留ポリシリコン１
６’が酸化されバーズビークが形成されるとともに、窒
化膜１３で覆われていない半導体基板１１が酸化され、
最終厚さＴ1 の素子分離酸化膜１７が形成される。特
に、バーズビークが形成される領域は、残留ポリシリコ
ンが先ず酸化されるので横方向（バーズビークが長くな
る方向）への酸化は抑制されるとともに、その大きさは
第１酸化工程で形成されるバーズビークが、酸化膜を最
終厚さＴ1 よりも薄く形成しているので、従来の場合に
比べて小さくなる。
【００１６】次に、省略するが、素子形成領域１４の窒
化膜１３と酸化膜１２を除去し、通常のプロセスを用い
て素子、例えばＭＯＳＦＥＴ等を形成する。さらに、図
２は本発明に係る半導体装置の製造方法の他の実施例の
工程順を示す断面図である。上記と同様、図１（ａ）〜
（ｃ）の工程を行う。まず、シリコン基板などの半導体
基板１１の表面全体を例えば高温の酸化雰囲気中で熱酸
化して酸化膜１２を形成し、その上に例えばＣＶＤ(Che
mical Vapor Deposition) 法により窒化膜１３を形成す
る。次に、レジスト（図示せず）をマスクとして素子形
成領域１４を除いてエッチング除去し窒化膜１３をマス
ク状に形成する。
化膜１３と酸化膜１２を除去し、通常のプロセスを用い
て素子、例えばＭＯＳＦＥＴ等を形成する。さらに、図
２は本発明に係る半導体装置の製造方法の他の実施例の
工程順を示す断面図である。上記と同様、図１（ａ）〜
（ｃ）の工程を行う。まず、シリコン基板などの半導体
基板１１の表面全体を例えば高温の酸化雰囲気中で熱酸
化して酸化膜１２を形成し、その上に例えばＣＶＤ(Che
mical Vapor Deposition) 法により窒化膜１３を形成す
る。次に、レジスト（図示せず）をマスクとして素子形
成領域１４を除いてエッチング除去し窒化膜１３をマス
ク状に形成する。
【００１７】次いで、第１回目の酸化工程で窒化膜１３
をマスクにして目標とする素子分離酸化膜の最終厚さＴ
1 よりも薄い（厚さＴ2） 酸化膜１５を形成する。次い
で、酸化膜１５をフッ酸水溶液を用いて除去する（図２
（ａ））。次いで。半導体基板１１全面に、薄い酸化膜
１８を形成する（図２（ｂ））。次いで、半導体基板１
１全面に、例えば、ＣＶＤ法によりポリシリコン膜１６
を堆積する（図２（ｃ））し、半導体基板１１上のポリ
シリコン膜１６全面をエッチバックし窒化膜１３と半導
体基板１１との間に残留ポリシリコン１６’を残す（図
２（ｄ））。このとき、薄い酸化膜１８がエッチバック
の際の半導体基板１１へのダメージを低減するための役
割を果たす。次いで、窒化膜１３をマスクとして第２回
目の酸化を行い、（図２（ｅ））、最終厚さのＴ1 の素
子分離酸化膜１７を形成する。
をマスクにして目標とする素子分離酸化膜の最終厚さＴ
1 よりも薄い（厚さＴ2） 酸化膜１５を形成する。次い
で、酸化膜１５をフッ酸水溶液を用いて除去する（図２
（ａ））。次いで。半導体基板１１全面に、薄い酸化膜
１８を形成する（図２（ｂ））。次いで、半導体基板１
１全面に、例えば、ＣＶＤ法によりポリシリコン膜１６
を堆積する（図２（ｃ））し、半導体基板１１上のポリ
シリコン膜１６全面をエッチバックし窒化膜１３と半導
体基板１１との間に残留ポリシリコン１６’を残す（図
２（ｄ））。このとき、薄い酸化膜１８がエッチバック
の際の半導体基板１１へのダメージを低減するための役
割を果たす。次いで、窒化膜１３をマスクとして第２回
目の酸化を行い、（図２（ｅ））、最終厚さのＴ1 の素
子分離酸化膜１７を形成する。
【００１８】
【発明の効果】以上、説明したように本発明に係る方法
によれば、従来のＬＯＣＯＳ法を改良することで、バー
ズビーク幅をより小さくでき高集積化が可能となる。ま
た、従来とおり１枚のマスクで、しかも既存の設備をな
んら改良することなく製造することができる。
によれば、従来のＬＯＣＯＳ法を改良することで、バー
ズビーク幅をより小さくでき高集積化が可能となる。ま
た、従来とおり１枚のマスクで、しかも既存の設備をな
んら改良することなく製造することができる。
【００１９】また、ポリシリコン膜をエッチバックする
前に薄い酸化膜を形成したので半導体基板のダメージを
低減することができる。
前に薄い酸化膜を形成したので半導体基板のダメージを
低減することができる。
【図１】本発明の方法による一実施例の工程順を示す半
導体装置の断面図である。
導体装置の断面図である。
【図２】本発明の方法による他の実施例の工程順を示す
半導体装置の断面図である。
半導体装置の断面図である。
【図３】従来の方法による工程順を示す半導体装置の断
面図である。
面図である。
【図４】従来の方法による工程順を示す半導体装置の断
面図である。
面図である。
【符号の説明】 １１ 半導体基板 １２ 酸化膜 １３ 窒化膜 １４ 素子形成領域 １５ 酸化膜 １６ ポリシリコン膜 １６’ 残留ポリシリコン １７ 素子分離酸化膜 １８ 酸化膜
Claims (2)
- 【請求項１】 半導体基板上に酸化膜を形成する工程
と、前記酸化膜上に形成した窒化膜をマスクにして素子
分離のための酸化膜の最終厚さよりも薄い酸化膜を形成
する第１酸化工程と、前記第１酸化工程で形成した酸化
膜を除去する工程と、前記半導体基板全面にポリシリコ
ン膜を堆積する工程と、前記ポリシリコン膜をエッチバ
ックする工程と、前記窒化膜をマスクとして酸化により
最終厚さの素子分離のための酸化膜を形成する第２酸化
工程とを備えたことを特徴とする半導体装置の製造方
法。 - 【請求項２】 請求項１に係る半導体装置の製造方法に
おいて、第１酸化工程で形成した酸化膜を除去する工程
後に半導体基板に薄い保護酸化膜を形成する工程を備え
たことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30141493A JPH07153753A (ja) | 1993-12-01 | 1993-12-01 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30141493A JPH07153753A (ja) | 1993-12-01 | 1993-12-01 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07153753A true JPH07153753A (ja) | 1995-06-16 |
Family
ID=17896596
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30141493A Pending JPH07153753A (ja) | 1993-12-01 | 1993-12-01 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07153753A (ja) |
-
1993
- 1993-12-01 JP JP30141493A patent/JPH07153753A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5371035A (en) | Method for forming electrical isolation in an integrated circuit device | |
| EP0518418A1 (en) | Method of manufacturing a semiconductor device whereby field oxide regions are formed in a surface of a silicon body through oxidation | |
| US5891789A (en) | Method for fabricating isolation layer in semiconductor device | |
| JPS63300526A (ja) | 半導体装置の製造方法 | |
| JP3178416B2 (ja) | 半導体装置の製造方法 | |
| JPH07211710A (ja) | 半導体デバイスの素子分離膜の形成方法 | |
| JPH06163528A (ja) | 半導体装置の製造方法 | |
| JPH07153753A (ja) | 半導体装置の製造方法 | |
| JPH09232304A (ja) | 半導体装置のｌｏｃｏｓ素子分離方法 | |
| JPH0258778B2 (ja) | ||
| JPH0744214B2 (ja) | 半導体装置の製造方法 | |
| JPS6213047A (ja) | 半導体装置の製造方法 | |
| JPH05206263A (ja) | 半導体装置の製造方法 | |
| KR100253268B1 (ko) | 반도체 소자 절연방법 | |
| JPH06333921A (ja) | 半導体装置の製造方法 | |
| JPH1167752A (ja) | 半導体装置の製造方法 | |
| KR0151607B1 (ko) | 반도체 소자의 필드산화막 형성방법 | |
| JPH1070186A (ja) | 半導体装置の素子分離膜形成方法 | |
| JPH05251436A (ja) | シリコンデバイスのアイソレーション法 | |
| JPH10189707A (ja) | 半導体装置の素子分離領域形成方法 | |
| JPH06163531A (ja) | 半導体装置における素子分離領域の形成方法 | |
| JPH0541376A (ja) | 半導体素子間分離の形成方法 | |
| JPH0737974A (ja) | 半導体装置の製造方法 | |
| JPS63131547A (ja) | 半導体装置の製造方法 | |
| JPH0992647A (ja) | 半導体装置の製造方法 |