JP2798057B2 - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法

Info

Publication number
JP2798057B2
JP2798057B2 JP8137123A JP13712396A JP2798057B2 JP 2798057 B2 JP2798057 B2 JP 2798057B2 JP 8137123 A JP8137123 A JP 8137123A JP 13712396 A JP13712396 A JP 13712396A JP 2798057 B2 JP2798057 B2 JP 2798057B2
Authority
JP
Japan
Prior art keywords
trench
insulating film
film
oxidation
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP8137123A
Other languages
English (en)
Other versions
JPH09321131A (ja
Inventor
庄一 巌
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP8137123A priority Critical patent/JP2798057B2/ja
Publication of JPH09321131A publication Critical patent/JPH09321131A/ja
Application granted granted Critical
Publication of JP2798057B2 publication Critical patent/JP2798057B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体装置および
その製造方法に関し、特に、素子分離手段として用いら
れるトレンチ(溝)型素子分離構造とその形成方法に関
するものである。
【0002】
【従来の技術】半導体集積回路の微細化に伴い、小さな
面積で高い分離耐圧と反転電圧を有するトレンチ分離法
の採用が有力となってきている。以下に、トレンチ構造
を用いた従来の素子分離領域の形成方法の一例(以下、
従来例1という)について説明する。図3は、その手順
を示すプロセスフロー図である。
【0003】図3(a)に示すように、まず、シリコン
基板1上にシリコン酸化膜2、シリコン窒化膜3を順次
堆積した後、素子分離領域となる領域のシリコン窒化膜
3、シリコン酸化膜2、およびシリコン基板1をエッチ
ングし、トレンチ4を形成する。次に、図3(b)に示
すように、後で埋め込み絶縁膜となる、CVD法による
シリコン酸化膜5(以下、CVDシリコン酸化膜と称す
る)を全面に堆積する。その後、図3(c)に示すよう
に、シリコン窒化膜3をエッチングストッパーとしてC
VDシリコン酸化膜5をエッチバックし、これをトレン
チ4内にのみ残存させる。この際、エッチバック法とし
ては、反応性イオンエッチング(Reactive Ion Etchin
g, RIE)法、あるいは化学機械研磨(Chemical Mech
anical Polishing , CMP)法等が用いられる。さら
に、図3(d)に示すように、シリコン酸化膜2とシリ
コン窒化膜3をウェットエッチング等で除去することに
よって、素子分離領域が完成する。
【0004】また、特開平5−275528号公報に
は、素子分離領域の形成方法の他の例(以下、従来例2
という)が開示されている。図4は、その手順を示すプ
ロセスフロー図である。
【0005】図4(a)に示すように、まず、シリコン
基板7上にシリコン酸化膜8、シリコン窒化膜9、シリ
コン酸化膜10を順次堆積する。次に、素子分離領域と
なる領域のシリコン酸化膜10、シリコン窒化膜9、シ
リコン酸化膜8を除去し、シリコン基板7をエッチング
して、トレンチ11を形成する。次に、図4(b)に示
すように、熱酸化法によりトレンチ11の内面にシリコ
ン酸化膜8aを形成し、ついで、CVD法を用いてシリ
コン窒化膜9aを全面に堆積した後、エッチバックを行
うことにより、トレンチ11の側面にサイドウォール1
2を形成すると同時に、トレンチ11底面のシリコン酸
化膜8およびシリコン窒化膜9を除去してシリコン基板
7を露出させる。そして、CVD法によりアモルファス
シリコン膜13を全面に形成する。次に、図4(c)に
示すように、アニール処理によりシリコン基板7に接触
している部分からトレンチ11内のアモルファスシリコ
ン膜13を単結晶化して単結晶シリコン14とする。そ
の後、図4(d)に示すように、単結晶化されなかった
アモルファスシリコン膜13、およびシリコン酸化膜1
0をウェットエッチングにより除去する。最後に、図4
(e)に示すように、トレンチ11内に残った単結晶シ
リコン14を熱酸化することによって、素子分離領域と
なるシリコン酸化膜15を形成する。
【0006】
【発明が解決しようとする課題】しかしながら、上記の
従来例1を用いた場合、トレンチ4内にCVDシリコン
酸化膜5を埋め込む際に、トレンチ4の下部におけるC
VDシリコン酸化膜5の成長速度がトレンチ4上部のそ
れに比べて小さいため、トレンチ4の下部がCVDシリ
コン酸化膜5で満たされる前に上部が塞がってしまい、
その結果、図3(b)に示すようなボイド17が形成さ
れる。そのため、エッチバック後に素子分離領域の中央
部分にスリット18が生じる。このスリット18は、後
工程でのゲート配線の形成、特にエッチングを困難にす
る。また、後の工程でスリット内にゲート配線の材料が
入り込み、トレンチ側壁の、いわゆる側壁トランジスタ
がオンしやすい状態を作り出し、トランジスタの閾値電
圧を変動させてしまう。
【0007】そこで、このスリットの発生を防ぐため
に、従来例2の方法が提案された。ところが、この方法
では、まず、アモルファスシリコン膜を堆積し、続いて
これを部分的に単結晶化し、その後にその部分をシリコ
ン酸化膜に変換するため、手順が複雑であり、工程数が
多くなる。また、アモルファスシリコン膜の単結晶化の
制御が困難である。さらに、半導体集積回路の微細化に
伴い、分離耐圧を稼ぐためにトレンチが深くなるに従っ
て、トレンチを完全に埋め込むのにシリコン酸化膜の膜
厚を厚くする必要があるため、単結晶化と熱酸化に要す
る時間が長くなり、量産には不向きな方法であった。こ
のように、従来例2の方法も種々の問題点を抱えてい
た。
【0008】本発明は、上記の課題を解決するためにな
されたものであって、比較的少ない工程数で、素子分離
領域となるトレンチをボイドの発生がなく完全に埋め込
むことのできる半導体装置とその製造方法を提供するこ
とを目的とする。
【0009】
【課題を解決するための手段】上記の目的を達成するた
めに、本発明の半導体装置は、半導体基板上にトレンチ
が形成され、該トレンチの内面のうち少なくともトレン
チ側面の下部に耐酸化性を有する被覆絶縁膜が形成され
るとともに、前記トレンチ側面の下部以外の部分が埋め
込み絶縁膜で埋め込まれ、かつ前記埋め込み絶縁膜が、
半導体基板表面より上方に突出するとともにトレンチの
周縁より外方に延びて、トレンチ周縁の半導体基板の角
部を覆っていることを特徴とする。前記耐酸化性被覆絶
縁膜は、シリコン窒化膜であることが好ましい。また前
記埋め込み絶縁膜は、熱酸化法によるシリコン酸化膜と
CVD法によるシリコン酸化膜からなる複合膜であるこ
とが好ましい。
【0010】また、本発明の半導体装置の製造方法は、
半導体基板上に下地絶縁膜、耐酸化性を有する絶縁膜を
順次形成する第1の工程と、素子分離領域となる領域の
前記耐酸化性絶縁膜、下地絶縁膜、および半導体基板を
エッチングすることにより、半導体基板内にトレンチを
形成する第2の工程と、前記トレンチの内面を含む全面
に耐酸化性を有する被覆絶縁膜を形成する第3の工程
と、前記トレンチ内を含む全面に酸化可能な半導体膜を
堆積した後、エッチバックを行うことにより、トレンチ
内の少なくとも側面に前記半導体膜を残しサイドウォー
ルを形成するか、または該サイドウォールの形成ととも
にトレンチ底面の前記耐酸化性被覆絶縁膜を除去して半
導体基板を露出させる第4の工程と、前記耐酸化性絶縁
膜および耐酸化性被覆絶縁膜を耐酸化マスクとして、熱
酸化を行うことにより前記半導体膜からなるサイドウォ
ール、または該サイドウォールとトレンチ底面の露出し
た半導体基板とを半導体酸化膜に変化させ、前記トレン
チ内を前記半導体酸化膜からなる埋め込み絶縁膜で埋め
込む第5の工程と、前記第5の工程において前記半導体
酸化膜でトレンチ内を埋め込んだ後に、トレンチ下部以
外の前記耐酸化性絶縁膜および耐酸化性被覆絶縁膜を除
去し、前記埋め込み絶縁膜の上部を前記半導体基板上に
突出させる第6の工程と、全面にサイドウォール付加用
絶縁膜を形成した後、エッチバックを行うことにより、
前記埋め込み絶縁膜上部の半導体基板から突出した部分
にトレンチの周縁より外方に延びてトレンチ周縁の半導
体基板の角部を覆うサイドウォールを付加する第7の工
程と、を有することを特徴とする。前記第2の工程にお
いては、トレンチを形成した後に、トレンチ内の半導体
基板表面にストレス緩和用絶縁膜を形成し、その後、第
3の工程において耐酸化性被覆絶縁膜を形成することが
好ましい。また、前記の酸化可能な半導体膜としては、
ポリシリコン膜あるいはアモルファスシリコン膜を用い
ることが好ましい。
【0011】
【0012】本発明の半導体装置の製造方法において
は、トレンチ内に形成する酸化可能な半導体膜として、
具体的にはポリシリコン膜、アモルファスシリコン膜等
を用いるが、これらは、一般にCVDシリコン酸化膜等
に比べると、トレンチ内でほぼ均一な成長速度で形成さ
れるため、これを熱酸化することにより、ボイドが形成
されることなく、トレンチ内を絶縁膜で確実に埋め込む
ことができる。しかも、従来例2のように単結晶シリコ
ンを表面から熱酸化してトレンチ内をシリコン酸化膜で
埋め込む方法に比べて、トレンチ側面の全面にあるサイ
ドウォールのポリシリコンやアモルファスシリコンを酸
化させればよいため、酸化量が少なくて済む。
【0013】また、第4の工程のエッチバックでトレン
チ底面の耐酸化性被覆絶縁膜を除去し、半導体基板を露
出させた場合、第5の工程の熱酸化の際にトレンチ底面
の半導体基板も酸化されるため、トレンチの深さよりも
さらに深い領域まで素子分離用の埋め込み絶縁膜を形成
することが可能となる。そのため、従来よりトレンチエ
ッチの量を少なく抑えることができる。
【0014】
【発明の実施の形態】以下、本発明の一実施の形態を図
1、図2を参照して説明する。図1は本実施の形態の半
導体装置、特にトレンチ型素子分離構造の部分を示す図
である。
【0015】図1に示すように、シリコン基板20(半
導体基板)上にトレンチ21が形成され、トレンチ21
側面の下部にシリコン窒化膜22(耐酸化性被覆絶縁
膜)が形成されている。そして、シリコン窒化膜22の
内側がシリコン酸化膜23(埋め込み絶縁膜)で埋め込
まれている。このシリコン酸化膜23の上部は、シリコ
ン基板20表面より上方に突出するとともにトレンチ2
1の周縁より外方に延び、トレンチ21周縁のシリコン
基板20の角部20aを覆っている。なお、実際のシリ
コン酸化膜23は、中心部が熱酸化法によるシリコン酸
化膜23a、サイドウォール部がCVD法によるシリコ
ン酸化膜23bからなる複合膜である。
【0016】次に、上記構成のトレンチ型素子分離構造
の形成方法について図2を用いて説明する。まず、図2
(a)に示すように、熱酸化法を用いてシリコン基板2
0上に膜厚10nm程度のシリコン酸化膜24(下地絶
縁膜)を形成し、その上にCVD法を用いて膜厚200
〜300nm程度の第1のシリコン窒化膜25(耐酸化
性絶縁膜)を成長させる(第1の工程)。このシリコン
酸化膜24は、シリコン窒化膜25によるシリコン基板
20へのストレスの影響を緩和するためのものである。
そして、フォトリソグラフィーによりトレンチの形成領
域を規定し、ドライエッチング法により第1のシリコン
窒化膜25、シリコン酸化膜24、シリコン基板20を
順次エッチングして、トレンチ21を形成する(第2の
工程)。トレンチ21の深さは例えば100nmとす
る。
【0017】次に、図2(b)に示すように、CVD法
を用いてトレンチ21の内面を含む全面に膜厚5nm程
度の第2のシリコン窒化膜22(耐酸化性被覆絶縁膜)
を成長させる(第3の工程)。次に、CVD法を用いて
トレンチ21内を含む全面に膜厚50nm程度のポリシ
リコン膜26(酸化可能な半導体膜)を成長させ、ドラ
イエッチングによりエッチバックすることにより、図2
(c)に示すように、トレンチ21内の側面にのみポリ
シリコン膜26を残し、サイドウォール27を形成する
(第4の工程)。この際、通常のドライエッチング条件
ではポリシリコン膜とシリコン窒化膜との選択比が充分
に確保できないため、エッチバックを続けるうちにトレ
ンチ21底部の第2のシリコン窒化膜22も自ずとエッ
チングされ、トレンチ21底部のシリコン基板20が露
出する。
【0018】その後、例えば膜厚200nm以上のシリ
コン酸化膜を形成する条件で熱酸化を行うと、図2
(d)に示すように、ポリシリコン膜26からなるサイ
ドウォール27とトレンチ21底部のシリコン基板20
がシリコン酸化膜23a(半導体酸化膜、埋め込み絶縁
膜)に変換されるとともに、このシリコン酸化膜23a
が成長してトレンチ21内を埋め込む(第5の工程)。
この際、第1、第2のシリコン窒化膜25、22が表面
に露出している部分はこれが耐酸化マスクとなるため、
シリコン酸化膜が形成されることはない。
【0019】そして、図2(e)に示すように、不要と
なった第1、第2のシリコン窒化膜25、22を、トレ
ンチ21の下部の部分を残してウェットエッチングを用
いて除去する。このようにすると、埋め込まれたシリコ
ン酸化膜23aの上部がシリコン基板20上に突出した
状態となる(第6の工程)。その後、図2(f)に示す
ように、平坦化のためのCVDシリコン酸化膜28(サ
イドウォール付加用絶縁膜)を全面に形成した後、エッ
チバックを行うことにより、図2(g)に示すように、
シリコン酸化膜23a上部の突出した部分にトレンチ2
1の周縁より外方に延びるサイドウォール23bが付加
される(第7の工程)。なお、このエッチバックは、ド
ライエッチング、ウェットエッチングのいずれの方法を
用いてもよい。このようにして、トレンチ型素子分離構
造が形成される。以降は、例えば通常のゲート酸化、ゲ
ート配線の形成等、従来一般の工程により半導体装置を
製造すればよい。
【0020】本実施の形態のトレンチ型素子分離構造の
形成方法においては、トレンチ21内に形成するサイド
ウォール27としてポリシリコン膜26を用いるが、こ
れは、従来埋め込みに用いていたCVDシリコン酸化膜
等と異なり、トレンチ21内でほぼ均一な成長速度で形
成されるため、これを熱酸化することにより、ボイドが
形成されることなく、トレンチ21内をシリコン酸化膜
で確実に埋め込むことができる。しかも、従来例2のよ
うにアモルファスシリコンを単結晶化し、その単結晶シ
リコンを表面から熱酸化した後トレンチ内をシリコン酸
化膜で埋め込む方法に比べて、工程を簡略化することが
でき、トレンチ21側面にあるサイドウォール27のポ
リシリコン膜26を酸化させればよいため、酸化量が少
なくて済む。
【0021】また、トレンチ21底面の第2のシリコン
窒化膜22を除去し、シリコン基板20を露出させた状
態で熱酸化を行うため、トレンチ21底面のシリコン基
板20も酸化され、もともとのトレンチ21の深さより
もさらに深い領域まで素子分離用のシリコン酸化膜23
を形成することが可能となる。逆に考えると、従来と同
じ深さの領域まで素子分離用絶縁膜を形成しようとする
場合、従来よりトレンチエッチの量を少なく抑えること
ができる。また、仮にトレンチ底面のシリコン基板を露
出させず、シリコン酸化膜をサイドウォールからのみ成
長させたとすると、幅の広いトレンチが埋まらない場合
が生じ、例えば1つの半導体装置内に幅の異なるトレン
チが混在する場合に対応することができない。ところ
が、本実施の形態では、トレンチ21の底面からもシリ
コン酸化膜23が成長するため、ある程度幅の広いトレ
ンチでも完全に埋め込むことができる。
【0022】さらに、本実施の形態では、トレンチ21
を埋め込むシリコン酸化膜23の上部がシリコン基板2
0表面より上方に突出するとともにトレンチ21の周縁
より外方に延び、トレンチ21周縁のシリコン基板20
の角部20aを覆っている。この構造により、シリコン
基板20の角部20aに生じる上方配線等からの電界集
中を緩和することができ、層間リーク電流を低減するこ
とができる。
【0023】なお、本発明の技術範囲は上記実施の形態
に限定されるものではなく、本発明の趣旨を逸脱しない
範囲において種々の変更を加えることが可能である。例
えば上記実施の形態における図2(a)の状態から熱酸
化を施すことによって、トレンチ21の側面に膜厚10
nm程度のシリコン酸化膜(ストレス緩和用絶縁膜)を
形成し、その後、第2のシリコン窒化膜(耐酸化性被覆
絶縁膜)を成長させてもよい。その場合、シリコン窒化
膜とシリコン基板との間にシリコン酸化膜が介在するこ
とによってシリコン窒化膜によるストレスが緩和され
る、という効果を奏することができる。
【0024】また、サイドウォールを構成する半導体膜
として、ポリシリコン膜の代わりに、アモルファスシリ
コン膜を用いることもできる。その場合、ポリシリコン
のグレインの影響のない理想的なサイドウォール形状を
得ることができる。その結果、トレンチ内をシリコン酸
化膜でより確実に埋め込むことができる。
【0025】そして、上記実施の形態では、トレンチ底
面のシリコン窒化膜を除去し、シリコン基板を露出させ
た状態で熱酸化を行うようにしたが、例えば、トレンチ
の幅が半導体装置内で均一でかつ比較的狭く、サイドウ
ォールからのシリコン酸化膜の成長のみでトレンチを充
分に埋め込むことが可能な場合には、必ずしもトレンチ
底面のシリコン窒化膜を除去しなくてもよい。さらに、
各膜の膜厚等の具体的な値や、各工程の処理方法等に関
しては、上記実施の形態に限ることなく、適宜変更が可
能である。
【0026】
【発明の効果】以上詳細に説明したように、本発明の半
導体装置の製造方法によれば、トレンチ内に半導体膜に
よるサイドウォールを形成した後、これを熱酸化するた
め、トレンチ内に形成される半導体酸化膜にボイドが生
じることがない。また、サイドウォールの酸化によりト
レンチ内を酸化膜で充填するため、通常のトレンチ分離
における埋め込みエッチバックが不要となる。そして、
トレンチ内をアモルファスシリコンで埋め込んだ後、こ
れを単結晶化し、さらにこれを酸化するといった従来の
方法に比べて、製造工程をはるかに簡略化することがで
きる。また、サイドウォール形成時にトレンチ底部の半
導体基板を露出させた場合、半導体酸化膜がトレンチ深
さよりもさらに深く基板内に進行するため、分離すべき
拡散層間の距離が長くなり、電気的な分離能力が向上す
るという効果を奏することもできる。本発明の半導体装
置は、トレンチの埋め込み絶縁膜が半導体基板表面より
上方に突出するとともにトレンチの周縁より外方に延び
てトレンチ周縁の半導体基板の角部を覆っているので、
半導体基板の角部に生じる上方配線等からの電界集中を
緩和することができ、層間リーク電流を低減することが
できる。
【図面の簡単な説明】
【図1】本発明の一実施の形態である半導体装置のトレ
ンチ型素子分離構造を示す断面図である。
【図2】同、トレンチ型素子分離構造の形成方法を順を
追って示すプロセスフロー図である。
【図3】従来のトレンチ型素子分離構造の形成方法を順
を追って示すプロセスフロー図である。
【図4】従来の他のトレンチ型素子分離構造の形成方法
を順を追って示すプロセスフロー図である。
【符号の説明】
20 シリコン基板(半導体基板) 20a トレンチ周縁のシリコン基板の角部 21 トレンチ 22 (第2の)シリコン窒化膜(耐酸化性被覆絶縁
膜) 23 シリコン酸化膜(埋め込み絶縁膜) 23a シリコン熱酸化膜(シリコン酸化膜23の中心
部) 23b CVDシリコン酸化膜(シリコン酸化膜23の
サイドウォール部) 24 シリコン酸化膜(下地絶縁膜) 25 第1のシリコン窒化膜(耐酸化性絶縁膜) 26 ポリシリコン膜(酸化可能な半導体膜) 27 サイドウォール 28 CVDシリコン酸化膜(サイドウォール付加用絶
縁膜)
フロントページの続き (58)調査した分野(Int.Cl.6,DB名) H01L 21/76

Claims (6)

    (57)【特許請求の範囲】
  1. 【請求項1】 半導体基板上にトレンチが形成され、該
    トレンチの内面のうち少なくともトレンチ側面の下部に
    耐酸化性を有する被覆絶縁膜が形成されるとともに、前
    記トレンチ側面の下部以外の部分が埋め込み絶縁膜で埋
    め込まれ、かつ前記埋め込み絶縁膜が、半導体基板表面
    より上方に突出するとともにトレンチの周縁より外方に
    延びて、トレンチ周縁の半導体基板の角部を覆っている
    ことを特徴とする半導体装置。
  2. 【請求項2】 請求項1に記載の半導体装置において、
    前記耐酸化性被覆絶縁膜がシリコン窒化膜であることを
    特徴とする半導体装置。
  3. 【請求項3】 請求項1または2に記載の半導体装置に
    おいて、前記埋め込み絶縁膜が熱酸化法によるシリコン
    酸化膜とCVD法によるシリコン酸化膜からなる複合膜
    であることを特徴とする半導体装置。
  4. 【請求項4】 半導体基板上に下地絶縁膜、耐酸化性を
    有する絶縁膜を順次形成する第1の工程と、 素子分離領域となる領域の前記耐酸化性絶縁膜、下地絶
    縁膜、および半導体基板をエッチングすることにより、
    半導体基板内にトレンチを形成する第2の工程と、 前記トレンチの内面を含む全面に耐酸化性を有する被覆
    絶縁膜を形成する第3の工程と、 前記トレンチ内を含む全面に酸化可能な半導体膜を堆積
    した後、エッチバックを行うことにより、トレンチ内の
    少なくとも側面に前記半導体膜を残しサイドウォールを
    形成するか、または該サイドウォールの形成とともにト
    レンチ底面の前記耐酸化性被覆絶縁膜を除去して半導体
    基板を露出させる第4の工程と、 前記耐酸化性絶縁膜および耐酸化性被覆絶縁膜を耐酸化
    マスクとして、熱酸化を行うことにより前記半導体膜か
    らなるサイドウォール、または該サイドウォールとトレ
    ンチ底面の露出した半導体基板とを半導体酸化膜に変化
    させ、前記トレンチ内を前記半導体酸化膜からなる埋め
    込み絶縁膜で埋め込む第5の工程と、 前記第5の工程において前記半導体酸化膜でトレンチ内
    を埋め込んだ後に、トレンチ下部以外の前記耐酸化性絶
    縁膜および耐酸化性被覆絶縁膜を除去し、前記埋め込み
    絶縁膜の上部を前記半導体基板上に突出させる第6の工
    程と、 全面にサイドウォール付加用絶縁膜を形成した後、エッ
    チバックを行うことにより、前記埋め込み絶縁膜上部の
    半導体基板から突出した部分にトレンチの周縁より外方
    に延びてトレンチ周縁の半導体基板の角部を覆うサイド
    ウォールを付加する第7の工程と、 を有することを特徴とする半導体装置の製造方法。
  5. 【請求項5】 請求項4に記載の半導体装置の製造方法
    において、 前記第2の工程においてトレンチを形成した後に、トレ
    ンチ内の半導体基板表面にストレス緩和用絶縁膜を形成
    し、その後、第3の工程において耐酸化性被覆絶縁膜を
    形成することを特徴とする半導体装置の製造方法。
  6. 【請求項6】 請求項4または5に記載の半導体装置の
    製造方法において、前記酸化可能な半導体膜として、ポ
    リシリコン膜あるいはアモルファスシリコン膜を用いる
    ことを特徴とする半導体装置の製造方法。
JP8137123A 1996-05-30 1996-05-30 半導体装置およびその製造方法 Expired - Lifetime JP2798057B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8137123A JP2798057B2 (ja) 1996-05-30 1996-05-30 半導体装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8137123A JP2798057B2 (ja) 1996-05-30 1996-05-30 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JPH09321131A JPH09321131A (ja) 1997-12-12
JP2798057B2 true JP2798057B2 (ja) 1998-09-17

Family

ID=15191364

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8137123A Expired - Lifetime JP2798057B2 (ja) 1996-05-30 1996-05-30 半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JP2798057B2 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100466199B1 (ko) * 1997-12-31 2005-05-17 주식회사 하이닉스반도체 반도체소자의소자분리막형성방법
KR100315441B1 (ko) * 1999-03-25 2001-11-28 황인길 반도체 소자 분리를 위한 얕은 트렌치 제조 방법
KR100500923B1 (ko) * 2000-05-23 2005-07-14 주식회사 하이닉스반도체 반도체 소자의 제조 방법
KR20020051351A (ko) * 2000-12-22 2002-06-29 박종섭 반도체장치의 소자격리방법
KR20030008053A (ko) * 2001-07-12 2003-01-24 주식회사 하이닉스반도체 반도체 소자의 소자분리막 형성방법
JP5123701B2 (ja) 2008-03-13 2013-01-23 キヤノン株式会社 光電変換装置、撮像システム、及び光電変換装置の製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5938731B2 (ja) * 1981-03-20 1984-09-19 株式会社東芝 半導体装置の製造方法
JPS5833851A (ja) * 1981-08-24 1983-02-28 Nippon Telegr & Teleph Corp <Ntt> 半導体集積回路装置の製法
JPH0817814A (ja) * 1994-06-28 1996-01-19 Sony Corp 素子分離用酸化阻止膜の形成方法
KR970053369A (ko) * 1995-12-05 1997-07-31 김광호 반도체 소자의 트렌치형 분리 구조 및 그 분리 방법

Also Published As

Publication number Publication date
JPH09321131A (ja) 1997-12-12

Similar Documents

Publication Publication Date Title
US6331469B1 (en) Trench isolation structure, semiconductor device having the same, and trench isolation method
JP2891205B2 (ja) 半導体集積回路の製造方法
JPH0217637A (ja) 高度に平面化された集積回路構造を作るための方法
JPH0645431A (ja) Ulsi技法で製造される集積回路にプレーナ化された準測微的溝を形成するためのプロセス
JPS6340337A (ja) 集積回路分離法
JP2000012676A (ja) 半導体装置のトレンチ素子分離方法
US6825544B1 (en) Method for shallow trench isolation and shallow trench isolation structure
JPH08293541A (ja) 半導体装置の素子分離方法
US20050247994A1 (en) Shallow trench isolation structure and method
US5926721A (en) Isolation method for semiconductor device using selective epitaxial growth
JP3363420B2 (ja) 自己整合トレンチを有するパターン付きシリコン・オン・インシュレータ基板の製造方法
JP2798057B2 (ja) 半導体装置およびその製造方法
JPH06302684A (ja) 半導体素子のフィールド酸化膜形成方法
JP3933746B2 (ja) 半導体装置の素子分離方法
JPH09120989A (ja) スペーサを利用した半導体装置のトレンチの形成方法
JP2955838B2 (ja) 半導体装置の製造方法
JPH05849B2 (ja)
JPH08125010A (ja) 半導体装置の隔離構造とその製造方法
JPH05102297A (ja) 半導体装置の製造方法
JP2757358B2 (ja) 半導体装置の製造方法
JPH0521592A (ja) 半導体装置の製造方法及び半導体装置
JPH1126569A (ja) 半導体装置の製造方法
JPH06224187A (ja) Locos酸化膜の形成方法
KR980012255A (ko) 반도체장치의 소자분리 방법
JPH11260911A (ja) 半導体デバイスの素子隔離層形成方法

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19980602