KR100204023B1 - 반도체 장치의 소자분리막 형성방법 - Google Patents

반도체 장치의 소자분리막 형성방법 Download PDF

Info

Publication number
KR100204023B1
KR100204023B1 KR1019960024661A KR19960024661A KR100204023B1 KR 100204023 B1 KR100204023 B1 KR 100204023B1 KR 1019960024661 A KR1019960024661 A KR 1019960024661A KR 19960024661 A KR19960024661 A KR 19960024661A KR 100204023 B1 KR100204023 B1 KR 100204023B1
Authority
KR
South Korea
Prior art keywords
film
forming
device isolation
semiconductor substrate
oxide film
Prior art date
Application number
KR1019960024661A
Other languages
English (en)
Other versions
KR980006066A (ko
Inventor
정명준
Original Assignee
김영환
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업주식회사 filed Critical 김영환
Priority to KR1019960024661A priority Critical patent/KR100204023B1/ko
Publication of KR980006066A publication Critical patent/KR980006066A/ko
Application granted granted Critical
Publication of KR100204023B1 publication Critical patent/KR100204023B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76227—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials the dielectric materials being obtained by full chemical transformation of non-dielectric materials, such as polycristalline silicon, metals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)

Abstract

본 발명은 실리콘기판의 트렌치 측면에 다결정실리콘막을 스페이서막으로 사용하여 후속공정에서 소자분리절연막의 측면 식각을 억제하므로 필드영역이 활성영역보다 높이 위치하게 되어 소자의 비이상적 전기적특성인 험프가 발생하지 않는 소자분리막 형성 방법에 관한 것이다.

Description

반도체 장치의 소자분리막 형성방법
제1a 및 제1b도는 종래 트렌치 방식의 소자분리절연막 제조과정 및 그 문제점을 나타낸 단면도.
제2a도 내지 제2d도는 본 발명의 일실시예에 따른 반도체 장치제조 공정도,
제3a도 내지 제3d도는 본 발명의 다른 실시예에 따른 반도체 장치 제조 공정도.
* 도면의 주요부분에 대한 부호설명
1 : 패드산화막 2 : 실리콘질화막
3 : 포토레지스트 패턴 4 : 보호산화막
5 : 소자분리절연막 6 : 다결정실리콘 스페이서막
7 : 희생산화막 8 :게이트산화막
9 : 게이트전도막
본 발명은 고집적 반도체 장치의 소자분리막 형성 방법에 관한 것으로, 특히 트렌치 방식의 소자분리기술을 이용한 소자분리막 형성 방법에 관한 것이다.
일반적으로 다이나믹 램(Dynamic Random Access Memory: DRAM)을 비롯한 반도체 장치의 집적도가 증가함에 따라, 활성영역의 면적뿐만 아니라 소자분리막을 형성할 수 있는 필드 영역도 감소한다. 기존의 소자 분리기술인 LOCOS(local oxidation of silicon)방식은 선택산화라는 뛰어난 특성에 의해 반도체 장치의 소자분리기술로서 사용하고 있으나, 그 근본적인 성질은 버즈비크(Bird's beak)에 의한 활성영역의 감소와 작은 필드영역에서 산화막이 작게 성장하는 필드씨닝효과(Field Thinning Effect)는 반도체 장치가 고집적화 될수록 영향이 더욱 커져가며 이를 개선하기 위한 PBL(Poly Buffered LOCOS)방식이나 리세스(Recessed) LOCOS 등의 방법 역시 소자 분리 크기가 매우 줄어든 1기가 (Giga) 다이나믹 램급에서는 그 공정의 복잡성뿐만 아니라 충분한 활성영역 및 소자분리막 두께를 확보하는데 한계를 보이고 있어 트렌치(Trench)방식의 소자분리기술 등이 크게 연구되고 있다.
즉, 실리콘기판을 일정 깊이 식각하여 트렌치를 형성한 다음, 트렌지 내부를 절연막으로 채워서 소자분리막을 형성하는 트렌치 방식의 소자분리기술이 버즈비크에 의한 활성영역의 감소가 없고 작은 소자분리크기에서 필드씨닝효과가 없을 뿐만 아니라 CMP(Chemically Mechanically Polishing)방법의 도입 등으로 활성영역과 필드영역의 평탄화까지 이룰 수 있어 차세대 반도체 장치의 소자분리기술로서 매우 크게 연구되고 있다.
이하, 트레치 방식 소자분리기술의 종래의 문제점을 첨부된 도면을 참조하여 상세히 설명한다.
제1a도 및 제1b도는 종래의 트렌치 방식에 의한 소자분리막 형성 방법 및 그 문제점을 나타낸 단면도로서, 제1a도는 실리콘기판(20)상부에 패드산화막(1)과 실리콘질화막(2)을 증착한 후, 소자분리 마스크인 포토레지스트 패턴(3)을 형성한 다음, 이를 식각장벽으로 실리콘질화막(2)과 패드산화막(1) 및 실리콘기판(20)의 일정깊이를 식각한 상태를 나타낸 단면도이다.
제1b도는 상기 제1a도의 구조하에서 포토레지스트 패턴(3)을 제거하고 식각된 실리콘기판(20) 표면의 결함 제거 및 절연막의 증착조건을 양호하게 하기 위하여 보호산화막(4)을 소정두께로 성장시킨후 소자분리절연막(5)을 일정두께 이상 증착하고 CMP 방법 등의 식각방법으로 실리콘질화막(2)이 드러날 때까지 식각한 다음 실리콘질화막(2)과 패드산화막(1)을 순차적으로 제거한 상태를 나타낸 단면도이다.
이때, 소자분리절연막의 가장자리가 패드산화막(1)의 제거와 함께 일부 식각되면서 오목하게 들어가 활성영역의 표면보다 낮아지게 되며 이것은 소자의 비정상적 전기적 특성인 험프(Hump)의 원인이 된다.
즉, 종래의 트렌치 소자분리기술은 소자분리막의 형성후 후속공정에서 여러 가지 용도의 산화막 제거시 소자분리막의 측면이 식각되면서 가장자리에 오목한 부분이 만들어져 활성영역의 표면보다 낮은 필드영역이 존재하게 되고, 이는 필드영역과 활성영역의 경계부위에서 단차를 유발하므로 소자의 비정상적 전기적 특성인 험프가 발생되게 되는 원인이 되며, 게이트 형성시에도 오목한 부분에 존재하는 게이트막을 제거하기가 어렵게 되는 등 후속 공정의 난이 함을 가져오는 문제점이 있다.
따라서, 본 발명은 필드영역과 활성영역의 경계부위에서 단차가 유발 되는 것을 방지하여 반도체 장치의 특성 및 후속 공정 마진을 향상시키는 반도체 장치의 소자분리막 형성 방법을 제공함을 그 목적으로 한다.
상기 목적을 달성하기 위하여 본 발명은 반도체 기판 상에 상기 반도체 기판의 소정 부위가 노출되는 마스크 패턴을 형성하는 단계; 상기 상기 노출된 반도체 기판의 소정두께를 선택식각하는 단계; 상기 마스크 패턴 및 상기 반도체 기판의 식각으로 발생된 홈의 측벽에 폴리실리콘 스레이서막을 형성하는 단계; 전체구조 상부에 소자분리용 절연막을 형성하는 단계; 상기 마스크 패턴 상부 표면이 드러나도록 상기 소자분리용 절연막을 에치백하여 평탄화하는 단계; 상기 마스크 패턴을 제거하는 단계; 산화 공정에 의해 상기 폴리실리콘 스페이서막의 상부 및 노출된 상기 반도체 기판상에 산화막을 형성하는 단계; 및 상기 산화막을 제거하는 단계를 포함하여 이루어진다.
이하, 첨부된 도면 제2a도 내지 제2d도와 제3a도 내지 제3d도를 참조하여 본 발명의 실시예를 상세히 설명한다.
제2a도 내지 제2d도는 본 발명의 일실시예에 따른 반도체 장치제조 공정도이다.
먼저, 제2a도는 제1a도의 구조하에서 포토레지스트 패턴(3)을 제거하고 다결정실리콘막(6)을 증착한 후 다시 비등방성 전면식각하여 실리콘질화막(2)과 패드산화막(1) 및 실리콘기판(20)의 식각부위 측벽에 다결정실리콘 스페이서막(6)을 형성한 다음, 소자분리절연막(5)을 소자분리지역이 될 홈 부분이 다 채워지도록 일정이상 두께로 증착하고 실리콘질화막(2)이 드러날 때까지 CMP 방법 등의 식각방식으로 전면 에치백한 상태를 나타낸 단면도이다.
이어서, 제2b도는 실리콘질화막(2)과 패드산화막(1)을 순차적으로 제거한 상태를 나타낸 단면도로서, 다결정실리콘 스페이서막(6)이 소자분리절연막(5)을 감싸고 있어 실리콘질화막(2) 및 패드산화막(1)의 식각에서도 소자분리절연막(5)의 측면이 식각되지 않고 보호되고 있다.
이어서, 제2c도와 같이 활성영역과 필드영역의 평탄화를 위해서 다결정실리콘 스페이서막의 상부 귀모양이 제거되도록 희생산화막(7)을 형성한다.
그리고, 제2d도와 같이 희생산화막(7)을 제거하여 활성영역과 필드영역의 평탄화를 이루어, 소자분리막을 완성한 다음, 전체구조 상부에 게이트산화막(8)을 성장시키고, 게이트 전도막(9)을 형성하는 등의 후속 제조 공정을 진행한다.
제3a도 내지 제3d도는 본 발명의 다른 실시예에 따른 반도체 장치 제조 공정도이다.
먼저, 제3a도는 상기 제1도의 구조하에서 포토레지스트 패턴(3)을 제거하고, 드러난 실리콘기판(20)의 표면에 보호산화막(4)을 성장시킨후 다결정실리콘막(6)을 전면증착 및 비등방성 전면식각하여 다결정실리콘 스페이서막(6)을 형성하고 소자분리절연막(5)을 소자분리지역이 될 홈 부분이 다 채워지도록 일정이상 두께로 증착하고 실리콘질화막(2)이 드러날 때까지. CMP 방법 등의 식각방식으로 식각한 상태를 나타낸 단면도이다.
이어서, 제3b도는 실리콘질화막(2)과 패드산화막(1)을 순차적으로 제거한 상태를 나타낸 단면도로서, 다결정실리콘 스페이서막(6)이 소자분리절연막(4)을 감싸고 있어 실리콘질화막(2) 및 패드산화막(1)의 식각에서도 소자분리절연막의 측면이 식각되지 않고 보호되고 있다.
이어서, 제3c도는 활성영역과 필드영역의 평탄화를 위해서 다결정실리콘 스페이서막의 상부 귀모양이 제거되도록 희생산화막(7)을 형성한 상태를 나타낸 단면도이다.
이어서, 제3d도는 희생산화막(7)을 제거하여 활성영역과 필드영역의 평탄화를 이루고 게이트산화막(8)을 성장시킨 다음 게이트 전도막(9)을 형성한 상태를 나타낸 단면도이다.
상기와 같이 본 발명의 다른 실시예에서는 본 발명의 일실시예와는 달리 식각된 실리콘기판(20)의 표면에 보호산화막(4)을 형성하므로써 실리콘기판(20)과 다결정실리콘 스페이서막(6)과의 계면 결함을 줄일 수 있는 장점이 있다.
그리고, 본 발명의 일실시예 및 다른 실시예에서 패드산화막 및 질화막은 반도체 장치 제조의 일련 과정에서 이온주입 마스크로 사용되는 물질로서, 질화막 대신에 폴리실리콘막을 사용할 수 있으며, 그 밖의 다른 물질도 가능하다.
이상, 상술한 바와 같은 본 발명에 따른 반도체 장치의 소자분리막 형성 방법은 기존의 트렌치 방식으로 실리콘기판을 식각한 다음 다결정실리콘막을 스페이서막으로 사용하므로써 소자분리절연막을 다결정실리콘 스페이서막이 감싸는 구조가 되어 패드산화막이나 질화막 그리고 자연산화막등 여러 가지 산화막의 제거시 소자분리절연막의 측면이 식각되지 않아 필드영역이 활성영역보다 높은 구조로 형성할 수 있게 되므로 소자의 비정상적 전기적 특성인 험프(Hump)특성이 없는 반도체 장치의 소자분리막을 제조할 수 있다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능함이 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.

Claims (6)

  1. 반도체 장치의 제조 방법에 있어서, 반도체 기판 상에 상기 반도체 기판의 소정 부위가 노출되는 마스크패턴을 형성하는 단계; 상기 노출된 반도체 기판의 소정두께를 선택식각하는 단계: 상기 마스크 패턴 및 상기 반도체 기판의 식각으로 발생된 홈의 측벽에 폴리실리콘 스페이서막을 형성하는 단계; 전체구조 상부에 소자분리용 절연막을 형성하는 단계; 상기 마스크 패턴 상부 표면이 드러나도록 상기 소자분리용 절연막을 에치백하여 평탄화하는 단계; 상기 마스크 패턴을 제거하는 단계; 산화 공정에 의해 상기 폴리실리콘 스페이서막의 상부 및 노출된 상기 반도체 기판 상에 산화막을 형성하는 단계; 및 상기 산화막을 제거하는 단계를 포함하여 이루어진 반도체 장치의 소자분리막 형성 방법.
  2. 제1항에 있어서, 상기 폴리실리콘 스페이서막을 형성하는 단계 이전에 상기 노출된 반도체 기판 표면의 결함 제거 및 절연막의 증착조건을 양호하게 하기 위하여 산화막을 성장시키는 단계를 더 포함하여 이루어진 것을 특징으로 하는 반도체 장치의 소자분리막 형성 방법.
  3. 제1항 또는 제2항에 있어서, 상기 마스크 패턴은 반도체 기판 상에 적층된 패드산화막 및 질화막인 것을 특징으로 하는 반도체 장치의 소자분리막 형성 방법.
  4. 제1항 또는 제2항에 있어서, 상기 마스크 패턴은 반도체 기판 상에 적층된 패드산화막 및 폴리실리콘막인 것을 특징으로 하는 반도체 장치의 소자분리막 형성 방법.
  5. 제1항 또는 제2항에 있어서, 상기 폴리실리콘 스페이서막을 형성하는 단계는 전체구조 상부에 폴리실리콘막을 형성하는 단계; 및 상기 폴리실리콘막을 비등방성 전면 식각하는 단계를 포함하는 것을 특징으로 하는 반도체 장치의 소자분리막 형성 방법.
  6. 제1항에 또는 제2항에 있어서, 상기 에치백은 화학적/기계적 폴리싱으로 이루어지는 것을 특징으로하는 반도체 장치의 소자분리막 형성 방법.
KR1019960024661A 1996-06-27 1996-06-27 반도체 장치의 소자분리막 형성방법 KR100204023B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960024661A KR100204023B1 (ko) 1996-06-27 1996-06-27 반도체 장치의 소자분리막 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960024661A KR100204023B1 (ko) 1996-06-27 1996-06-27 반도체 장치의 소자분리막 형성방법

Publications (2)

Publication Number Publication Date
KR980006066A KR980006066A (ko) 1998-03-30
KR100204023B1 true KR100204023B1 (ko) 1999-06-15

Family

ID=19463986

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960024661A KR100204023B1 (ko) 1996-06-27 1996-06-27 반도체 장치의 소자분리막 형성방법

Country Status (1)

Country Link
KR (1) KR100204023B1 (ko)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010009388A (ko) * 1999-07-09 2001-02-05 김영환 반도체 장치의 트랜치 분리구조 형성방법
KR100389911B1 (ko) * 1996-09-13 2003-09-19 삼성전자주식회사 트렌치 소자 분리 방법
KR100468712B1 (ko) * 1998-06-19 2005-04-06 삼성전자주식회사 열산화 공정을 포함하지 않는 반도체장치의 트렌치 소자분리방법
KR100504552B1 (ko) * 2000-12-21 2005-08-03 주식회사 하이닉스반도체 반도체 소자의 격리층 형성 방법
KR100541697B1 (ko) * 1998-12-15 2006-03-09 주식회사 하이닉스반도체 디램의 셀 트랜지스터 제조방법

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100389911B1 (ko) * 1996-09-13 2003-09-19 삼성전자주식회사 트렌치 소자 분리 방법
KR100468712B1 (ko) * 1998-06-19 2005-04-06 삼성전자주식회사 열산화 공정을 포함하지 않는 반도체장치의 트렌치 소자분리방법
KR100541697B1 (ko) * 1998-12-15 2006-03-09 주식회사 하이닉스반도체 디램의 셀 트랜지스터 제조방법
KR20010009388A (ko) * 1999-07-09 2001-02-05 김영환 반도체 장치의 트랜치 분리구조 형성방법
KR100504552B1 (ko) * 2000-12-21 2005-08-03 주식회사 하이닉스반도체 반도체 소자의 격리층 형성 방법

Also Published As

Publication number Publication date
KR980006066A (ko) 1998-03-30

Similar Documents

Publication Publication Date Title
KR100295929B1 (ko) 트렌치격리부형성및반도체디바이스제조방법
KR930011458B1 (ko) 반도체장치의 필드산화막 형성방법
JPH04250650A (ja) 完全に凹設した分離絶縁体を有する集積回路の平坦化
KR100538810B1 (ko) 반도체소자의 소자분리 방법
KR0161430B1 (ko) 스페이서를 이용한 트렌치 형성방법
KR100204023B1 (ko) 반도체 장치의 소자분리막 형성방법
US6391739B1 (en) Process of eliminating a shallow trench isolation divot
US6063708A (en) Method for forming isolation layer in semiconductor device
KR100190070B1 (ko) 반도체장치의 소자분리 방법
KR100596876B1 (ko) 반도체 소자의 소자 분리막 형성 방법
KR100419754B1 (ko) 반도체소자의 소자분리막 형성방법
KR100471406B1 (ko) 트렌치 소자분리 공정을 이용한 반도체 소자 제조방법
KR100468681B1 (ko) 트랜치소자분리방법
KR100195227B1 (ko) 반도체장치의 소자분리방법
KR100249026B1 (ko) 반도체장치의 소자 격리 방법
KR100223751B1 (ko) 반도체 장치의 소자분리 방법
KR0142984B1 (ko) 반도체 소자의 소자분리막 형성방법
KR100205328B1 (ko) 반도체소자의 격리막 형성방법
KR0176151B1 (ko) 반도체 장치의 소자 분리 방법
KR20000019068A (ko) 반도체장치의 소자격리방법
KR100338938B1 (ko) 반도체 장치의 분리구조 제조방법
KR100808590B1 (ko) 반도체 소자의 소자분리막 및 그의 형성방법
KR19990070373A (ko) 반도체장치의 소자격리방법
KR100733692B1 (ko) 반도체 소자의 소자 분리막 형성 방법
KR100363076B1 (ko) 트랜치와로코스조합형소자분리방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20060220

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee