KR100504552B1 - 반도체 소자의 격리층 형성 방법 - Google Patents

반도체 소자의 격리층 형성 방법 Download PDF

Info

Publication number
KR100504552B1
KR100504552B1 KR10-2000-0079569A KR20000079569A KR100504552B1 KR 100504552 B1 KR100504552 B1 KR 100504552B1 KR 20000079569 A KR20000079569 A KR 20000079569A KR 100504552 B1 KR100504552 B1 KR 100504552B1
Authority
KR
South Korea
Prior art keywords
layer
isolation layer
trench
semiconductor device
mask pattern
Prior art date
Application number
KR10-2000-0079569A
Other languages
English (en)
Other versions
KR20020050420A (ko
Inventor
박현
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR10-2000-0079569A priority Critical patent/KR100504552B1/ko
Publication of KR20020050420A publication Critical patent/KR20020050420A/ko
Application granted granted Critical
Publication of KR100504552B1 publication Critical patent/KR100504552B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Element Separation (AREA)

Abstract

본 발명은 트렌치에 절연층을 충진하여 격리층을 형성하는 경우 트렌치를 형성하기 위한 마스크 패턴의 측벽에 측벽 스페이서를 설치하여 격리층 충진 공정에서 모트 발생을 억제하여 반도체 소자의 특성을 개선하는 반도체 소자의 격리층 형성 방법에 관한 것으로, 반도체 기판상에 마스크 패턴을 형성하는 단계; 상기 마스크 패턴의 측벽에 측벽 스페이서를 설치하는 단계; 상기 마스크 패턴 및 상기 측벽 스페이서를 이용하여 상기 반도체 기판을 식각하여 트렌치를 형성하는 단계; 상기 트렌치내에 절연층을 충진하여 격리층을 형성하는 단계; 상기 마스크 패턴을 제거하는 단계를 포함하여 이루어진다.

Description

반도체 소자의 격리층 형성 방법{Method for making isolation layer in semiconductor device}
본 발명은 반도체 소자에 관한 것으로, 특히 트렌치에 절연층을 충진하여 격리층을 형성하는 경우 트렌치를 형성하기 위한 마스크 패턴의 측벽에 측벽 스페이서를 설치하여 격리층 충진 공정에서 모트 발생을 억제하여 반도체 소자의 특성을 개선하는 반도체 소자의 격리층 형성 방법에 관한 것이다.
최근 반도체 소자가 집적화되면서 반도체 소자의 격리 방법으로 STI(shallow trench isolation) 기술을 이용하고 있다.
그러나 디자인 룰(design rule)이 0.1㎛ 이하인 초고집적 소자에서는 활성 영역의 면적 확보 및 모트(moat) 영역의 발생 문제가 대두되고 있다. 모트는 격리층이 과도 식각되어 발생하는 것으로 활성 영역과 격리층의 계면상에 게이트 전극이 설치되는 경우, 모트 영역상의 게이트 전극의 문턱전압을 낮게 하는 험프 현상을 야기시켜 반도체 소자의 특성을 악화시킨다.
이하 첨부된 도면을 참고하여 종래 기술의 반도체 소자의 제조 방법에 관하여 설명하면 다음과 같다.
도 1a내지 도 1d는 종래 기술의 반도체 소자의 격리층 형성 방법의 공정 단면도이다.
도 1a와 같이, 반도체 기판(1)상에 제 1 산화층(2)을 형성하고, 제 1 산화층(2)상에 질화층(3)을 형성한다. 이어서, 질화층(3)상에 감광층을 도포하고, 감광층을 노광 및 현상하여 감광층 패턴(4)을 형성한다.
도 1b와 같이, 감광층 패턴(4)을 마스크로 사용하여 제 1 산화층(2)과 질화층(3)을 순차적으로 식각하고, 감광층 패턴(4)을 제거한다. 계속해서 질화층(3)을 마스크로 이용하고 반도체 기판(1)을 식각하여 트렌치(5)를 형성한다.
도 1c와 같이, 질화층(3)을 포함한 반도체 기판(1)상에 절연층으로 제 2 산화층(6)을 적층한다.
도 1d와 같이, 제 2 산화층(6)을 화학적 기계적 연마 공정을 실시하여 트렌치(5)내에 격리층(7)을 형성하고, 질화층(3)을 습식각으로 제거한다.
그리고 게이트 절연층(도면에 도시되지 않음)을 형성하기 위한 세정을 공정을 거치게 되면 반도체의 기판(1)과 인접한 격리층(7)의 양단부에 모트(moat)부(8)가 발생한다. 여기서 모트부(8)의 발생은 험프(hump) 현상을 야기시킨다.
도 2는 종래 기술의 반도체 기판과 격리층상에 게이트 전극이 형성된 반도체 소자의 구조 단면도이다.
반도체 기판(21)내에 활성 영역(23)과 격리층(22)가 형성되고, 반도체 기판(21)상에 게이트 절연층(24)와 게이트 전극(25)가 적층된다. 그리고 활성 영역(23)과 격리층(22)사이에 단차가 발생하고 그로 인해 험프 현상이 야기된다.
도 3a와 도 3b는 종래 기술의 반도체 기판과 격리층상에 게이트 전극이 형성된 반도체 소자의 구조 단면도의 사진이다.
도 3a는 격리층의 모서리의 반경이 작아 험프 현상이 강한 반도체 소자의 구조 단면도를 실제 사진으로 보여준다.
도 3b는 격리층의 모서리의 반경이 상대적으로 커서 험프 현상이 비교적 약하게 일어나는 반도체 소자의 구조 단면도를 실제 사진으로 보여준다.
도 4a와 도 4b는 종래 기술의 험프 현상에 대한 전류 및 전압 특성 그래프이다.
도 4a는 게이트 전압(Vg)가 낮아 반도체 소자가 오프(off) 상태일 경우는 동작에 별다른 영향을 주지 않지만, 게이트 전압이 증가하면서 전류(Id)가 급격히 증가하는 험프 현상이 나타난다. 그리고 백바이어스(Vb)인가에 따라 험프 현상에서 전류값이 변화한다.
도 4b는 게이트 전압(Vg)의 인가에 따라 발생하는 험프 현상을 보여준다. 즉 도 3a와 같이 험프 현상이 강한 경우는 도 3b와 같이 험프 현상이 약한 경우 보다 전류의 증가 폭이 크다.
이와 같은 종래 기술의 반도체 소자의 격리층 제조 방법은 다음과 같은 문제가 있다.
반도체 기판 내에 트렌치를 형성하기 위한 마스크 패턴으로 질화층을 사용하고, 격리층의 충진 방법으로는 산화층의 적층과 화학적 기계적 연마 공정을 사용한다.
그런데 격리층의 충진 후에 질화층을 제거하기 위한 습식각 공정 및 게이트 전극을 형성하기 전의 세정 공정에서 활성 영역과 인접한 격리층의 모서리 부분이 과도하게 식각되어 모트 영역이 발생한다.
이러한 모트 영역은 게이트 전극의 문턱 전압을 낮게 하여 반도체 소자의 특서에 악영향을 미치는 험프 현상을 야기시키는 문제가 있다.
본 발명은 이와 같은 종래 기술의 반도체 소자의 격리층 형성 방법의 문제을 해결하기 위한 것으로, 트렌치에 절연층을 충진하여 격리층을 형성하는 경우 트렌치를 형성하기 위한 마스크 패턴의 측벽에 측벽 스페이서를 설치하여 격리층 충진 공정에서 모트 발생을 억제하여 반도체 소자의 특성을 개선하는 반도체 소자의 격리층 형성 방법을 제공하는 데 그 목적이 있다.
이와 같은 목적을 달성하기 위한 본 발명에 따른 반도체 소자의 격리층 형성 방법은 반도체 기판상에 마스크 패턴을 형성하는 단계; 상기 마스크 패턴의 측벽에 측벽 스페이서를 설치하는 단계; 상기 마스크 패턴 및 상기 측벽 스페이서를 이용하여 상기 반도체 기판을 식각하여 트렌치를 형성하는 단계; 상기 트렌치내에 절연층을 충진하여 격리층을 형성하는 단계; 상기 마스크 패턴을 제거하는 단계를 포함하여 이루어지는 것을 특징으로 한다.
이하, 첨부된 도면을 참고하여 본 발명에 따른 반도체 소자의 격리층 제조 방법에 관하여 설명하면 다음과 같다.
도 5a내지 도 5f는 본 발명에 따른 반도체 소자의 격리층 형성 방법의 공정 단면도이다.
도 5a와 같이, 반도체 기판(51)상에 제 1 산화층(52)을 형성하고, 제 1 산화층(52)상에 질화층(53)을 형성한다. 이어서, 질화층(53)상에 감광층을 도포하고, 감광층을 노광 및 현상하여 감광층 패턴(54)을 형성한다.
도 5b와 같이, 감광층 패턴(54)을 마스크로 사용하여 제 1 산화층(52)과 질화층(53)을 순차적으로 식각하고, 감광층 패턴(54)을 제거한다.
그리고 질화층(53)을 포함한 반도체 기판(51)상에 제 2 산화층(54)을 형성한다.
도 5c와 같이, 제 2 산화층(54)을 이방성 식각하여 질화층(53)의 측벽에 측벽 스페이서(55)을 형성하고, 질화층(53)과 측벽 스페이서(55)을 마스크로 이용하고 반도체 기판(51)을 식각하여 트렌치(56)을 형성한다.
도 5d와 같이, 질화층(53) 및 트렌치(56)을 포함한 반도체 기판(51)상에 절연층으로 제 3 산화층(57)을 적층한다.
그리고 측벽 스페이서(55)가 설치되어 있어, 테이퍼(taper) 효과로 인해 제 3 산화층(57)가 트렌치(56)에 충진되는 것이 용이하다.
도 5e와 같이, 제 3 산화층(57)을 화학적 기계적 연마 공정을 실시하여 트렌치(56)내에 격리층(58)을 형성하고, 질화층(53)을 인산 용액에서 습식각으로 제거한다.
그리고 측벽 스페이서(55)는 인산 용액에서 질화층(53)을 습식각할 때, 반도체 기판(51)과 격리층(58)의 계면을 보호하는 장벽(barrier) 역할을 하여, 모트(moat) 발생을 억제한다.
도 5f와 같이, 그리고 게이트 절연층(도면에 도시되지 않음)을 형성하기 위한 세정을 공정을 거치게 되면 반도체의 기판(51)과 격리층(58)의 계면상의 측벽 스페이서(55)는 제거된다.
도 6a와 도 6f는 본 발명에 따른 또 다른 실시예의 반도체 소자의 격리층 형성 방법의 공정 단면도이다.
먼저, 도 6a와 같이, 반도체 기판(61)상에 제 1 산화층(62)을 형성하고, 제 1 산화층(62)상에 질화층(63)을 형성한다. 이어서, 질화층(63)상에 감광층을 도포하고, 감광층을 노광 및 현상하여 감광층 패턴(64)을 형성한다.
도 6b와 같이, 감광층 패턴(64)을 마스크로 사용하여 제 1 산화층(62)과 질화층(63)을 순차적으로 식각하고, 감광층 패턴(64)을 제거한다.
그리고 질화층(63)을 마스크로 하여 반도체 기판(61)상을 식각하여 트렌치(65)을 형성한다.
도 6c와 같이, 질화층(63) 및 트렌치(65)을 포함한 반도체 기판(61)상에 제 2 산화층(도면에 도시되지 않음)을 형성하고 이방성 식각하여 질화층(63) 및 트렌치(65)의 측벽에 측벽 스페이서(66)을 형성한다.
도 6d와 같이, 질화층(63) 및 트렌치(65)을 포함한 반도체 기판(61)상에 절연층으로 제 3 산화층(67)을 적층한다. 그리고 측벽 스페이서(66)가 설치되어 있어, 테이퍼(taper) 효과로 인해 제 3 산화층(67)이 트렌치(65)에 충진되는 것이 용이하다.
도 6e와 같이, 제 3 산화층(67)을 화학적 기계적 연마 공정을 실시하여 트렌치(65)내에 격리층(68)을 형성하고, 질화층(63)을 인산 용액에서 습식각으로 제거한다.
그리고 측벽 스페이서(66)는 인산 용액에서 질화층(63)을 습식각할 때, 반도체 기판(51)과 격리층(68)의 계면을 보호하는 장벽(barrier) 역할을 하여, 모트(moat) 발생을 억제한다.
도 6f와 같이, 그리고 게이트 절연층(도면에 도시되지 않음)을 형성하기 위한 세정을 공정을 거치게 되면 반도체의 기판(61)과 격리층(68)의 계면상에 돌출된 측벽 스페이서(66)는 제거된다.
이와 같은 본 발명에 따른 반도체 소자의 격리층 형성 방법은 다음과 같은 효과가 있다.
반도체 기판 내에 트렌치를 형성하기 위한 마스크 패턴의 측벽에 측벽 스페이서를 설치하여, 격리층의 충진 후에 마스크 패턴 물질인 질화층을 제거하기 위한 습식각 공정 및 게이트 전극을 형성하기 전의 세정 공정에서 활성 영역과 인접한 격리층의 모서리 부분의 식각을 방지하는 장벽층으로 기능하여 모트 영역이 발생하지 않은 다.
이와 같이 모트 영역이 발생하지 않아 게이트 전극의 문턱 전압을 낮게 하는 험프 현상을 방지하여 반도체 소자의 특서을 개선하는 효과과 있다.
또한 측벽 스페이서의 설치는 테이퍼 효과로 인해 산화층이 트렌치에 충진되는 것이 용이하게 하는 효과도 있다.
도 1a내지 도 1d는 종래 기술의 반도체 소자의 격리층 형성 방법의 공정 단면도
도 2는 종래 기술의 반도체 기판과 격리층상에 게이트 전극이 형성된 반도체 소자의 구조 단면도
도 3a와 도 3b는 종래 기술의 반도체 기판과 격리층상에 게이트 전극이 형성된 반도체 소자의 구조 단면도의 사진
도 4a와 도 4b는 종래 기술의 험프 현상에 대한 전류 및 전압 특성 그래프
도 5a내지 도 5f는 본 발명에 따른 반도체 소자의 격리층 형성 방법의 공정 단면도
도 6a내지 도 6f는 본 발명에 따른 또 다른 실시예의 반도체 소자의 격리층 형성 방법의 공정 단면도
도면의 주요 부분에 대한 부호의 설명
51 : 반도체 기판 52 : 제 1 산화층
53 : 질화층 54 : 감광층 패턴
55 : 측벽 스페이서 56 : 트렌치
57 : 제 3 산화층 58 : 격리층

Claims (4)

  1. 반도체 기판상에 마스크 패턴을 형성하는 단계;
    상기 마스크 패턴의 측벽에 측벽 스페이서를 설치하는 단계;
    상기 마스크 패턴 및 상기 측벽 스페이서를 이용하여 상기 반도체 기판을 식각하여 트렌치를 형성하는 단계;
    상기 트렌치내에 절연층을 충진하여 격리층을 형성하는 단계;
    상기 마스크 패턴을 제거하는 단계를 포함하여 이루어지는 것을 특징으로 하는 반도체 소자의 격리층 형성 방법.
  2. 제 1 항에 있어서, 상기 마스크 패턴은 질화층으로 사용하고, 상기 측벽 스페이서는 산화층으로 사용하는 것을 특징으로 하는 반도체 소자의 격리층 형성 방법.
  3. 제 2 항에 있어서, 상기 질화층은 인산 용액으로 제거할 때 상기 측벽 스페이서는 장벽층으로 기능하는 것을 특징으로 하는 반도체 소자의 격리층 형성 방법.
  4. 삭제
KR10-2000-0079569A 2000-12-21 2000-12-21 반도체 소자의 격리층 형성 방법 KR100504552B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2000-0079569A KR100504552B1 (ko) 2000-12-21 2000-12-21 반도체 소자의 격리층 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2000-0079569A KR100504552B1 (ko) 2000-12-21 2000-12-21 반도체 소자의 격리층 형성 방법

Publications (2)

Publication Number Publication Date
KR20020050420A KR20020050420A (ko) 2002-06-27
KR100504552B1 true KR100504552B1 (ko) 2005-08-03

Family

ID=27684100

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2000-0079569A KR100504552B1 (ko) 2000-12-21 2000-12-21 반도체 소자의 격리층 형성 방법

Country Status (1)

Country Link
KR (1) KR100504552B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970060449A (ko) * 1996-01-29 1997-08-12 김광호 반도체 장치의 트렌치 소자분리방법
KR100204023B1 (ko) * 1996-06-27 1999-06-15 김영환 반도체 장치의 소자분리막 형성방법
KR100207479B1 (ko) * 1996-06-29 1999-07-15 윤종용 트렌치 소자분리방법
KR19990086279A (ko) * 1998-05-27 1999-12-15 김영환 반도체 소자의 소자 분리막 형성 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970060449A (ko) * 1996-01-29 1997-08-12 김광호 반도체 장치의 트렌치 소자분리방법
KR100204023B1 (ko) * 1996-06-27 1999-06-15 김영환 반도체 장치의 소자분리막 형성방법
KR100207479B1 (ko) * 1996-06-29 1999-07-15 윤종용 트렌치 소자분리방법
KR19990086279A (ko) * 1998-05-27 1999-12-15 김영환 반도체 소자의 소자 분리막 형성 방법

Also Published As

Publication number Publication date
KR20020050420A (ko) 2002-06-27

Similar Documents

Publication Publication Date Title
TWI247377B (en) Integrated circuits having adjacent p-type doped regions having shallow trench isolation structures without liner layers therein therebetween and methods of forming same
KR100615593B1 (ko) 리세스채널을 구비한 반도체소자의 제조 방법
KR100701998B1 (ko) 소자분리막 형성방법 및 이를 이용한 반도체장치의 제조방법
KR20020036298A (ko) 트렌치 소자분리막 및 그 제조방법
US6391739B1 (en) Process of eliminating a shallow trench isolation divot
KR100504552B1 (ko) 반도체 소자의 격리층 형성 방법
KR100756774B1 (ko) 반도체소자의 제조방법
KR20080084256A (ko) 반도체 소자의 ｓｔｉ 형성공정
KR100506453B1 (ko) 반도체소자의 제조방법
KR100289663B1 (ko) 반도체 소자의 소자 분리막 형성방법
KR100831671B1 (ko) 반도체 소자의 소자 분리막 형성 방법
KR20080016327A (ko) 반도체 소자 및 그 제조 방법
KR100470161B1 (ko) 트렌치를 이용한 반도체 소자분리막 제조 방법
KR100408863B1 (ko) 반도체 소자의 게이트 산화막 형성 방법
KR20000044658A (ko) 반도체 소자의 소자분리막 형성 방법
KR100312987B1 (ko) 반도체소자의소자분리막제조방법
KR100733692B1 (ko) 반도체 소자의 소자 분리막 형성 방법
KR20060075402A (ko) 반도체 소자의 소자 분리막 형성 방법
KR20010083539A (ko) 반도체장치의 소자격리방법
KR101006510B1 (ko) 반도체소자의 소자분리막 형성방법
KR20030001875A (ko) 반도체 소자의 소자분리막 형성방법
KR20040108193A (ko) 반도체 소자의 소자 분리막 형성 방법
KR20050002064A (ko) 반도체 소자의 소자분리막 형성방법
KR20020050911A (ko) 반도체 소자의 소자 격리층 형성 방법
KR20030008053A (ko) 반도체 소자의 소자분리막 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100624

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee