JP3826446B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP3826446B2 JP3826446B2 JP20399596A JP20399596A JP3826446B2 JP 3826446 B2 JP3826446 B2 JP 3826446B2 JP 20399596 A JP20399596 A JP 20399596A JP 20399596 A JP20399596 A JP 20399596A JP 3826446 B2 JP3826446 B2 JP 3826446B2
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- silicon
- film
- silicon oxide
- silicon nitride
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Local Oxidation Of Silicon (AREA)
- Element Separation (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体装置に於ける、素子分離領域形成技術に関するものである。
【０００２】
【従来の技術】
半導体装置の微細化が進むに従い、従来問題とならなかった事が顕在化してきた。工程が簡単で特性が安定している素子分離形成方法として一般的なＬＯＣＯＳによる素子分離法では、バーズビークが素子能動領域に伸びてしまうため、設計上では、能動であるはずの領域が実際には能動になっておらず、素子の十分な特性が得られないばかりか、厳しいデザインルールの設定によっては、能動領域が消失してしまい、半導体装置として使用不可能なものになってしまうことになる。逆に、その能動領域を確保するために、デザインルールを律則してしまっている。また、一方で、能動領域中まで伸びたバーズビークを、後の工程中にウエットエッチなどによって除去したとしても、バーズビークの存在していた領域は平坦性が悪化して、素子特性の変動を招きやすくするだけでなく、ゲート電極の配線などのフォト時のフォーカスのずれなどを引き起こし制御性をも悪化させてしまっている。
【０００３】
以下、図１に従って従来のＬＯＣＯＳによる素子分離法を説明する。
【０００４】
まず、シリコン基板１１を熱酸化によりシリコン酸化膜１２を形成し、更に、シリコン窒化膜１３を堆積する（図１（ａ）参照）。次に、フォトリソ技術により、フォトレジスト１４を素子分離領域が形成される部分が開口されるようにパターニングをし、そのフォトレジストをマスクにして、シリコン窒化膜１３をエッチングする（図１（ｂ）参照）。次に、フォトレジスト１４を剥離した後、開口部を選択的に酸化し、素子分離のＬＯＣＯＳとなる第２シリコン酸化膜１５を形成する。（図１（ｃ）参照）そして、シリコン窒化膜１３を剥離することにより、シリコン基板を素子能動領域と素子分離領域に分離する。
【０００５】
一方、バーズビークの伸びを抑える目的で、酸化種のパッドシリコン酸化膜への拡散を抑制するために、素子分離のためのシリコン酸化膜形成前に露出してしまうパッドシリコン酸化膜の露出した側壁をシリコン窒化膜で覆うという方法も考案されている。
【０００６】
以下、図２に従ってシリコン窒化膜の側壁の形成により、バーズビークの伸びを抑える方法を説明する。
【０００７】
まず、シリコン基板２１上に、第１シリコン酸化膜２２、第１シリコン窒化膜２３を順次形成する（図２（ａ）参照）。次に、フォトリソ技術により、フォトレジスト２４を素子分離領域が形成される部分が開口されるようにパターニングをし、そのフォトレジストをマスクにして、第１シリコン窒化膜２３及び第１シリコン酸化膜をエッチングする（図２（ｂ）参照）。次に、フォトレジスト２４を剥離した後、さらに、第２シリコン窒化膜２５を堆積する。（図２（ｃ）参照）。全面エッチバックを行い、露出していた第１シリコン酸化膜の側壁を覆うように、第２シリコン窒化膜の側壁２６を形成する。（図２（ｄ）参照）。その後、第１、第２シリコン窒化膜をマスクにして、選択的に酸化し、素子分離のＬＯＣＯＳとなる第２シリコン酸化膜２７を形成する。（図２（ｅ）参照）そして、第１、第２シリコン窒化膜２３を剥離することにより、シリコン基板を素子能動領域と素子分離領域に分離する。
【０００８】
【発明が解決しようとする課題】
しかしながら、前記従来技術によるＬＯＣＯＳにより素子分離領域を形成した場合、素子分離領域の酸化膜形成のための酸化の際、シリコン酸化膜１２まで酸化種が進入して、シリコン窒化膜１３の端の下では酸化が進み、バーズビークが形成されてしまう。一般的にバーズビーク低減をはかるためには、シリコン酸化膜の側面からの酸化膜の進入を抑制することが必要である。このバーズビークの伸び低減のため、シリコン酸化膜を薄膜化する方法があるが、シリコン窒化膜のエッチングの際基板の損傷を引き起こすことや、ＬＯＣＯＳ酸化時のシリコン基板へのストレスの緩和が十分ではなくなってしまうため、シリコン基板中に結晶欠陥を発生させ、デバイス特性上問題がある。そのため、シリコン酸化膜の薄膜化には限界がある。また、シリコン窒化膜を厚膜化する方法もあるが、これもまた、ＬＯＣＯＳの酸化の際にシリコン基板へのストレスを増大させてしまうため、厚膜化にも限界がある。また、ＬＯＣＯＳの酸化膜厚を減ずる方法もあるが、素子分離能力を低下させてしまうため、やはり限界がある。
【０００９】
一方で、シリコン窒化膜の側壁膜により、パッドシリコン酸化膜への酸化種の拡散を抑制する方法も、シリコン窒化膜を形成する工程とそのシリコン窒化膜をエッチバックするという工程が増加することにより、コストの高いプロセスになってしまう。
【００１０】
そこで、本発明はこのような問題を解決するもので、その目的とする所は、素子分離領域形成の酸化時に、シリコン基板中へのストレスの緩和をはかりながら、酸化種がシリコン酸化膜に到達する距離を長くして、バーズビークの発生を抑制し、デバイス特性を良好に維持しながら、微細化を容易にでき、かつ、工程数の増加を削減することを提供するところにある。
【００１１】
【課題を解決するための手段】
本発明の半導体装置の製造方法は、ａ）シリコン基板上に第１シリコン酸化膜を形成する工程と、ｂ）前記第１シリコン酸化膜上にシリコン窒化膜を形成する工程と、ｃ）フォトリソ法により、フォトレジストをパターニングする工程と、ｄ）前記フォトレジストのパターンをマスクとして、前記シリコン窒化膜と第１シリコン酸化膜をエッチングする工程と、ｅ）前記フォトレジスト除去を行い、前記第１シリコン酸化膜の側面に、アルゴンプラズマにより、プラズマ中のアルゴンイオンが前記シリコン窒化膜の上縁部をエッチングし、該エッチングされた窒化物が側壁膜として前記シリコン窒化膜の下縁部に堆積することで、前記シリコン窒化膜の側壁膜を形成する工程と、ｆ）前記シリコン窒化膜と前記シリコン窒化膜の側壁膜をマスクにして、選択的に酸化を行い第２シリコン酸化膜を形成する工程と、ｇ）前記シリコン窒化膜を除去する工程とを有することを特徴とする。
【００３５】
【発明の実施の形態】
以下、本発明の半導体装置の製造方法の実施例を図面によって説明する。
【００３６】
図３（ａ）〜図３（ｄ）は本発明の第１の実施例である。まず、シリコン基板３１を１０００℃ドライ酸素雰囲気にて酸化し第１シリコン酸化膜３２を２０ｎｍ形成する。このとき、シリコン酸化膜形成後、例えば、１０５０℃アンモニア雰囲気にて電気炉により第１シリコン酸化膜を窒化させ窒化酸化膜化してもよい。次に、シリコン窒化膜３３を減圧ＣＶＤ法により１６０ｎｍ程度堆積する。尚、この際、シリコン窒化膜中に、イオン注入や酸素雰囲気による熱処理などにより酸素を導入して、窒化酸化膜化するのも一例である。（図３（ａ）参照）次に、フォトリソ技術により、フォトレジスト３４を素子分離領域が形成される部分が開口されるようにパターニングを行い、そのフォトレジストをマスクにして、シリコン窒化膜３３及び第１シリコン酸化膜３２、もしくは、窒化酸化膜３２を異方性ドライエッチングにより除去する（図３（ｂ）参照）。次に、フォトレジスト３４を剥離する。この段階、窒化酸化膜化しなかった第１シリコン酸化膜を露出された側壁から、上記同様にアンモニア雰囲気で電気炉によるアニールで窒化酸化膜化してもよい。ただし、窒化酸化膜化するのは、第１シリコン酸化膜の側壁のみにとどめる。この後、アルゴンイオンを１００ｍＴｏｒｒ程度、ＲＦパワー８００Ｗ程度のバイアス下で約３分程度照射することによって、シリコン窒化膜による側壁膜３５を形成する。即ち、プラズマ中のアルゴンイオンが第１シリコン窒化膜３３の上縁部をエッチングし、該エッチングされた窒化物が側壁膜３５として大１シリコン窒化膜の下縁部に堆積するものである。（図３（ｃ）参照）ひき続いてシリコン基板を１０００℃ウエット酸化雰囲気で熱酸化を行い、素子分離のために酸化膜であるＬＯＣＯＳとなる第２シリコン酸化膜３６を形成する。（図３（ｄ））尚、第２シリコン酸化膜形成時のストレス緩和のために、第１シリコン酸化膜形成後、多結晶シリコンを、例えば、減圧ＣＶＤ法により、５０ｎｍ程度堆積、引き続いて、上記のようにシリコン窒化膜を形成するという工程を経るのもよい。
【００３７】
上記の第１の実施例では、ＬＯＣＯＳになる第２シリコン酸化膜３６の形成時の酸化の際、シリコン窒化膜の覆いにより、酸化種が直接第１シリコン酸化膜に到達しないため、バーズビークの成長が抑制され、素子能動領域の減少を抑制することができる。また、第１シリコン酸化膜を窒化酸化膜化することにより、シリコン基板中を介して到達してくる酸化種による酸化そのものも抑制することができ、バーズビークの伸びはいっそう抑制できる。また、シリコン窒化膜、第１シリコン酸化膜をエッチングしたのち、側壁から第１シリコン酸化膜を窒化した場合でも同様な効果が得られる。多結晶シリコンを第１シリコン酸化膜とシリコン窒化膜の間に挿入した場合は、第２シリコン酸化形成時のストレスも緩和できる。
【００３８】
図４（ａ）〜図４（ｄ）は本発明の第２の実施例である。まず、シリコン基板４１を１０００℃ドライ酸素雰囲気にて酸化し第１シリコン酸化膜４２を２０ｎｍ形成する。この時、例えば、１０５０℃アンモニア雰囲気にて電気炉により第１シリコン酸化膜を窒化酸化膜化し、第１シリコン酸化膜を変えて、窒化酸化膜４２を形成する方法もよい。その後、第１シリコン窒化膜を減圧ＣＶＤ法により１６０ｎｍ程度堆積する。（図４（ａ）参照）尚、この際、シリコン窒化膜中に、イオン注入や酸素雰囲気による熱処理などにより酸素を導入して、窒化酸化膜化するのも一例である。次に、フォトリソ技術により、フォトレジスト４４を素子分離領域が形成される部分が開口されるようにパターニングを行い、そのフォトレジストをマスクにして、シリコン窒化膜４３及び第１シリコン酸化膜４２、さらにシリコン基板４１を５０ｎｍ程度を異方性ドライエッチングにより除去する（図４（ｂ）参照）。次に、フォトレジスト４４を剥離する。この段階で、窒化酸化膜化しなかった第１シリコン酸化膜を窒化酸化膜化してもよい。ただし、窒化酸化膜が形成されるのは、露出している第シリコン酸化膜の側壁のみにとどめる。その後、アルゴンイオンを１００ｍＴｏｒｒ程度、ＲＦパワー８００Ｗ程度で約３分程度照射することによって、側壁膜４５を形成する。（図４（ｃ）参照）ひき続いてシリコン基板を１０００℃ウエット酸化雰囲気で熱酸化を行い、素子分離のために酸化膜であるＬＯＣＯＳとなる第２シリコン酸化膜４６を形成する。（図４（ｄ））尚、第２シリコン酸化膜形成時のストレス緩和のために、第１シリコン酸化膜形成後、多結晶シリコンを、例えば、減圧ＣＶＤ法により、５０ｎｍ程度堆積、引き続いて、上記のようにシリコン窒化膜を形成するという工程を経るのもよい。
【００３９】
上記の第２の実施例では、シリコン基板をエッチングした後に、第２シリコン酸化膜の形成を行うため、基板の平坦性は向上している。また、第２シリコン酸化膜４６の形成時の酸化の際、酸化種がシリコン窒化膜４５により直接第１シリコン酸化膜４２に到達することを妨げられるため、バーズビークの成長が抑制され、素子能動領域を減少を抑制することができる。また、第１シリコン酸化膜４２を窒化酸化膜化した場合では、シリコン基板中を介して到達してくる酸化種による酸化そのものも抑制することができ、バーズビークの伸びはいっそう抑制できる。また、シリコン窒化膜４３、第１シリコン酸化膜４２をエッチングしたのち、側壁から第１シリコン酸化膜を窒化した場合でも同様な効果が得られる。多結晶シリコンを第１シリコン酸化膜とシリコン窒化膜の間に挿入した場合は、第２シリコン酸化形成時のストレスも緩和できる。
【００４０】
図５（ａ）〜図５（ｅ）は本発明の第３の実施例である。まず、シリコン基板５１を１０００℃ドライ酸素雰囲気にて酸化し第１シリコン酸化膜５２を２０ｎｍ形成する。この時、例えば、１０５０℃アンモニア雰囲気にて電気炉により第１シリコン酸化膜を窒化酸化膜化し、第１シリコン酸化膜を変えて、窒化酸化膜５２を形成する方法もよい。その後、第１シリコン窒化膜を減圧ＣＶＤ法により１６０ｎｍ程度堆積する。（図５（ａ）参照）尚、この際、シリコン窒化膜中に、イオン注入や酸素雰囲気による熱処理などにより酸素を導入して、窒化酸化膜化するのも一例である。次に、フォトリソ技術により、フォトレジスト５４を素子分離領域が形成される部分が開口されるようにパターニングを行う。（図５（ｂ））。そのフォトレジストをマスクにして、シリコン窒化膜５３及び第１シリコン酸化膜５２を異方性ドライエッチングにより選択的にエッチングする。その後、フォトレジスト５４を剥離した後、アルゴンイオンを１００ｍＴｏｒｒ程度、ＲＦパワー８００Ｗ程度で約３分程度照射することによって、シリコン窒化膜による側壁膜５５を形成する。（図５（ｃ））ただし、このアルゴンプラズマ処理を行う前に、窒化酸化膜化しなかった第１シリコン酸化膜の側壁を窒化酸化膜化してもよい。次に、前記シリコン窒化膜およびその側壁膜をマスクにして、シリコン基板５０ｎｍ程度を異方性ドライエッチングにより選択的に除去する（図５（ｄ）参照）。ひき続いてシリコン基板を１０００℃ウエット酸化雰囲気で熱酸化を行い、素子分離のために酸化膜であるＬＯＣＯＳとなる第２シリコン酸化膜５６を形成する。（図５（ｅ））尚、第２シリコン酸化膜形成時のストレス緩和のために、第１シリコン酸化膜形成後、多結晶シリコンを、例えば、減圧ＣＶＤ法により、５０ｎｍ程度堆積、引き続いて、上記のようにシリコン窒化膜を形成するという工程を経るのもよい。
【００４１】
上記の第３の実施例では、シリコン基板をエッチングする前にシリコン窒化膜による側壁膜を形成し、その側壁膜をマスクにして、シリコン基板をエッチングするために、同図（ｂ）で行ったパターニングされたフォトレジストよりも、素子分離領域を形成するための開口部分を小さくできる。また、シリコン基板をエッチングした後、第２シリコン酸化膜の形成を行うため、基板の平坦性は向上している。また、第２シリコン酸化膜５６の形成時の酸化の際、酸化種がシリコン窒化膜５５により直接第１シリコン酸化膜５２に到達することを妨げられるため、バーズビークの成長が抑制され、素子能動領域を減少を抑制することができる。また、第１シリコン酸化膜５２を窒化酸化膜化した場合では、シリコン基板中を介して到達してくる酸化種による酸化そのものも抑制することができ、バーズビークの伸びはいっそう抑制できる。また、シリコン窒化膜５３、第１シリコン酸化膜５２をエッチングしたのち、側壁から第１シリコン酸化膜を窒化した場合でも同様な効果が得られる。多結晶シリコンを第１シリコン酸化膜とシリコン窒化膜の間に挿入した場合は、第２シリコン酸化形成時のストレスも緩和できる。
【００４２】
図６（ａ）〜図６（ｅ）は本発明の第４の実施例である。まず、シリコン基板６１を１０００℃ドライ酸素雰囲気にて酸化し第１シリコン酸化膜６２を２０ｎｍ形成する。この時、１０５０℃窒素雰囲気にて電気炉により第１シリコン酸化膜を窒化酸化膜化し窒化酸化膜６２を形成する方法もよい。その後、シリコン窒化膜６３を減圧ＣＶＤ法により１６０ｎｍ程度堆積する。（図６（ａ）参照）尚、この際、シリコン窒化膜中に、イオン注入や酸素雰囲気による熱処理などにより酸素を導入して、窒化酸化膜化するのも一例である。次に、フォトリソ技術により、フォトレジスト６４を素子分離領域が形成される部分が開口されるようにパターニングを行い、そのフォトレジストをマスクにして、シリコン窒化膜６３及び第１シリコン酸化膜６２、さらにシリコン基板５０ｎｍ程度を異方性ドライエッチングにより除去する（図６（ｂ）参照）。この段階で、窒化酸化膜化しなかったシリコン酸化膜６２を窒化酸化膜化してもよい。ただし、窒化酸化膜が形成されるのは、露出している第シリコン酸化膜の側壁のみにとどめる。次に、フォトレジスト６４を剥離した後、１０００℃ドライ酸素雰囲気にて第３シリコン酸化膜６７を１０ｎｍ〜２０ｎｍ程度形成する。（図６（ｃ））ここでの酸化では、酸化時間が短時間で行われるため、バーズビークはほとんど伸びない。この後、アルゴンイオンを１００ｍＴｏｒｒ程度、ＲＦパワー８００Ｗ程度で約３分程度照射することによって、側壁膜６６を形成する。（図６（ｄ））ひき続いてシリコン基板を１０００℃ウエット酸化雰囲気で熱酸化を行い、素子分離のために酸化膜であるＬＯＣＯＳ６７を形成する。（図６（ｅ））尚、第２シリコン酸化膜形成時のストレス緩和のために、第１シリコン酸化膜形成後、多結晶シリコンを、例えば、減圧ＣＶＤ法により、５０ｎｍ程度堆積、引き続いて、上記のようにシリコン窒化膜を形成するという工程を経るのもよい。
【００４３】
上記の第４の実施例では、シリコン窒化膜による側壁膜６５を形成する前に、薄く酸化膜をシリコン基板に形成するため、第２シリコン酸化膜形成時のストレスが緩和できる。また、第２シリコン酸化膜形成時の酸化の際、酸化種が直接第１シリコン酸化膜に到達しないため、バーズビークの成長が抑制され、素子能動領域を減少を抑制することができる。また、第１シリコン酸化膜を窒化した場合、シリコン基板を介して到達した酸化種による酸化そのものを抑制できるため、バーズビークの伸びをおさえれる。第３シリコン酸化膜６７を窒化した場合も同様の効果が期待できると同時に、ストレス緩衝膜にもなるので、前記と同様にデバイス特性も安定である。また、シリコン基板をエッチングして、第２シリコン酸化膜を形成するため、基板の平坦性に優れている。
【００４４】
【発明の効果】
以上説明したように、手段１によれば、従来一般的に行われているＬＯＣＯＳ素子分離法に対して、パッドシリコン酸化膜の薄膜化や窒化膜の厚膜化などの方法によってバーズビークの伸びを抑える方法とは異なるため、シリコン基板のエッチングによる損傷やシリコン基板へのストレス増大による結晶欠陥の発生をさせることなく、バーズビークの低減ができる。
【００４５】
また、シリコン窒化膜の側壁膜の形成の際、従来はシリコン窒化膜の堆積と異方性ドライエッチングの２工程を要し形成したが、本発明では、アルゴンプラズマ１工程で側壁膜を形成することができるので、工程数が減少し、低コストで、かつ、短時間で所望形状を確保できるいう効果がある。
【００４６】
一方バーズビークの低減による効果そのものとして、素子能動領域に形成される素子のしきい電圧の変動など、狭チャンネル効果などの特性変動を抑制することが可能になり、さらにはデバイスの微細化が可能になる。また、ＬＯＣＯＳ形成後の工程によるバーズビークの後退、例えば、ゲート酸化膜前の洗浄によってバーズビークの後退により素子能動領域の湾曲が抑制できるため、ゲート電極形成の際のフォトのフォーカスマージンを稼ぐことができ、結果的にゲート電極の寸法制御性などの向上が期待でき素子や回路の安定性もはかることができる。
【００４７】
手段２によれば、手段１の効果に加え、更に、シリコン基板へのストレスの緩和がはかれるため、ＬＯＣＯＳ形成時の酸化の際に注意すべきシリコン基板中の結晶欠陥を抑制することができ、より安定したデバイス特性の確保が期待できる。
【００４８】
手段３によれば、手段１の効果に加え、パッドシリコン酸化膜に代わり、窒化酸化膜を用いるため、酸化種がパッドの膜まで進入してきても酸化そのものを抑制するため、バーズビークの伸びをいっそう抑えられる。
【００４９】
手段４によれば、手段３の効果に加え、ＬＯＣＯＳ形成時の酸化の際のシリコン基板へのストレスが緩和できるため、結晶欠陥の発生を抑制できる。
【００５０】
手段５によれば、手段１の効果に加え、ＬＯＣＯＳをシリコン基板中に半ば埋め込むため、基板の平坦性に優れる。
【００５１】
手段６によれば、手段５の効果に加え、更に、シリコン基板へのストレスの緩和がはかれるため、ＬＯＣＯＳ形成時の酸化の際に注意すべきシリコン基板中の結晶欠陥を抑制することができ、より安定したデバイス特性の確保が期待できる。
【００５２】
手段７によれば、手段５の効果に加え、パッドシリコン酸化膜に代わり、窒化酸化膜を用いるため、酸化種がパッドの膜まで進入してきても酸化そのものを抑制するため、バーズビークの伸びをいっそう抑えられる。
【００５３】
手段８によれば、手段７の効果に加え、ＬＯＣＯＳ形成時の酸化の際のシリコン基板へのストレスが緩和できるため、結晶欠陥の発生を抑制できる。
【００５４】
手段９によれば、手段５の効果に加え、シリコン基板エッチングをシリコン窒化膜側壁膜形成後に行うため、フォト時の素子分離寸法をさらに小さくできるため、フォトの抜けが厳しくなるような微細な寸法の素子分離寸法でも、この点を利用して、フォトの抜けを補償することができる。
【００５５】
手段１０によれば、手段９の効果に加え、更に、シリコン基板へのストレスの緩和がはかれるため、ＬＯＣＯＳ形成時の酸化の際に注意すべきシリコン基板中の結晶欠陥を抑制することができ、より安定したデバイス特性の確保が期待できる。
【００５６】
手段１１によれば、手段９の効果に加え、パッドシリコン酸化膜に代わり、窒化酸化膜を用いるため、酸化種がパッドの膜まで進入してきても酸化そのものを抑制するため、バーズビークの伸びをいっそう抑えられる。
【００５７】
手段１２によれば、手段１１の効果に加え、ＬＯＣＯＳ形成時の酸化の際のシリコン基板へのストレスが緩和できるため、結晶欠陥の発生を抑制できる。
【００５８】
手段１３によれば、手段５の効果に加え、シリコン窒化膜の側壁とシリコン基板との間にシリコン酸化膜が存在するため、ＬＯＣＯＳ形成時の酸化の際、特に、基板に対して、水平方向シリコン基板へのストレスを緩和できるため、結晶欠陥の発生を抑制することができる。
【００５９】
手段１４によれば、手段１３の効果に加え、更に、シリコン基板へのストレス、特に垂直方向へのストレスの緩和がはかれるため、ＬＯＣＯＳ形成時の酸化の際に注意すべきシリコン基板中の結晶欠陥を抑制することができ、より安定したデバイス特性の確保が期待できる。
【００６０】
手段１５によれば、手段１３の効果に加え、パッドシリコン酸化膜に代わり、窒化酸化膜を用いるため、酸化種がパッドの膜まで進入してきても酸化そのものを抑制するため、バーズビークの伸びをいっそう抑えられる。
【００６１】
手段１６によれば、手段１５の効果に加え、更に、いっそうＬＯＣＯＳ形成時の酸化の際のシリコン基板へのストレスが緩和できるため、結晶欠陥の発生を抑制できる。
【００６２】
手段１７によれば、手段１の効果に加え、バーズビークが形成されやすい部位に限ってパッドシリコン酸化膜が窒化されているため、ＬＯＣＯＳ形成時の酸化の際、窒化されたパッドシリコン酸化膜に、酸化種が到達しても、酸化は進まず、バーズビークの伸びは抑えることが可能である。
【００６３】
手段１８によれば、手段１７の効果に加え、更に、シリコン基板へのストレスの緩和がはかれるため、ＬＯＣＯＳ形成時の酸化の際に注意すべきシリコン基板中の結晶欠陥を抑制することができ、より安定したデバイス特性の確保が期待できる。
【００６４】
手段１９によれば、手段５の効果に加え、バーズビークが形成されやすい部位に限ってパッドシリコン酸化膜が窒化されているため、ＬＯＣＯＳ形成時の酸化の際、窒化されたパッドシリコン酸化膜に、酸化種が到達しても、酸化は進まず、バーズビークの伸びは抑えることが可能である。
【００６５】
手段２０によれば、手段１９の効果に加え、更に、シリコン基板へのストレスの緩和がはかれるため、ＬＯＣＯＳ形成時の酸化の際に注意すべきシリコン基板中の結晶欠陥を抑制することができ、より安定したデバイス特性の確保が期待できる。
【００６６】
手段２１によれば、手段９の効果に加え、バーズビークが形成されやすい部位に限ってパッドシリコン酸化膜が窒化されているため、ＬＯＣＯＳ形成時の酸化の際、窒化されたパッドシリコン酸化膜に、酸化種が到達しても、酸化は進まず、バーズビークの伸びは抑えることが可能である。
【００６７】
手段２２によれば、手段２１の効果に加え、更に、シリコン基板へのストレスの緩和がはかれるため、ＬＯＣＯＳ形成時の酸化の際に注意すべきシリコン基板中の結晶欠陥を抑制することができ、より安定したデバイス特性の確保が期待できる。
【００６８】
手段２３によれば、手段１３の効果に加え、バーズビークが形成されやすい部位に限ってパッドシリコン酸化膜が窒化されているため、ＬＯＣＯＳ形成時の酸化の際、窒化されたパッドシリコン酸化膜に、酸化種が到達しても、酸化は進まず、バーズビークの伸びは抑えることが可能である。
【００６９】
手段２４によれば、手段２３の効果に加え、更に、シリコン基板へのストレスの緩和がはかれるため、ＬＯＣＯＳ形成時の酸化の際に注意すべきシリコン基板中の結晶欠陥を抑制することができ、より安定したデバイス特性の確保が期待できる。
【図面の簡単な説明】
【図１】従来の第１の半導体装置の製造方法を示す図である。
【図２】従来の第２の半導体装置の製造方法を示す図である。
【図３】本発明の第１の実施例の工程断面図である。
【図４】本発明の第２の実施例の工程断面図である。
【図５】本発明の第３の実施例の工程断面図である。
【図６】本発明の第４の実施例の工程断面図である。
【符号の説明】
１１、２１、３１、４１、５１、６１．．．シリコン基板
１２、２２、３２、４２、５２、６２．．．第１シリコン酸化膜もしくは窒化酸化膜
１３、２３、３３、４３、５３、６３．．．第１シリコン窒化膜
１４、２４、３４、４４、５４、６４．．．フォトレジスト
１５、２７、３６、４６、５６、６６．．．第２シリコン酸化膜（ＬＯＣＯＳ）
２６、３５、４５、５５、６５．．．第２シリコン窒化膜による側壁膜
２５．．．第２シリコン窒化膜
６７．．．第３シリコン酸化膜
【発明の属する技術分野】
本発明は、半導体装置に於ける、素子分離領域形成技術に関するものである。
【０００２】
【従来の技術】
半導体装置の微細化が進むに従い、従来問題とならなかった事が顕在化してきた。工程が簡単で特性が安定している素子分離形成方法として一般的なＬＯＣＯＳによる素子分離法では、バーズビークが素子能動領域に伸びてしまうため、設計上では、能動であるはずの領域が実際には能動になっておらず、素子の十分な特性が得られないばかりか、厳しいデザインルールの設定によっては、能動領域が消失してしまい、半導体装置として使用不可能なものになってしまうことになる。逆に、その能動領域を確保するために、デザインルールを律則してしまっている。また、一方で、能動領域中まで伸びたバーズビークを、後の工程中にウエットエッチなどによって除去したとしても、バーズビークの存在していた領域は平坦性が悪化して、素子特性の変動を招きやすくするだけでなく、ゲート電極の配線などのフォト時のフォーカスのずれなどを引き起こし制御性をも悪化させてしまっている。
【０００３】
以下、図１に従って従来のＬＯＣＯＳによる素子分離法を説明する。
【０００４】
まず、シリコン基板１１を熱酸化によりシリコン酸化膜１２を形成し、更に、シリコン窒化膜１３を堆積する（図１（ａ）参照）。次に、フォトリソ技術により、フォトレジスト１４を素子分離領域が形成される部分が開口されるようにパターニングをし、そのフォトレジストをマスクにして、シリコン窒化膜１３をエッチングする（図１（ｂ）参照）。次に、フォトレジスト１４を剥離した後、開口部を選択的に酸化し、素子分離のＬＯＣＯＳとなる第２シリコン酸化膜１５を形成する。（図１（ｃ）参照）そして、シリコン窒化膜１３を剥離することにより、シリコン基板を素子能動領域と素子分離領域に分離する。
【０００５】
一方、バーズビークの伸びを抑える目的で、酸化種のパッドシリコン酸化膜への拡散を抑制するために、素子分離のためのシリコン酸化膜形成前に露出してしまうパッドシリコン酸化膜の露出した側壁をシリコン窒化膜で覆うという方法も考案されている。
【０００６】
以下、図２に従ってシリコン窒化膜の側壁の形成により、バーズビークの伸びを抑える方法を説明する。
【０００７】
まず、シリコン基板２１上に、第１シリコン酸化膜２２、第１シリコン窒化膜２３を順次形成する（図２（ａ）参照）。次に、フォトリソ技術により、フォトレジスト２４を素子分離領域が形成される部分が開口されるようにパターニングをし、そのフォトレジストをマスクにして、第１シリコン窒化膜２３及び第１シリコン酸化膜をエッチングする（図２（ｂ）参照）。次に、フォトレジスト２４を剥離した後、さらに、第２シリコン窒化膜２５を堆積する。（図２（ｃ）参照）。全面エッチバックを行い、露出していた第１シリコン酸化膜の側壁を覆うように、第２シリコン窒化膜の側壁２６を形成する。（図２（ｄ）参照）。その後、第１、第２シリコン窒化膜をマスクにして、選択的に酸化し、素子分離のＬＯＣＯＳとなる第２シリコン酸化膜２７を形成する。（図２（ｅ）参照）そして、第１、第２シリコン窒化膜２３を剥離することにより、シリコン基板を素子能動領域と素子分離領域に分離する。
【０００８】
【発明が解決しようとする課題】
しかしながら、前記従来技術によるＬＯＣＯＳにより素子分離領域を形成した場合、素子分離領域の酸化膜形成のための酸化の際、シリコン酸化膜１２まで酸化種が進入して、シリコン窒化膜１３の端の下では酸化が進み、バーズビークが形成されてしまう。一般的にバーズビーク低減をはかるためには、シリコン酸化膜の側面からの酸化膜の進入を抑制することが必要である。このバーズビークの伸び低減のため、シリコン酸化膜を薄膜化する方法があるが、シリコン窒化膜のエッチングの際基板の損傷を引き起こすことや、ＬＯＣＯＳ酸化時のシリコン基板へのストレスの緩和が十分ではなくなってしまうため、シリコン基板中に結晶欠陥を発生させ、デバイス特性上問題がある。そのため、シリコン酸化膜の薄膜化には限界がある。また、シリコン窒化膜を厚膜化する方法もあるが、これもまた、ＬＯＣＯＳの酸化の際にシリコン基板へのストレスを増大させてしまうため、厚膜化にも限界がある。また、ＬＯＣＯＳの酸化膜厚を減ずる方法もあるが、素子分離能力を低下させてしまうため、やはり限界がある。
【０００９】
一方で、シリコン窒化膜の側壁膜により、パッドシリコン酸化膜への酸化種の拡散を抑制する方法も、シリコン窒化膜を形成する工程とそのシリコン窒化膜をエッチバックするという工程が増加することにより、コストの高いプロセスになってしまう。
【００１０】
そこで、本発明はこのような問題を解決するもので、その目的とする所は、素子分離領域形成の酸化時に、シリコン基板中へのストレスの緩和をはかりながら、酸化種がシリコン酸化膜に到達する距離を長くして、バーズビークの発生を抑制し、デバイス特性を良好に維持しながら、微細化を容易にでき、かつ、工程数の増加を削減することを提供するところにある。
【００１１】
【課題を解決するための手段】
本発明の半導体装置の製造方法は、ａ）シリコン基板上に第１シリコン酸化膜を形成する工程と、ｂ）前記第１シリコン酸化膜上にシリコン窒化膜を形成する工程と、ｃ）フォトリソ法により、フォトレジストをパターニングする工程と、ｄ）前記フォトレジストのパターンをマスクとして、前記シリコン窒化膜と第１シリコン酸化膜をエッチングする工程と、ｅ）前記フォトレジスト除去を行い、前記第１シリコン酸化膜の側面に、アルゴンプラズマにより、プラズマ中のアルゴンイオンが前記シリコン窒化膜の上縁部をエッチングし、該エッチングされた窒化物が側壁膜として前記シリコン窒化膜の下縁部に堆積することで、前記シリコン窒化膜の側壁膜を形成する工程と、ｆ）前記シリコン窒化膜と前記シリコン窒化膜の側壁膜をマスクにして、選択的に酸化を行い第２シリコン酸化膜を形成する工程と、ｇ）前記シリコン窒化膜を除去する工程とを有することを特徴とする。
【００３５】
【発明の実施の形態】
以下、本発明の半導体装置の製造方法の実施例を図面によって説明する。
【００３６】
図３（ａ）〜図３（ｄ）は本発明の第１の実施例である。まず、シリコン基板３１を１０００℃ドライ酸素雰囲気にて酸化し第１シリコン酸化膜３２を２０ｎｍ形成する。このとき、シリコン酸化膜形成後、例えば、１０５０℃アンモニア雰囲気にて電気炉により第１シリコン酸化膜を窒化させ窒化酸化膜化してもよい。次に、シリコン窒化膜３３を減圧ＣＶＤ法により１６０ｎｍ程度堆積する。尚、この際、シリコン窒化膜中に、イオン注入や酸素雰囲気による熱処理などにより酸素を導入して、窒化酸化膜化するのも一例である。（図３（ａ）参照）次に、フォトリソ技術により、フォトレジスト３４を素子分離領域が形成される部分が開口されるようにパターニングを行い、そのフォトレジストをマスクにして、シリコン窒化膜３３及び第１シリコン酸化膜３２、もしくは、窒化酸化膜３２を異方性ドライエッチングにより除去する（図３（ｂ）参照）。次に、フォトレジスト３４を剥離する。この段階、窒化酸化膜化しなかった第１シリコン酸化膜を露出された側壁から、上記同様にアンモニア雰囲気で電気炉によるアニールで窒化酸化膜化してもよい。ただし、窒化酸化膜化するのは、第１シリコン酸化膜の側壁のみにとどめる。この後、アルゴンイオンを１００ｍＴｏｒｒ程度、ＲＦパワー８００Ｗ程度のバイアス下で約３分程度照射することによって、シリコン窒化膜による側壁膜３５を形成する。即ち、プラズマ中のアルゴンイオンが第１シリコン窒化膜３３の上縁部をエッチングし、該エッチングされた窒化物が側壁膜３５として大１シリコン窒化膜の下縁部に堆積するものである。（図３（ｃ）参照）ひき続いてシリコン基板を１０００℃ウエット酸化雰囲気で熱酸化を行い、素子分離のために酸化膜であるＬＯＣＯＳとなる第２シリコン酸化膜３６を形成する。（図３（ｄ））尚、第２シリコン酸化膜形成時のストレス緩和のために、第１シリコン酸化膜形成後、多結晶シリコンを、例えば、減圧ＣＶＤ法により、５０ｎｍ程度堆積、引き続いて、上記のようにシリコン窒化膜を形成するという工程を経るのもよい。
【００３７】
上記の第１の実施例では、ＬＯＣＯＳになる第２シリコン酸化膜３６の形成時の酸化の際、シリコン窒化膜の覆いにより、酸化種が直接第１シリコン酸化膜に到達しないため、バーズビークの成長が抑制され、素子能動領域の減少を抑制することができる。また、第１シリコン酸化膜を窒化酸化膜化することにより、シリコン基板中を介して到達してくる酸化種による酸化そのものも抑制することができ、バーズビークの伸びはいっそう抑制できる。また、シリコン窒化膜、第１シリコン酸化膜をエッチングしたのち、側壁から第１シリコン酸化膜を窒化した場合でも同様な効果が得られる。多結晶シリコンを第１シリコン酸化膜とシリコン窒化膜の間に挿入した場合は、第２シリコン酸化形成時のストレスも緩和できる。
【００３８】
図４（ａ）〜図４（ｄ）は本発明の第２の実施例である。まず、シリコン基板４１を１０００℃ドライ酸素雰囲気にて酸化し第１シリコン酸化膜４２を２０ｎｍ形成する。この時、例えば、１０５０℃アンモニア雰囲気にて電気炉により第１シリコン酸化膜を窒化酸化膜化し、第１シリコン酸化膜を変えて、窒化酸化膜４２を形成する方法もよい。その後、第１シリコン窒化膜を減圧ＣＶＤ法により１６０ｎｍ程度堆積する。（図４（ａ）参照）尚、この際、シリコン窒化膜中に、イオン注入や酸素雰囲気による熱処理などにより酸素を導入して、窒化酸化膜化するのも一例である。次に、フォトリソ技術により、フォトレジスト４４を素子分離領域が形成される部分が開口されるようにパターニングを行い、そのフォトレジストをマスクにして、シリコン窒化膜４３及び第１シリコン酸化膜４２、さらにシリコン基板４１を５０ｎｍ程度を異方性ドライエッチングにより除去する（図４（ｂ）参照）。次に、フォトレジスト４４を剥離する。この段階で、窒化酸化膜化しなかった第１シリコン酸化膜を窒化酸化膜化してもよい。ただし、窒化酸化膜が形成されるのは、露出している第シリコン酸化膜の側壁のみにとどめる。その後、アルゴンイオンを１００ｍＴｏｒｒ程度、ＲＦパワー８００Ｗ程度で約３分程度照射することによって、側壁膜４５を形成する。（図４（ｃ）参照）ひき続いてシリコン基板を１０００℃ウエット酸化雰囲気で熱酸化を行い、素子分離のために酸化膜であるＬＯＣＯＳとなる第２シリコン酸化膜４６を形成する。（図４（ｄ））尚、第２シリコン酸化膜形成時のストレス緩和のために、第１シリコン酸化膜形成後、多結晶シリコンを、例えば、減圧ＣＶＤ法により、５０ｎｍ程度堆積、引き続いて、上記のようにシリコン窒化膜を形成するという工程を経るのもよい。
【００３９】
上記の第２の実施例では、シリコン基板をエッチングした後に、第２シリコン酸化膜の形成を行うため、基板の平坦性は向上している。また、第２シリコン酸化膜４６の形成時の酸化の際、酸化種がシリコン窒化膜４５により直接第１シリコン酸化膜４２に到達することを妨げられるため、バーズビークの成長が抑制され、素子能動領域を減少を抑制することができる。また、第１シリコン酸化膜４２を窒化酸化膜化した場合では、シリコン基板中を介して到達してくる酸化種による酸化そのものも抑制することができ、バーズビークの伸びはいっそう抑制できる。また、シリコン窒化膜４３、第１シリコン酸化膜４２をエッチングしたのち、側壁から第１シリコン酸化膜を窒化した場合でも同様な効果が得られる。多結晶シリコンを第１シリコン酸化膜とシリコン窒化膜の間に挿入した場合は、第２シリコン酸化形成時のストレスも緩和できる。
【００４０】
図５（ａ）〜図５（ｅ）は本発明の第３の実施例である。まず、シリコン基板５１を１０００℃ドライ酸素雰囲気にて酸化し第１シリコン酸化膜５２を２０ｎｍ形成する。この時、例えば、１０５０℃アンモニア雰囲気にて電気炉により第１シリコン酸化膜を窒化酸化膜化し、第１シリコン酸化膜を変えて、窒化酸化膜５２を形成する方法もよい。その後、第１シリコン窒化膜を減圧ＣＶＤ法により１６０ｎｍ程度堆積する。（図５（ａ）参照）尚、この際、シリコン窒化膜中に、イオン注入や酸素雰囲気による熱処理などにより酸素を導入して、窒化酸化膜化するのも一例である。次に、フォトリソ技術により、フォトレジスト５４を素子分離領域が形成される部分が開口されるようにパターニングを行う。（図５（ｂ））。そのフォトレジストをマスクにして、シリコン窒化膜５３及び第１シリコン酸化膜５２を異方性ドライエッチングにより選択的にエッチングする。その後、フォトレジスト５４を剥離した後、アルゴンイオンを１００ｍＴｏｒｒ程度、ＲＦパワー８００Ｗ程度で約３分程度照射することによって、シリコン窒化膜による側壁膜５５を形成する。（図５（ｃ））ただし、このアルゴンプラズマ処理を行う前に、窒化酸化膜化しなかった第１シリコン酸化膜の側壁を窒化酸化膜化してもよい。次に、前記シリコン窒化膜およびその側壁膜をマスクにして、シリコン基板５０ｎｍ程度を異方性ドライエッチングにより選択的に除去する（図５（ｄ）参照）。ひき続いてシリコン基板を１０００℃ウエット酸化雰囲気で熱酸化を行い、素子分離のために酸化膜であるＬＯＣＯＳとなる第２シリコン酸化膜５６を形成する。（図５（ｅ））尚、第２シリコン酸化膜形成時のストレス緩和のために、第１シリコン酸化膜形成後、多結晶シリコンを、例えば、減圧ＣＶＤ法により、５０ｎｍ程度堆積、引き続いて、上記のようにシリコン窒化膜を形成するという工程を経るのもよい。
【００４１】
上記の第３の実施例では、シリコン基板をエッチングする前にシリコン窒化膜による側壁膜を形成し、その側壁膜をマスクにして、シリコン基板をエッチングするために、同図（ｂ）で行ったパターニングされたフォトレジストよりも、素子分離領域を形成するための開口部分を小さくできる。また、シリコン基板をエッチングした後、第２シリコン酸化膜の形成を行うため、基板の平坦性は向上している。また、第２シリコン酸化膜５６の形成時の酸化の際、酸化種がシリコン窒化膜５５により直接第１シリコン酸化膜５２に到達することを妨げられるため、バーズビークの成長が抑制され、素子能動領域を減少を抑制することができる。また、第１シリコン酸化膜５２を窒化酸化膜化した場合では、シリコン基板中を介して到達してくる酸化種による酸化そのものも抑制することができ、バーズビークの伸びはいっそう抑制できる。また、シリコン窒化膜５３、第１シリコン酸化膜５２をエッチングしたのち、側壁から第１シリコン酸化膜を窒化した場合でも同様な効果が得られる。多結晶シリコンを第１シリコン酸化膜とシリコン窒化膜の間に挿入した場合は、第２シリコン酸化形成時のストレスも緩和できる。
【００４２】
図６（ａ）〜図６（ｅ）は本発明の第４の実施例である。まず、シリコン基板６１を１０００℃ドライ酸素雰囲気にて酸化し第１シリコン酸化膜６２を２０ｎｍ形成する。この時、１０５０℃窒素雰囲気にて電気炉により第１シリコン酸化膜を窒化酸化膜化し窒化酸化膜６２を形成する方法もよい。その後、シリコン窒化膜６３を減圧ＣＶＤ法により１６０ｎｍ程度堆積する。（図６（ａ）参照）尚、この際、シリコン窒化膜中に、イオン注入や酸素雰囲気による熱処理などにより酸素を導入して、窒化酸化膜化するのも一例である。次に、フォトリソ技術により、フォトレジスト６４を素子分離領域が形成される部分が開口されるようにパターニングを行い、そのフォトレジストをマスクにして、シリコン窒化膜６３及び第１シリコン酸化膜６２、さらにシリコン基板５０ｎｍ程度を異方性ドライエッチングにより除去する（図６（ｂ）参照）。この段階で、窒化酸化膜化しなかったシリコン酸化膜６２を窒化酸化膜化してもよい。ただし、窒化酸化膜が形成されるのは、露出している第シリコン酸化膜の側壁のみにとどめる。次に、フォトレジスト６４を剥離した後、１０００℃ドライ酸素雰囲気にて第３シリコン酸化膜６７を１０ｎｍ〜２０ｎｍ程度形成する。（図６（ｃ））ここでの酸化では、酸化時間が短時間で行われるため、バーズビークはほとんど伸びない。この後、アルゴンイオンを１００ｍＴｏｒｒ程度、ＲＦパワー８００Ｗ程度で約３分程度照射することによって、側壁膜６６を形成する。（図６（ｄ））ひき続いてシリコン基板を１０００℃ウエット酸化雰囲気で熱酸化を行い、素子分離のために酸化膜であるＬＯＣＯＳ６７を形成する。（図６（ｅ））尚、第２シリコン酸化膜形成時のストレス緩和のために、第１シリコン酸化膜形成後、多結晶シリコンを、例えば、減圧ＣＶＤ法により、５０ｎｍ程度堆積、引き続いて、上記のようにシリコン窒化膜を形成するという工程を経るのもよい。
【００４３】
上記の第４の実施例では、シリコン窒化膜による側壁膜６５を形成する前に、薄く酸化膜をシリコン基板に形成するため、第２シリコン酸化膜形成時のストレスが緩和できる。また、第２シリコン酸化膜形成時の酸化の際、酸化種が直接第１シリコン酸化膜に到達しないため、バーズビークの成長が抑制され、素子能動領域を減少を抑制することができる。また、第１シリコン酸化膜を窒化した場合、シリコン基板を介して到達した酸化種による酸化そのものを抑制できるため、バーズビークの伸びをおさえれる。第３シリコン酸化膜６７を窒化した場合も同様の効果が期待できると同時に、ストレス緩衝膜にもなるので、前記と同様にデバイス特性も安定である。また、シリコン基板をエッチングして、第２シリコン酸化膜を形成するため、基板の平坦性に優れている。
【００４４】
【発明の効果】
以上説明したように、手段１によれば、従来一般的に行われているＬＯＣＯＳ素子分離法に対して、パッドシリコン酸化膜の薄膜化や窒化膜の厚膜化などの方法によってバーズビークの伸びを抑える方法とは異なるため、シリコン基板のエッチングによる損傷やシリコン基板へのストレス増大による結晶欠陥の発生をさせることなく、バーズビークの低減ができる。
【００４５】
また、シリコン窒化膜の側壁膜の形成の際、従来はシリコン窒化膜の堆積と異方性ドライエッチングの２工程を要し形成したが、本発明では、アルゴンプラズマ１工程で側壁膜を形成することができるので、工程数が減少し、低コストで、かつ、短時間で所望形状を確保できるいう効果がある。
【００４６】
一方バーズビークの低減による効果そのものとして、素子能動領域に形成される素子のしきい電圧の変動など、狭チャンネル効果などの特性変動を抑制することが可能になり、さらにはデバイスの微細化が可能になる。また、ＬＯＣＯＳ形成後の工程によるバーズビークの後退、例えば、ゲート酸化膜前の洗浄によってバーズビークの後退により素子能動領域の湾曲が抑制できるため、ゲート電極形成の際のフォトのフォーカスマージンを稼ぐことができ、結果的にゲート電極の寸法制御性などの向上が期待でき素子や回路の安定性もはかることができる。
【００４７】
手段２によれば、手段１の効果に加え、更に、シリコン基板へのストレスの緩和がはかれるため、ＬＯＣＯＳ形成時の酸化の際に注意すべきシリコン基板中の結晶欠陥を抑制することができ、より安定したデバイス特性の確保が期待できる。
【００４８】
手段３によれば、手段１の効果に加え、パッドシリコン酸化膜に代わり、窒化酸化膜を用いるため、酸化種がパッドの膜まで進入してきても酸化そのものを抑制するため、バーズビークの伸びをいっそう抑えられる。
【００４９】
手段４によれば、手段３の効果に加え、ＬＯＣＯＳ形成時の酸化の際のシリコン基板へのストレスが緩和できるため、結晶欠陥の発生を抑制できる。
【００５０】
手段５によれば、手段１の効果に加え、ＬＯＣＯＳをシリコン基板中に半ば埋め込むため、基板の平坦性に優れる。
【００５１】
手段６によれば、手段５の効果に加え、更に、シリコン基板へのストレスの緩和がはかれるため、ＬＯＣＯＳ形成時の酸化の際に注意すべきシリコン基板中の結晶欠陥を抑制することができ、より安定したデバイス特性の確保が期待できる。
【００５２】
手段７によれば、手段５の効果に加え、パッドシリコン酸化膜に代わり、窒化酸化膜を用いるため、酸化種がパッドの膜まで進入してきても酸化そのものを抑制するため、バーズビークの伸びをいっそう抑えられる。
【００５３】
手段８によれば、手段７の効果に加え、ＬＯＣＯＳ形成時の酸化の際のシリコン基板へのストレスが緩和できるため、結晶欠陥の発生を抑制できる。
【００５４】
手段９によれば、手段５の効果に加え、シリコン基板エッチングをシリコン窒化膜側壁膜形成後に行うため、フォト時の素子分離寸法をさらに小さくできるため、フォトの抜けが厳しくなるような微細な寸法の素子分離寸法でも、この点を利用して、フォトの抜けを補償することができる。
【００５５】
手段１０によれば、手段９の効果に加え、更に、シリコン基板へのストレスの緩和がはかれるため、ＬＯＣＯＳ形成時の酸化の際に注意すべきシリコン基板中の結晶欠陥を抑制することができ、より安定したデバイス特性の確保が期待できる。
【００５６】
手段１１によれば、手段９の効果に加え、パッドシリコン酸化膜に代わり、窒化酸化膜を用いるため、酸化種がパッドの膜まで進入してきても酸化そのものを抑制するため、バーズビークの伸びをいっそう抑えられる。
【００５７】
手段１２によれば、手段１１の効果に加え、ＬＯＣＯＳ形成時の酸化の際のシリコン基板へのストレスが緩和できるため、結晶欠陥の発生を抑制できる。
【００５８】
手段１３によれば、手段５の効果に加え、シリコン窒化膜の側壁とシリコン基板との間にシリコン酸化膜が存在するため、ＬＯＣＯＳ形成時の酸化の際、特に、基板に対して、水平方向シリコン基板へのストレスを緩和できるため、結晶欠陥の発生を抑制することができる。
【００５９】
手段１４によれば、手段１３の効果に加え、更に、シリコン基板へのストレス、特に垂直方向へのストレスの緩和がはかれるため、ＬＯＣＯＳ形成時の酸化の際に注意すべきシリコン基板中の結晶欠陥を抑制することができ、より安定したデバイス特性の確保が期待できる。
【００６０】
手段１５によれば、手段１３の効果に加え、パッドシリコン酸化膜に代わり、窒化酸化膜を用いるため、酸化種がパッドの膜まで進入してきても酸化そのものを抑制するため、バーズビークの伸びをいっそう抑えられる。
【００６１】
手段１６によれば、手段１５の効果に加え、更に、いっそうＬＯＣＯＳ形成時の酸化の際のシリコン基板へのストレスが緩和できるため、結晶欠陥の発生を抑制できる。
【００６２】
手段１７によれば、手段１の効果に加え、バーズビークが形成されやすい部位に限ってパッドシリコン酸化膜が窒化されているため、ＬＯＣＯＳ形成時の酸化の際、窒化されたパッドシリコン酸化膜に、酸化種が到達しても、酸化は進まず、バーズビークの伸びは抑えることが可能である。
【００６３】
手段１８によれば、手段１７の効果に加え、更に、シリコン基板へのストレスの緩和がはかれるため、ＬＯＣＯＳ形成時の酸化の際に注意すべきシリコン基板中の結晶欠陥を抑制することができ、より安定したデバイス特性の確保が期待できる。
【００６４】
手段１９によれば、手段５の効果に加え、バーズビークが形成されやすい部位に限ってパッドシリコン酸化膜が窒化されているため、ＬＯＣＯＳ形成時の酸化の際、窒化されたパッドシリコン酸化膜に、酸化種が到達しても、酸化は進まず、バーズビークの伸びは抑えることが可能である。
【００６５】
手段２０によれば、手段１９の効果に加え、更に、シリコン基板へのストレスの緩和がはかれるため、ＬＯＣＯＳ形成時の酸化の際に注意すべきシリコン基板中の結晶欠陥を抑制することができ、より安定したデバイス特性の確保が期待できる。
【００６６】
手段２１によれば、手段９の効果に加え、バーズビークが形成されやすい部位に限ってパッドシリコン酸化膜が窒化されているため、ＬＯＣＯＳ形成時の酸化の際、窒化されたパッドシリコン酸化膜に、酸化種が到達しても、酸化は進まず、バーズビークの伸びは抑えることが可能である。
【００６７】
手段２２によれば、手段２１の効果に加え、更に、シリコン基板へのストレスの緩和がはかれるため、ＬＯＣＯＳ形成時の酸化の際に注意すべきシリコン基板中の結晶欠陥を抑制することができ、より安定したデバイス特性の確保が期待できる。
【００６８】
手段２３によれば、手段１３の効果に加え、バーズビークが形成されやすい部位に限ってパッドシリコン酸化膜が窒化されているため、ＬＯＣＯＳ形成時の酸化の際、窒化されたパッドシリコン酸化膜に、酸化種が到達しても、酸化は進まず、バーズビークの伸びは抑えることが可能である。
【００６９】
手段２４によれば、手段２３の効果に加え、更に、シリコン基板へのストレスの緩和がはかれるため、ＬＯＣＯＳ形成時の酸化の際に注意すべきシリコン基板中の結晶欠陥を抑制することができ、より安定したデバイス特性の確保が期待できる。
【図面の簡単な説明】
【図１】従来の第１の半導体装置の製造方法を示す図である。
【図２】従来の第２の半導体装置の製造方法を示す図である。
【図３】本発明の第１の実施例の工程断面図である。
【図４】本発明の第２の実施例の工程断面図である。
【図５】本発明の第３の実施例の工程断面図である。
【図６】本発明の第４の実施例の工程断面図である。
【符号の説明】
１１、２１、３１、４１、５１、６１．．．シリコン基板
１２、２２、３２、４２、５２、６２．．．第１シリコン酸化膜もしくは窒化酸化膜
１３、２３、３３、４３、５３、６３．．．第１シリコン窒化膜
１４、２４、３４、４４、５４、６４．．．フォトレジスト
１５、２７、３６、４６、５６、６６．．．第２シリコン酸化膜（ＬＯＣＯＳ）
２６、３５、４５、５５、６５．．．第２シリコン窒化膜による側壁膜
２５．．．第２シリコン窒化膜
６７．．．第３シリコン酸化膜
Claims (1)
- ａ）シリコン基板上に第１シリコン酸化膜を形成する工程と、
ｂ）前記第１シリコン酸化膜上にシリコン窒化膜を形成する工程と、
ｃ）フォトリソ法により、フォトレジストをパターニングする工程と、
ｄ）前記フォトレジストのパターンをマスクとして、前記シリコン窒化膜と第１シリコン酸化膜をエッチングする工程と、
ｅ）前記フォトレジスト除去を行い、前記第１シリコン酸化膜の側面に、アルゴンプラズマにより、プラズマ中のアルゴンイオンが前記シリコン窒化膜の上縁部をエッチングし、該エッチングされた窒化物が側壁膜として前記シリコン窒化膜の下縁部に堆積することで、前記シリコン窒化膜の側壁膜を形成する工程と、
ｆ）前記シリコン窒化膜と前記シリコン窒化膜の側壁膜をマスクにして、選択的に酸化を行い第２シリコン酸化膜を形成する工程と、
ｇ）前記シリコン窒化膜を除去する工程とを有することを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20399596A JP3826446B2 (ja) | 1996-08-01 | 1996-08-01 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20399596A JP3826446B2 (ja) | 1996-08-01 | 1996-08-01 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1050692A JPH1050692A (ja) | 1998-02-20 |
| JP3826446B2 true JP3826446B2 (ja) | 2006-09-27 |
Family
ID=16483039
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20399596A Expired - Fee Related JP3826446B2 (ja) | 1996-08-01 | 1996-08-01 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3826446B2 (ja) |
-
1996
- 1996-08-01 JP JP20399596A patent/JP3826446B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH1050692A (ja) | 1998-02-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2683318B2 (ja) | 半導体素子のフィールド酸化膜形成方法 | |
| US5966606A (en) | Method for manufacturing a MOSFET having a side-wall film formed through nitridation of the gate electrode | |
| JP3826446B2 (ja) | 半導体装置の製造方法 | |
| JPH0817813A (ja) | 半導体装置の製造方法 | |
| JP3178416B2 (ja) | 半導体装置の製造方法 | |
| US5763316A (en) | Substrate isolation process to minimize junction leakage | |
| JPH07211710A (ja) | 半導体デバイスの素子分離膜の形成方法 | |
| US20090170276A1 (en) | Method of Forming Trench of Semiconductor Device | |
| US6245643B1 (en) | Method of removing polysilicon residual in a LOCOS isolation process using an etching selectivity solution | |
| JPH07321102A (ja) | 半導体装置の製造方法 | |
| JP2707901B2 (ja) | 半導体装置の製造方法 | |
| TWI792239B (zh) | 閘介電層的製造方法 | |
| JPH07302791A (ja) | 半導体素子のフィールド酸化膜の形成方法 | |
| JPH05304143A (ja) | 素子分離領域の形成方法 | |
| JP3071133B2 (ja) | 半導体集積回路の製造方法 | |
| KR100209226B1 (ko) | 소자분리를 위한 반도체 장치 제조방법 | |
| KR100311172B1 (ko) | 반도체소자분리방법 | |
| JP2002100670A (ja) | 半導体装置及びその製造方法 | |
| KR100418299B1 (ko) | 반도체소자의필드산화막형성방법 | |
| KR930006731B1 (ko) | 반도체장치의 소자 분리방법 | |
| KR0124643B1 (ko) | 반도체소자의 격리막 형성방법 | |
| JP2000340644A (ja) | 半導体装置の製造方法 | |
| KR0143579B1 (ko) | 반도체 소자의 소자분리막 형성방법 | |
| KR930008540B1 (ko) | 반도체장치의 소자분리방법 | |
| JPH1187333A (ja) | 半導体装置の素子分離領域の形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050324 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060328 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060524 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060613 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060626 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100714 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110714 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110714 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120714 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120714 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130714 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |