KR950002189B1 - 반도체장치의 소자분리방법 - Google Patents
반도체장치의 소자분리방법 Download PDFInfo
- Publication number
- KR950002189B1 KR950002189B1 KR1019920003731A KR920003731A KR950002189B1 KR 950002189 B1 KR950002189 B1 KR 950002189B1 KR 1019920003731 A KR1019920003731 A KR 1019920003731A KR 920003731 A KR920003731 A KR 920003731A KR 950002189 B1 KR950002189 B1 KR 950002189B1
- Authority
- KR
- South Korea
- Prior art keywords
- forming
- layer
- trench
- oxide
- etching
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
Abstract
내용 없음.
Description
제1a도 내지 제1g도는 종래 방법에 의한 반도체장치의 소자분리방법을 설명하기 위해 도시된 단면도들.
제2a도 내지 제2g도는 본 발명에 의한 반도체장치의 소자분리방법을 설명하기 위해 도시된 단면도들.
본 발명은 반도체장치의 제조방법에 관한 것으로, 특히, 사진식각의 한계 및 3차원적 산화현상을 극복하여 고신뢰도 및 고집적도의 반도체장치를 실현하기 위한 반도체장치의 소자분리방법에 관한 것이다. 반도체장치는 미세가공기술의 발전에 힘입어 그 집적도가 매우 빠르게 진척되고 있다. 미세가공기술 중에서도 소자분리기술은 소자를 형성하는 영역의 크기를 최초로 결정한다는 점에서 중요한 항목의 하나이다. 특히, 대용량 메모리에서는 소자분리 치수가 메모리셀 사이즈를 결정하는 커다란 요인이 되고 있어, 근년 그 활발한 연구 개발이 진행되고 있다.
소자분리기술로써 종래 대부분의 반도체장치에 사용되어 온 방법은 선택산화법(LOCal Oxidation Silicon)으로, 반도체기판에 선택적으로 두꺼운 필드산화막을 성장시켜 분리영역으로 사용하는 방법이다.
이는 방법면에서는 가장 간단하지만 버즈비크(Bird's Beak)에 의한 활성영역의 축소 및 채널저지층의 확산에 의한 소자의 전기적특성 저하등의 문제점을 일으켰다.
전술한 LOCOS의 문제점을 해결하기 위한 한 방법으로, 최근 반도체기판을 부분적으로 식각해내어 소자분리영역에 트렌치(trench)를 형성하여 소자간을 분리하는 방법이 제시되었는데, 제1a도 내지 제1g도는 종래 방법에 의한 반도체장치의 소자분리방법을 설명하기 위한 단면도들로써, 소자간의 신뢰성있는 분리를 위해 반도체기판에 트렌치를 형성한 경우이다.
반도체기판(10) 상에 패드산화막(12), 실리콘질화막(14) 및 CVD(Chemical Vapor Deposition)산화막(16)을 차례대로 적층한 후 (제1a도), 분리영역 상에 적층되어 있는 상기 막들을 제거함으로써 트렌치 형성을 위한 개구부(9)를 형성한다(제1b도). 이어서 활성영역에 적층되어 있는 상기 CVD 산화막을 식각마스크로 하고, 반도체기판을 식각대상물로 한 이방성식각 공정을 결과물전면에 행하여 상기 반도체기판에 소정깊이의 트렌치(7)를 형성한 후(제1c도), 기판을 산화분위기에 노출시킴으로써 상기 트렌치의 내벽에 얇은 산화막(19)을 형성한다(제1d도). 이어서, 결과물 전면에 다결정실리콘을 증착하여 상기 트렌치를 메우고, 에치백공정을 통해 상기 트렌치에만 상기 다결정실리콘(20)이 남도록 한다(제1e도). 다결정실리콘(20)으로 메워진 트렌치를 산화분위기에 노출시키면 상기 다결정실리콘의 표면으로부터 이산화실리콘(SiO2)이 생성되기 시작하여 산화시간, 산화분위기 등에 의해 각각 그 모양이 달라지는 필드산화막(20b)이 형성된다. 이때 패드산화막(12)쪽으로 상기 필드산화막이 확장되는 현상이 발생하기는 하나 그 정도가 종래(LOCOS법)보다는 훨씬 줄어들었다(제1f도). 이어서, 활성영역의 반도체기판상에 적층되어 있는 상기 CVD산화막, 실리콘질화막 및 패드산화막을 제거하면 최종적인 필드산화막(20c)이 제1g도처럼 형성된다.
종래 방법에 의한 반도체장치의 소자분리방법에 의하면, 기판에 트렌치를 형성하고, 그 내부를 절연물질로 메운 후, 산화공정을 실시함으로써 버즈비크에 의한 활성영역의 축소와 채널저지층의 확산 등의 문제점들을 해결할 수 있었다. 하지만 반도체장치의 집적화가 가속화 될수록 소자분리영역의 축소도 불가피하게 되었는데, 상술한 소자분리방법에 의하면 사진식각의 한계에 따라 소자분리영역의 크기도 제한되기 때문에 결과적으로 집적화의 한계요인이 됨을 의미한다. 또한, LOCOS법 보다도 버즈비크가 훨씬 줄었다고는 하나, 상기 제1f도의 A부분을 참조하면 알 수 있듯이, 필드산화막의 측면에는 여전히 활성영역으로의 필드산화막 침투가 보여진다. 이는 활성영역의 축소뿐만 아니라. 기판 상에 적층된 물질들을 제거하는 식각공정시 상기 제1g도의 B부분처럼 기판이 과다하게 식각되어 필드산화막 가장자리에 홈이 생성될 수도 있어 소자의 전기적특성을 저하시키는 커다란 요인이 있다.
본 발명의 목적은 사진식각의 한계 이하의 크기로 소자분리막을 형성하기 위한 반도체장치의 소자분리방법을 제공하는데 있다.
본 발명의 다른 목적은 신뢰도 높은 소자분리막 형성을 위한 반도체장치의 소자분리방법을 제공하는데 있다.
본 발명에 의하면, 반도체기판에 제 1 산화저지층을 형성하는 공정, 상기 제 1 산화저지층 상에 식각저지층을 형성하는 공정, 상기 식각저지층상에 제 2 산화저지층을 형성하는 공정, 상기 제 2 산화저지층에 제 1 개구부를 형성하는 공정, 결과물 전면에 제 3 산화 저지층에 제 1 개구부를 형성하는 공정, 결과물 전면에 이방성식각을 행하여 상기 제3 및 제 2 산화저지층을 제거하면서 상기 제 1 산화저지층에 제 2 개구부를 형성하는 공정, 상기 제 2 개구부를 통해 반도체기판을 식각하여 트렌치를 형성하는 공정, 상기 트렌치를 산화성물질로 채우는 공정 및 상기 트렌치 상부에 있는 산화성물질을 산화시켜 필드산화막을 형성하는 공정을 포함하는 것을 특징으로 하는 반도체 장치의 소자분리방법을 제공한다.
이하, 첨부한 도면을 참조하여 본 발명을 더욱 더 자세히 설명하고자 한다.
제2a도 내지 202G도는 본 발명의 방법에 의한 반도체장치의 소자분리방법을 설명하기 위해 도시된 단면도로써, 사진식각의 한계 이하의 크기로 소자분리막을 형성하는 방법을 제시한다.
먼저, 제2a도를 참조하면, 반도체기판(30) 상에 제 1 산화저지층(32), 식각저지층(34), 제 2 산화저지층(36), 제 1 개구부(11) 및 제 3 산화저지층(38)을 형성하는 공정을 도시한 것으로써, 반도체기판(30) 상에 제 1 산화저지층을 예컨대 SixOyNz(x+y+z=1)(Silicon OxyNitride)와 같은 물질을 사용하여 약 300Å~3,000Å 정도의 두께로 형성하고, 그 상부에 식각저지층(34)을, 소정의 이방성식각에 대해 제2 및 제 3 산화저지층(후속공정에서 형성됨)을 구성하는 물질과 그 식각율이 다른 물질, 예컨대 CVD산화막(상기 제2 및 제 3 산화저지층의 식각율이 더 크다)을 사용하여 약 100Å~1,000Å 정도의 두께로 형성한다. 이때 상기 식각저지층의 두께는 반도체기판에 트렌치를 형성하는 이방성식각 공정시, 상기 트렌치가 완성됨과 같이하여 모두 제거될 정도의 두께로 형성됨이 바람직하며, 본 발명에서는 전술한 100Å~1,000Å 정도의 두께로 상기 식각저지층을 형성하였다. 이어서, 상기 식각저지층(34) 상에 제 2 산화저지층(36)을 , 예컨대, SixOyNz와 같은 물질을 사용하여 약 1,000Å~3,000Å 정도의 두께로 형성한 후, 소자분리영역 상에 있는 상기 제 2 산화저지층을 식각대상물로하고 상기 식각저지층(34)을 식각종료점으로 한 이방성식각을 행하여 제 1 개구부(11)를 형성하고, 결과물전면에 임의의 이방성식각에 대해 상기 제 2 산화저지층을 구성하는 물질과 같은 식각율을 갖는 물질( 본 발명에서는 SixOyNz을 사용하였다)을 예컨대, 약 1,000Å~3,000Å 정도의 두께로 도포하여 제 3 산화저지층(38)을 형성한다. 이때, 상기 제 2 산화저지층의 두께는 제 1 개구부의 내부측벽에 제 3 산화저지층으로 된 스페이서가 잘 형성될 정도의 두께여야 하며, 본 발명에서는 약 1,000Å~3,000Å 정도로 하였다. 또한, 본 발명에서는 상기 제 3 산화저지층(38)을 구성하는 물질로, 소정의 이방성식각에 대해 상기 제2 및 제 1 산화저지층을 구성하는 물질과 같은 식각율을 가지는 물질을 사용하였으나, 상기 소정의 이방성식각에 대해 상기 제1, 제2 및 제 3 산화저지층을 구성하는 물질의 식각율에 따라 상기 제1 개구부의 내부 측벽에 형성될 스페이서의 크기가 달라질 뿐만 아니라, 제 2 개구부(후속공정에서 형성됨)의 크기도 달라질 수 있다는 것은 본 발명이 속한 기술분야에서 통상의 지식을 가진자는 명백하게 알 수 있다. 또한 산화저지층으로 사용된 상기 SixOyNz은 그 내부에 함유되는 질소의 함유량에 따라 산화에 대한 면역의 정도를 변화시킬 수 있으며, 이는 상기 산화저지층으로 그 내부에 함유되는 소정의 이온의 양을 조절하여 그 물질의 산화에 대한 면역의 정도를 변화시킬 수 있는 물질이면 무엇이나 사용할 수 있음을 의미한다.
본 발명에서는 나이트러스 옥사이드(nitrous oxide : N2O), 암모니아(NH3) 및 다이크롤로로실란(dichlorosilane ; SiH2Cl2) 가스들을 적절한 몰(Mole) 비율로 혼합하여 700℃~1300℃ 정도의 온도와 200mTorr~500mTorr 정도의 압력하에서 상기 SixOyNz을 형성하였다.
제2b도를 참조하면, 제 2 개구부(5)를 형성하는 공정을 도시한 것으로써, 상기 제 3 산화저지층이 형성되어 있는 결과물전면에 상기 제3, 제2 및 제1산화저지층을 식각대상물로 한 이방성식각을 행하면 상기 제 1 개구부의 내부측벽에 제 3 산화저지층으로 된 스페이서(도시되지 않음)가 생기는 제 1 단계, 상기 스페이서 및 제 2 산화저지층이 부분적으로 제거되면서 상기 제 1 개구부를 통해 표면으로 노출되는 식각저지층이 제거되는 제 2 단계 및 상기 제 2 산화저지층 및 스페이서가 완전히 제거되면서 상기 식각저지층(34)을 식각마스크로하여 제 1 산화저지층이 부분적으로 제거되는 제 3 단계를 거쳐 상기 제 2 개구부(5)가 형성된다. 이때 본 발명에서는 상기 제3, 제2 및 제 1 산화저지층을 같은 물질로 구성하였기 때문에 상기 각 층의 두께에 따라 상기 제 2 개구부의 크기를 조절할 수 있음은 물론이다. 제 1 개구부가 최소피쳐사이즈(사진식각공정을 행하여 얻을 수 있는 최소 크기)로 형성되었다면 상기 제 2 개구부는 상기 최소피쳐사이즈보다 더 작게 형성할 수 있기 때문에 고집적화에 유리하다.
제2c도를 참조하면, 반도체기판에 트렌치(3)을 형성하는 공정을 도시한 것으로써, 제 2 개구부가 형성되어 있는 결과물전면에 상기 식각저지층을 식각마스크로 하고 상기 반도체기판(30)을 식각대상물로 한 이방성식각을 행함으로써 상기 제 2 개구부의 면적과 동일한 크기의 입구를 갖는 상기 트렌치(3)을 형성한다. 이때, 상기 식각저지층은 트렌치 형성을 위한 상기 이방성식각 동안 충분히 견딜 수 있는 두께, 예컨대, 본 발명에서는 약 100Å~1,000Å 정도의 두께로 형성되었기 때문에, 트랜치 형성을 위한 이방성식각 공정에 대해 식각마스크로서의 역할을 충분히 할 수 있다.
제2d도를 참조하면, 트렌치(3) 내벽을 표면처리하여 절연막(39)을 형성하는 공정을 도시한 것으로써, 트렌치가 형성되어 있는 반도체기판을 열산화분위기(저압, 상압 및 고압 포함)에 노출시켜 상기 트렌치의 내벽에 약 100Å~500Å 정도 두께의 산화막을 형성시킨다. 이때, 상기 절연막으로 산화막 대신 SixOyNz막을 형성할 수도 있는데, 이는 상기 트렌치 내벽을 표면처리하는 방법에 따라 달라진다.
제2e도를 참조하면, 트렌치 내에 산화성물질(40)을 채우는 공정을 도시한 것으로써, 그 내벽에 얇은 절연막(39)이 형성된 트렌치가 반도체기판 내에 형성되어 있는 결과물전면에 산화성물질 예컨대, 다결정실리콘을 증착하여 상기 트렌치를 완전히 채운 후, 상기 제 2 개구부의 소정높가지만 채워지도록 상기 다결정실리콘을 에치백한다. 이때 상기 산화성물질은 산화가 가능한 절연물질을 말한다.
제2f도를 참조하면, 필드산화막(40b)을 형성하는 공정을 도시한 것으로써, 상기 산화성물질로 트렌치가 채워진 결과물전면을 열산화분위기(저압, 상압 및 고압 포함)에 노출시켜 상기 산화성물질의 표면부터 소정 두께로 산화막을 형성함으로써 상기 필드산화막(40b)을 완성한다. 이때 상기 필드산화막 C부분처럼 버즈비크가 발생하기는 하나, 그 양은 상기 제 1 산화저지층 내에 함유된 질소양으로 충분히 조절가능하여, 상기 버즈비크를 조절할 수도 있음은 물론이다. 이는 종래방법으로 패드산화막에 의해 3차원적 산화현상(버즈비크)이 크게 나타나지만, 본 발명에서는 패드산화막없이 소자분리공정을 행하기 때문에 상기 3차원적 산화형상을 크게 줄일 수 있다.
제2g도를 참조하면, 제 1 산화저지층을 제거하는 공정을 도시한 것으로써, 필드산화막(상기 제2f도의 참조부호 40b)이 형성된 결과물에 제 1 산화저지층을 식각대상물로 한 습식식각을 행하면 반도체 기판에는 상기 필드산화막만 남게 된다. 이때, 유의해야 할 점은, 종래(제1g도 참조)에는 반도체기판 상에 패드산화막 및 CVD산화막이 적층되어 이를 제거할 때 필드산화막의 가장자리부분(제1g의 B부분)이 과다하게 식각되는 문제가 발생하였으나, 본 발명에서는 그러한 문제가 발생하지 않는다. 이는 상기 제 1 산화저지층을 이루는 SixOyNz과 필드산화막을 이루는 SiO2는 소정의 습식식각에 대해 다른 식각율을 가지기 때문이다.
따라서, 본 발명에 의한 반도체장치의 소자분리방법에 의하면, 최소피쳐사이즈보다 더 작은 크기로 소자분리막을 형성할 수 있고, 버즈비크를 거의 없앨 수 있기 때문에 고집적화에 유리하고, 신뢰도 높은 소자분리막 형성을 가능하게 한다.
본 발명이 상기 실시예에 한정되지 않으며 많은 변형이 본 발명의 기술적 사상내에서 당 분야에서 통상의 지식을 가진자에 의하여 실시가능함은 명백하다.
Claims (11)
- 반도체기판 상에 제 1 산화저지층을 형성하는 공정, 상기 제 1 산화저지층 상에 식각저지층을 형성하는 공정, 상기 식각저지층 상에 제 2 산화저지층을 형성하는 공정, 상기 제 2 산화저지층에 제 1 개구부를 형성하는 공정, 결과물 전면에 제 3 산화저지층을 형성하는 공정, 결과물 전면에 이방성식각을 행하여 상기 제 3 및 제 2 식각 저지층을 제거하면서 동시에 상기 제 1 산화저지층에 제 2 개구부를 형성하는 공정, 상기 제 2 개구부를 통해 반도체기판을 식각함으로써 트렌치를 형성하는 공정, 상기 트렌치를 산화성물질로 채우는 공정 및 상기 트렌치 상부에 있는 산화성물질을 산화시킴으로써 필드산화막을 형성하는 공정을 포함하는 것을 특징으로 하는 반도체장치의 소자분리방법.
- 제 1 항에 있어서, 상기 산화저지층들을 구성하는 물질로 SixOyNz을 사용하는 것을 특징으로 하는 반도체장치의 소자분리방법.
- 제 1 항에 있어서, 상기 제 1 산화저지층은 약 300Å~3,000Å 정도의 두께로, 상기 제2 및 제3 산화저지층은 약 1,000Å~3,000Å 정도의 두께로 형성되는 것을 특징으로 하는 반도체장치의 소자분리방법.
- 제 2 항에 있어서, 상기 식각저지층을 구성하는 물질로 이산화실리콘을 사용하는 것을 특징으로 하는 반도체장치의 소자분리방법.
- 제 4 항에 있어서, 상기 식각저지층은 약 100Å~1,000Å 정도의 두께로 형성되는 것을 특징으로 하는 반도체장치의 소자분리방법.
- 제 1 항에 있어서, 상기 산화성물질로 다결정실리콘을 사용하는 것을 특징으로 하는 반도체장치의 소자분리방법.
- 제 1 항에 있어서, 반도체기판을 식각하여 트렌치를 형성하는 상기 공정 이후, 상기 트렌치 내벽에 절연막을 형성하는 공정을 더 포함하는 것을 특징으로 하는 반도체장치의 소자분리방법.
- 제 7 항에 있어서, 상기 절연막은 산화막 질화막 중 어느 하나인 것을 특징으로 하는 반도체장치의 소자분리방법.
- 제 8 항에 있어서, 상기 질화막은 SixOyNz인 것을 특징으로 하는 반도체장치의 소자분리방법.
- 제 7 항에 있어서, 상기 절연막은 약 100Å~500Å 정도의 두께로 형성되는 것을 특징으로 하는 반도체장치의 소자분리방법.
- 제 2 항 및 제 9 항 중 어느 한 항에 있어서, 상기 SixOyNz은 N2O, NH3및 SiH2Cl2가스들을 적절한 몰(Mole) 비율로 혼합하여 형성하는 것을 특징으로 하는 반도체장치의 소자분리방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019920003731A KR950002189B1 (ko) | 1992-03-06 | 1992-03-06 | 반도체장치의 소자분리방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019920003731A KR950002189B1 (ko) | 1992-03-06 | 1992-03-06 | 반도체장치의 소자분리방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR930020633A KR930020633A (ko) | 1993-10-20 |
| KR950002189B1 true KR950002189B1 (ko) | 1995-03-14 |
Family
ID=19330059
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019920003731A KR950002189B1 (ko) | 1992-03-06 | 1992-03-06 | 반도체장치의 소자분리방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR950002189B1 (ko) |
-
1992
- 1992-03-06 KR KR1019920003731A patent/KR950002189B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR930020633A (ko) | 1993-10-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0176153B1 (ko) | 반도체 장치의 소자분리막 및 그 형성방법 | |
| US5387540A (en) | Method of forming trench isolation structure in an integrated circuit | |
| US4948456A (en) | Confined lateral selective epitaxial growth | |
| US6008106A (en) | Micro-trench oxidation by using rough oxide mask for field isolation | |
| US4791073A (en) | Trench isolation method for semiconductor devices | |
| US5455194A (en) | Encapsulation method for localized oxidation of silicon with trench isolation | |
| US5445989A (en) | Method of forming device isolation regions | |
| US4916086A (en) | Method of manufacturing a semiconductor device having rounded trench corners | |
| US6051511A (en) | Method and apparatus for reducing isolation stress in integrated circuits | |
| US6127241A (en) | Trench isolation structure and fabrication method thereof | |
| CA1159966A (en) | Process of forming recessed dielectric regions in a monocrystalline silicon substrate | |
| US5196367A (en) | Modified field isolation process with no channel-stop implant encroachment | |
| US20010046777A1 (en) | Method for forming a dielectric layer | |
| US5236862A (en) | Method of forming oxide isolation | |
| US20010006839A1 (en) | Method for manufacturing shallow trench isolation in semiconductor device | |
| US5374583A (en) | Technology for local oxidation of silicon | |
| US5246537A (en) | Method of forming recessed oxide isolation | |
| US5453395A (en) | Isolation technology using liquid phase deposition | |
| JPH08293541A (ja) | 半導体装置の素子分離方法 | |
| US5369052A (en) | Method of forming dual field oxide isolation | |
| US4876214A (en) | Method for fabricating an isolation region in a semiconductor substrate | |
| US5422300A (en) | Method for forming electrical isolation in an integrated circuit | |
| KR960014452B1 (ko) | 반도체 소자분리 방법 | |
| US20030124805A1 (en) | High aspect ratio PBL SiN barrier formation | |
| US6187649B1 (en) | Shallow trench isolation process |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20060207 Year of fee payment: 12 |
|
| LAPS | Lapse due to unpaid annual fee |