KR20000027703A - 반도체 소자 분리를 위한 얕은 트랜치 제조 방법 - Google Patents
반도체 소자 분리를 위한 얕은 트랜치 제조 방법 Download PDFInfo
- Publication number
- KR20000027703A KR20000027703A KR1019980045701A KR19980045701A KR20000027703A KR 20000027703 A KR20000027703 A KR 20000027703A KR 1019980045701 A KR1019980045701 A KR 1019980045701A KR 19980045701 A KR19980045701 A KR 19980045701A KR 20000027703 A KR20000027703 A KR 20000027703A
- Authority
- KR
- South Korea
- Prior art keywords
- silicon wafer
- oxide film
- trench
- device isolation
- shallow trench
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 43
- 238000002955 isolation Methods 0.000 title claims abstract description 29
- 239000004065 semiconductor Substances 0.000 title claims description 20
- 238000004519 manufacturing process Methods 0.000 title claims description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 34
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 34
- 239000010703 silicon Substances 0.000 claims abstract description 34
- 150000004767 nitrides Chemical class 0.000 claims abstract description 21
- 230000003647 oxidation Effects 0.000 claims abstract description 21
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 21
- 238000010438 heat treatment Methods 0.000 claims description 13
- 238000009279 wet oxidation reaction Methods 0.000 claims description 7
- 238000005229 chemical vapour deposition Methods 0.000 claims description 5
- 238000005530 etching Methods 0.000 claims description 5
- 239000000126 substance Substances 0.000 claims description 3
- 238000007517 polishing process Methods 0.000 claims description 2
- 230000001590 oxidative effect Effects 0.000 claims 2
- 238000000151 deposition Methods 0.000 claims 1
- 238000000206 photolithography Methods 0.000 claims 1
- 229920002120 photoresistant polymer Polymers 0.000 description 14
- 238000009413 insulation Methods 0.000 description 7
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 239000000460 chlorine Substances 0.000 description 3
- 238000004140 cleaning Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000011065 in-situ storage Methods 0.000 description 3
- 238000005498 polishing Methods 0.000 description 3
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 2
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 229910052801 chlorine Inorganic materials 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 229910001882 dioxygen Inorganic materials 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 241000293849 Cordylanthus Species 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
- 230000003313 weakening effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
- H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
- H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/31051—Planarisation of the insulating layers
- H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Element Separation (AREA)
Abstract
반도체 소자의 제조 공정중 반도체 소자 분리를 위한 얕은 트랜치를 제조하는 방법에 관한 것으로, 실리콘웨이퍼 상부에 패드 산화막과 질화막을 연속하여 형성한 후, 포토리소그래피 공정에 의해 소자 분리 영역을 정의하기 위한 패턴을 형성하고, 실리콘웨이퍼를 일정 깊이로 식각하여 얕은 트랜치를 형성한다. 그리고, 급속 열처리 공정에 의한 건식 산화와 습식 산화를 IN-SITU에 의해 연속으로 실시하여 트랜치 내벽에 라이너 산화막을 형성하고, 화학 기상 증착법으로 얕은 트랜치를 산화막으로 매입한다. 이후, 산화막을 화학 기계적 연마 공정에 의해 산화막 상부가 질화막 상부와 같아지도록 평탄화한 다음, 질화막과 패드 산화막을 제거하여 반도체 소자 분리를 위한 얕은 트랜치를 완성한다. 이와 같이 단시간의 급속 열산화 공정에 의해 트랜치 에지의 코너 라운딩을 완벽히 갖춘 양질의 라이너 산화막을 형성하게 되므로 반도체 소자의 미세화에 따른 반도체 소자 분리를 위한 얕은 트랜치 공정에서 유용하며, 트랜치에 의한 소자 분리 특성 및 래치 업 특성을 향상시킬 수 있다.
Description
본 발명은 반도체 소자의 제조 방법에 관한 것으로, 더욱 상세하게는 반도체 소자의 제조 공정중 반도체 소자 분리를 위한 얕은 트랜치를 제조하는 방법에 관한 것이다.
일반적으로 반도체 소자 분리 방법으로 LOCOS(local oxidation of silicon) 소자 분리가 이용되어 왔다.
LOCOS는 질화막을 마스크로 해서 실리콘웨이퍼 자체를 열산화시키기 때문에 공정이 간소해서 산화막의 소자 응력 문제가 적고, 생성되는 산화막질이 좋다는 큰 이점이 있다.
그러나, LOCOS 소자 분리 방법을 이용하면, 소자 분리 영역이 차지하는 면적이 크기 때문에 미세화에 한계가 있을 뿐만 아니라 버즈 비크(bird's beak)가 발생한다.
이러한 것을 극복하기 위하여 LOCOS를 대체하는 소자 분리 기술로서 트랜치 소자 분리(STI ; shallow trench isolation)가 있다.
트랜치 소자 분리에서는 실리콘웨이퍼에 얕은 트랜치를 만들어 절연물을 집어넣기 때문에 소자 분리 영역이 차지하는 면적이 작아서 미세화에 유리하다.
그러면, 첨부된 도 1a 내지 도 1e를 참조하여 종래의 반도체 소자 분리를 위한 얕은 트랜치 제조 방법을 설명한다.
먼저, 도 1a에 도시한 바와 같이, 실리콘웨이퍼(1)에 후속 공정에서 형성될 질화막과 실리콘웨이퍼 사이에 발생하는 스트레스를 흡수하기 위한 패드 산화막(2)을 형성하고, 그 상부에 질화막(3)을 형성한다. 그리고, 패드 산화막(2)과 질화막(3)이 형성된 실리콘웨이퍼(1) 상에 감광막을 도포하고, 트랜치 패턴이 형성된 마스크를 통해 감광막을 노광 현상하여 트랜치 형성을 위한 감광막 패턴(4)을 형성한다.
그 다음, 도 1b에 도시한 바와 같이, 실리콘웨이퍼를 플라즈마 건식 식각 챔버에 장입하여 감광막 패턴(4)을 마스크로 질화막(3) 및 패드 산화막(2)을 식각하여 제거하고, 드러난 실리콘웨이퍼(1)를 일정 깊이로 식각하여 소자 분리 영역을 얕은 트랜치로 형성한다.
그 다음, 도 1c에 도시한 바와 같이, 질화막 상부의 감광막 패턴(4)을 제거하고 세정한 후, 트랜치의 절연 특성을 향상시키기 위하여 질화막(3)을 배리어(barrier)로 실리콘웨이퍼(1)를 열산화하여 트랜치 내벽에 수 100Å 이상 두께의 치밀한 라이너 산화막(5)을 형성한다. 그리고, 트랜치 에지(edge) 부분의 절연 특성 강화를 위하여 염소(Cl)기를 포함한 퍼니스(furnace) 산화에 의해 식각 공정을 동반하여 코너 라운딩(corner rounding)을 한다.
그 다음, 도 1d에 도시한 바와 같이, 실리콘웨이퍼 전면에 화학 기상 증착법(CVD ; chemical vapor deposition)으로 산화막(6)을 두껍게 증착하여 트랜치 내부가 완전히 산화막으로 매입되도록 한다.
그 다음, 도 1e에 도시한 바와 같이, 산화막(6) 상부에 감광막을 도포하고, 얕은 트랜치 식각시 사용되었던 트랜치 패턴이 형성된 마스크와 반대 패턴이 형성된 마스크 즉, 리벌스(reverse) 마스크로 노광 현상하여 감광막 패턴을 형성한다. 그리고, 감광막 패턴을 마스크로 산화막(6)을 식각하여 트랜치 영역에만 산화막이 남도록 한 후, 감광막 패턴을 제거하고, 화학 기계적 연마(CMP ; chemical mechanical polishing) 공정에 의해 질화막(3)을 연마 정지막으로 하여 산화막을 평탄화한다.
이후, 질화막(3)을 제거하고, 임계 전압 조정 등을 위한 불순물 이온 주입 공정을 한 다음, 불산에 의한 세정 공정으로 실리콘웨이퍼 상부의 패드 산화막(2)을 제거하여 반도체 소자 분리를 위한 얕은 트랜치를 완성한다.
이와 같은 종래의 방법에 의해 반도체 소자 분리를 위한 얕은 트랜치를 제조할 경우, 트랜치 절연 특성은 화학 기상 증착법에 의해 매입된 산화막보다도 트랜치 내벽에 열성장된 라이너 산화막의 두께 및 막질에 크게 좌우되기 때문에 라이너 산화막의 성장시 고온 장시간의 산화 공정이 필요하게 된다. 또한, 반도체 소자의 동작시 전계의 집중에 의해 절연 특성이 취약하게 되는 트랜치 측벽 에지 코너 부분을 염소기를 포함한 퍼니스 산화에 의해 식각 공정을 동반하여 코너 라운딩 하지만 코너 라운딩이 미흡하고, 반도체 소자의 미세화에 따라 트랜치가 축소될 경우에는 이러한 미흡한 트랜치 측벽 에지 코너의 라운딩에 의해 전계 집중에 의한 절연 특성의 취약으로 누설 전류가 발생하여 반도체 소자의 래치업(latch-up) 및 소자 격리 특성을 저감시키게 된다.
본 발명은 이와 같은 문제점을 해결하기 위하여 안출한 것으로, 그 목적은 반도체 소자 분리를 위한 트랜치의 절연 특성을 좌우하는 라이너 산화막을 단시간의 공정으로 막질 특성이 우수하도록 형성함과 동시에 트랜치 측벽 에지 코너의 절연 특성을 향상시키기 위한 코너 라운딩을 완벽하게 할 수 있도록 하는 데 있다.
도 1a 내지 도 1e는 반도체 소자 분리를 위한 얕은 트랜치를 제조하는 종래의 방법을 개략적으로 도시한 공정도이고,
도 2a 내지 도 2f는 본 발명의 일 실시예에 따라 반도체 소자 분리를 위한 얕은 트랜치를 제조하는 방법을 개략적으로 도시한 공정도이다.
상기와 같은 목적을 달성하기 위하여 본 발명은,
실리콘웨이퍼의 소자 분리 영역에 형성된 얕은 트랜치에 산화막을 매입하여 반도체 소자간 격리를 하는 반도체 소자 분리를 위한 얕은 트랜치에서 소자 분리 특성을 좌우하는 라이너 산화막을 급속 열처리 공정에 의해 실리콘웨이퍼를 산화하는 급속 열산화 공정으로 형성하는 것을 특징으로 한다.
상기 급속 열산화는 급속 열처리 공정에 의한 건식 산화와 급속 열처리 공정에 의한 습식 산화를 동일 장비 내에서 대기 개방 없이 순서에 관계없이 연속으로 실시하는 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명에 따른 바람직한 일 실시예를 설명한다.
도 2a 내지 도 2f는 본 발명의 일 실시예에 따라 반도체 소자 분리를 위한 얕은 트랜치를 제조하는 방법을 개략적으로 도시한 공정도이다.
먼저, 도 2a에 도시한 바와 같이, 실리콘웨이퍼(11)에 후속 공정에서 형성될 질화막과 실리콘웨이퍼 사이에 발생하는 스트레스를 흡수하기 위한 패드 산화막(12)을 형성하고, 그 상부에 질화막(13)을 형성한다. 그리고, 패드 산화막(12)과 질화막(13)이 형성된 실리콘웨이퍼(11) 상에 감광막을 도포하고, 트랜치 패턴이 형성된 마스크를 통해 감광막을 노광 현상하여 트랜치 형성을 위한 감광막 패턴(14)을 형성한다.
그 다음, 도 2b에 도시한 바와 같이, 실리콘웨이퍼를 플라즈마 건식 식각 챔버에 장입하여 감광막 패턴(14)을 마스크로 질화막(13) 및 패드 산화막(12)을 식각하여 제거하고, 드러난 실리콘웨이퍼(11)를 일정 깊이로 식각하여 소자 분리 영역을 얕은 트랜치로 형성한다.
그 다음, 도 2c에 도시한 바와 같이, 질화막 상부의 감광막 패턴(14)을 제거하고 세정한 후, 질화막(13)을 배리어로 실리콘웨이퍼(11)를 1050℃ 이상의 온도에서 100초 이상의 급속 열처리 공정(RTP ; rapid thermal process)을 이용하여 건식 산화 - 급속 열산화(rapid thermal oxidation) - 함으로써 트랜치 내벽에 1차 라이너 산화막(15)을 성장시킨다. 이때, 트랜치의 측벽 및 하부면 영역보다도 트랜치 측벽 에지 코너 영역이 공급되는 산소 가스와 접촉되는 표면적이 크므로 트랜치 내벽의 실리콘웨이퍼로 침입하는 산소량이 많다. 그러므로, 트랜치 측벽 에지 코너에서 급속 열산화에 의한 산화막의 성장률이 증가하여 트랜치 측벽 에지 코너의 라운딩이 자연적으로 이루어진다.
그 다음, 도 2d에 도시한 바와 같이, 급속 열처리 공정을 이용한 건식 산화 공정에서 대기 개방 없이 IN-SITU로 산소 가스에 조절된 양의 수증기를 첨가하여 실리콘웨이퍼(11)를 1050℃ 이상의 온도에서 20초 이상의 급속 열처리 공정으로 습식 산화함으로써 절연 특성이 우수한 2차 라이너 산화막(16)을 형성한다. 그러면, 빠른 열처리 공정으로 습식 산화된 2차 라이너 산화막(16)에 의해 반도체 소자 분리를 위한 트랜치의 소자 분리 특성이 향상되며, 빠른 열처리 공정에 의한 건식 산화와 습식 산화에 의한 1, 2차 라이너 산화막(15, 16)을 IN-SITU로 동일장비에서 대기 개방 없이 동시에 형성하므로 생산량(throughput) 저하를 억제 가능하게 한다.
이때, 급속 열처리 공정에 의한 건식 산화 및 습식 산화 - 급속 열산화 - 에 의한 1, 2차 라이너 산화막(15, 16)의 형성은 공정 순서에 관계없이 IN-SITU에 의한 동일 장비 내에서 대기 개방 없이 연속으로 행한다.
그 다음, 도 2e에 도시한 바와 같이, 실리콘웨이퍼 전면에 화학 기상 증착법으로 산화막(17)을 두껍게 증착하여 트랜치 내부가 완전히 산화막으로 매입되도록 한다.
그 다음, 도 2f에 도시한 바와 같이, 산화막(17) 상부에 감광막을 도포하고, 얕은 트랜치 식각에 사용되었던 트랜치 패턴이 형성된 마스크와 반대 패턴이 형성된 리벌스 마스크로 감광막을 노광 현상하여 감광막 패턴을 형성한다. 그리고, 감광막 패턴을 마스크로 산화막(17)을 식각하여 트랜치 영역에만 산화막이 남도록 한 후, 감광막 패턴을 제거하고, 화학 기계적 연마 공정에 의해 질화막(13)을 연마 정지막으로 하여 산화막(17)을 평탄화한다.
이후, 질화막(13)을 제거하고, 임계 전압 조정 등을 위한 불순물 이온 주입 공정을 한 다음, 불산에 의한 세정 공정으로 실리콘웨이퍼 상부의 패드 산화막(12)을 제거하여 반도체 소자 분리를 위한 얕은 트랜치를 완성한다.
이와 같이 본 발명은 단시간의 급속 열산화 공정에 의해 트랜치 에지의 코너 라운딩을 완벽히 갖춘 양질의 라이너 산화막을 형성하게 되므로 반도체 소자의 미세화에 따른 반도체 소자 분리를 위한 얕은 트랜치 공정에서 유용하며, 트랜치에 의한 소자 분리 특성 및 래치업 특성을 향상시킬 수 있다.
Claims (5)
- 실리콘웨이퍼 상부에 패드 산화막과 질화막을 연속하여 형성한 후, 포토리소그래피 공정에 의해 소자 분리 영역을 정의하기 위한 패턴을 형성하는 단계와;상기 패턴을 통해 드러난 실리콘웨이퍼를 일정 깊이로 식각하여 얕은 트랜치를 형성하는 단계와;상기 실리콘웨이퍼를 열산화하여 상기 얕은 트랜치의 내벽에 라이너 산화막을 형성하는 단계와;상기 실리콘웨이퍼 전면에 화학 기상 증착법으로 산화막을 두껍게 증착하여 상기 얕은 트랜치를 산화막으로 매입하는 단계와;상기 산화막을 화학 기계적 연마 공정에 의해 산화막 상부가 상기 질화막 상부와 같아지도록 평탄화한 후, 상기 질화막과 패드 산화막을 제거하는 단계를 포함하는 반도체 소자 분리를 위한 얕은 트랜치 제조 방법에 있어서,상기 라이너 산화막을 형성하기 실리콘웨이퍼의 열산화는 급속 열처리 공정에 의해 실리콘웨이퍼를 산화하는 급속 열산화 공정인 것을 특징으로 하는 반도체 소자 분리를 위한 얕은 트랜치 제조 방법.
- 제 1 항에 있어서, 상기 급속 열산화 공정은 급속 열처리 공정에 의한 건식 산화와 급속 열처리 공정에 의한 습식 산화를 연속으로 실시하는 것을 특징으로 하는 반도체 소자 분리를 위한 얕은 트랜치 제조 방법.
- 제 2 항에 있어서, 상기 급속 열처리 공정에 의한 건식 산화와 습식 산화는 동일 장비 내에서 대기 개방 없이 순서에 관계없이 연속으로 실시하는 것을 특징으로 하는 반도체 소자 분리를 위한 얕은 트랜치 제조 방법.
- 제 2 항 또는 제 3 항에 있어서, 상기 급속 열처리 공정에 의한 건식 산화는 1050℃ 이상의 온도에서 100초 이상 실시하는 것을 특징으로 하는 반도체 소자 분리를 위한 얕은 트랜치 제조 방법.
- 제 2 항 또는 제 3 항에 있어서, 상기 급속 열처리 공정에 의한 습식 산화는 1050℃ 이상의 온도에서 20초 이상 실시하는 것을 특징으로 하는 반도체 소자 분리를 위한 얕은 트랜치 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980045701A KR20000027703A (ko) | 1998-10-29 | 1998-10-29 | 반도체 소자 분리를 위한 얕은 트랜치 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980045701A KR20000027703A (ko) | 1998-10-29 | 1998-10-29 | 반도체 소자 분리를 위한 얕은 트랜치 제조 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20000027703A true KR20000027703A (ko) | 2000-05-15 |
Family
ID=19556039
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019980045701A KR20000027703A (ko) | 1998-10-29 | 1998-10-29 | 반도체 소자 분리를 위한 얕은 트랜치 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20000027703A (ko) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20020056664A (ko) * | 2000-12-29 | 2002-07-10 | 박종섭 | 반도체소자의 소자분리막 형성방법 |
| KR100363699B1 (ko) * | 1999-12-31 | 2002-12-05 | 주식회사 하이닉스반도체 | 반도체장치의 제조방법 |
| KR20040006320A (ko) * | 2002-07-11 | 2004-01-24 | 주식회사 하이닉스반도체 | 반도체 소자의 소자분리막 형성방법 |
| KR100422950B1 (ko) * | 2001-12-31 | 2004-03-12 | 주식회사 하이닉스반도체 | 소자분리막 형성 방법 |
| KR100431320B1 (ko) * | 2001-08-16 | 2004-05-12 | 주식회사 하이닉스반도체 | 반도체 소자의 격리막 형성 방법 |
| KR100444607B1 (ko) * | 2002-10-24 | 2004-08-16 | 주식회사 하이닉스반도체 | 반도체 소자의 소자분리막 형성방법 |
| KR100564423B1 (ko) * | 1999-07-02 | 2006-03-28 | 주식회사 하이닉스반도체 | 반도체 소자의 분리막 형성방법 |
| KR100566304B1 (ko) * | 1999-06-21 | 2006-03-30 | 주식회사 하이닉스반도체 | 반도체 소자의 트렌치형 소자 분리막 형성방법 |
-
1998
- 1998-10-29 KR KR1019980045701A patent/KR20000027703A/ko not_active Application Discontinuation
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100566304B1 (ko) * | 1999-06-21 | 2006-03-30 | 주식회사 하이닉스반도체 | 반도체 소자의 트렌치형 소자 분리막 형성방법 |
| KR100564423B1 (ko) * | 1999-07-02 | 2006-03-28 | 주식회사 하이닉스반도체 | 반도체 소자의 분리막 형성방법 |
| KR100363699B1 (ko) * | 1999-12-31 | 2002-12-05 | 주식회사 하이닉스반도체 | 반도체장치의 제조방법 |
| KR20020056664A (ko) * | 2000-12-29 | 2002-07-10 | 박종섭 | 반도체소자의 소자분리막 형성방법 |
| KR100431320B1 (ko) * | 2001-08-16 | 2004-05-12 | 주식회사 하이닉스반도체 | 반도체 소자의 격리막 형성 방법 |
| KR100422950B1 (ko) * | 2001-12-31 | 2004-03-12 | 주식회사 하이닉스반도체 | 소자분리막 형성 방법 |
| KR20040006320A (ko) * | 2002-07-11 | 2004-01-24 | 주식회사 하이닉스반도체 | 반도체 소자의 소자분리막 형성방법 |
| KR100444607B1 (ko) * | 2002-10-24 | 2004-08-16 | 주식회사 하이닉스반도체 | 반도체 소자의 소자분리막 형성방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7902628B2 (en) | Semiconductor device with trench isolation structure | |
| US6541382B1 (en) | Lining and corner rounding method for shallow trench isolation | |
| JP4553410B2 (ja) | 新しい浅いトレンチ分離技術 | |
| KR100281192B1 (ko) | 반도체 소자 분리를 위한 얕은 트렌치 제조 방법 | |
| KR100363558B1 (ko) | 반도체 장치의 트렌치 격리 형성 방법 | |
| JP2005322872A (ja) | トレンチ型素子分離膜を備えた半導体素子の製造方法 | |
| KR20000027703A (ko) | 반도체 소자 분리를 위한 얕은 트랜치 제조 방법 | |
| US6503802B2 (en) | Method of fabricating isolation structure for semiconductor device | |
| KR20070070967A (ko) | 반도체 소자의 소자분리막 형성방법 | |
| KR100475025B1 (ko) | 반도체소자의 소자분리절연막 형성방법 | |
| KR100355870B1 (ko) | 반도체 소자 분리를 위한 얕은 트렌치 제조 방법 | |
| KR20010068644A (ko) | 반도체장치의 소자격리방법 | |
| KR100274978B1 (ko) | 반도체 소자 분리를 위한 얕은 트랜치 제조 방법 | |
| KR100540340B1 (ko) | 반도체 소자의 제조 방법 | |
| KR20010002305A (ko) | 반도체 소자 분리를 위한 얕은 트렌치 제조 방법 | |
| KR100733693B1 (ko) | 반도체 소자의 소자 분리막 형성 방법 | |
| KR20030052663A (ko) | 반도체소자의 분리 방법 | |
| KR100481909B1 (ko) | 반도체 소자의 소자분리막 형성 방법 | |
| KR100588643B1 (ko) | 셀로우 트렌치 소자 분리막 제조 방법 | |
| KR20000039029A (ko) | 이중 라이너를 구비한 트렌치 격리 형성 방법 | |
| KR100286902B1 (ko) | 반도체 소자 분리를 위한 얕은 트렌치 제조 방법 | |
| KR100911984B1 (ko) | 반도체 소자의 소자 분리막 형성 방법 | |
| KR100295918B1 (ko) | 선택적 에피택셜 성장에 의한 트렌치 소자 분리 방법 | |
| KR100228345B1 (ko) | 반도체 장치의 소자분리 방법 | |
| KR100663609B1 (ko) | 반도체 소자의 소자분리막 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application |