JP2743377B2 - 半導体薄膜の製造方法 - Google Patents

半導体薄膜の製造方法

Info

Publication number
JP2743377B2
JP2743377B2 JP63108637A JP10863788A JP2743377B2 JP 2743377 B2 JP2743377 B2 JP 2743377B2 JP 63108637 A JP63108637 A JP 63108637A JP 10863788 A JP10863788 A JP 10863788A JP 2743377 B2 JP2743377 B2 JP 2743377B2
Authority
JP
Japan
Prior art keywords
substrate
group iii
thin film
partial pressure
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP63108637A
Other languages
English (en)
Other versions
JPS6453411A (en
Inventor
明彦 岡本
恵一 大畑
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of JPS6453411A publication Critical patent/JPS6453411A/ja
Application granted granted Critical
Publication of JP2743377B2 publication Critical patent/JP2743377B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02395—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02463—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02546—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H01L21/02661—In-situ cleaning
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/026—Deposition thru hole in mask
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/065—Gp III-V generic compounds-processing
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/097—Lattice strain and defects
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/169—Vacuum deposition, e.g. including molecular beam epitaxy
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/909—Controlled atmosphere

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は半導体薄膜の製造方法に関し特に分子線エピ
タキシャル成長法を用いる半導体薄膜の製造方法に関す
る。
（従来の技術） 従来、高集積回路、半導体レーザ及び光検知素子等の
微細構造を有する半導体装置を作成するにあたり、薄膜
成長はきわめて重要な１工程である。
薄膜成長方法としては気相成長法、液相成長法、及び
分子線エピタキシャル法が用いられるが、そのうち分子
線エピタキシャル法は超高真空中での原料から結晶基板
への直接蒸着という有利さから制御性の点でも最も優れ
ている。
従来の分子線エピタキシャル法においてはそれぞれの
原料は窒化ホウ素等のるつぼに収納され加熱されて蒸発
する。結晶基板は原料を収納したるつぼに対向して配置
され加熱されて、蒸発した原料分子が結晶基板上に到達
しエピタキシャル成長する。
特にIII族及びＶ族によりなる化合物半導体の分子線
エピタキシャル成長法においては付着係数の小さいＶ族
原料を供給過剰にし付着係数の大きいIII族原料の供給
量を制御することにより成長膜厚を制御する。通常の場
合基板温度を下げIII族原料の付着係数を１とし供給し
たIII族原料に対応した成長膜を形成する。
（発明が解決しようとする問題点） 上述した分子線エピタキシャル成長では付着係数が１
のため基板上ばかりでなく基板上に形成した二酸化硅素
等の他種の薄膜上にもIII族原料が付着し多結晶が該薄
膜にも析出する。そのため気相成長法等で応用される選
択成長技術は分子線エピタキシャル法では用いることが
できなかった。
本発明の目的は分子線エピタキシャル法において選択
成長を可能とする技術を提供することにある。
（問題点を解決するための手段） 本願第１の発明は、マスクとなる薄膜パターンが形成
された半導体基板に対し真空中にてガリウムもしくはイ
ンジウムよりなるIII族単体原料を加熱蒸発し、しかも
燐もしくは砒素もしくはアンチモンよりなるＶ族原料を
供給しIII−Ｖ族化合物半導体を形成する際に、前記III
族単体原料の基板上での蒸気圧を基板上でのIII族の熱
平衡状態での分圧より大きくかつ前記薄膜上でのIII族
の熱平衡状態での分圧より小さくすることにより前記基
板上に選択的にIII−Ｖ族化合物半導体を形成すること
を特徴とする半導体薄膜の製造方法である。
本願第２の発明はマスクとなる薄膜パターンが形成さ
れた半導体基板に対し真空中にてガリウムもしくはイン
ジウムよりなるIII族単体原料を加熱蒸発し、しかも燐
もしくは砒素もしくはアンチモンよりなるＶ族原料を供
給しIII−Ｖ族化合物半導体を形成する際に、前記III族
単体原料の基板上での蒸気圧を基板上でのIII族の熱平
衡状態での分圧より大きくかつ前記薄膜上でのIII族の
熱平衡状態での分圧より小さくする工程とそれに続き大
きくする工程を含むことを特徴とする半導体薄膜の製造
方法である。
本願第３の発明はマスクとなる薄膜パターンが形成さ
れた化合物半導体基板に対し真空中でガリウムもしくは
インジウムよりなるIII族単体原料を加熱蒸発ししかも
燐もしくは砒素もしくはアンチモンよりなるＶ族原料を
供給しIII−Ｖ族化合物半導体を形成する際に、前記化
合物半導体基板を構成するIII族単体の蒸気圧を前記基
板上でのIII族の熱平衡状態での分圧より小さくする工
程、前記III族単体原料の基板上での蒸気圧を基板上で
のIII族の熱平衡状態での分圧より大きくかつ前記薄膜
上でのIII族の熱平衡状態での分圧より小さくする工程
を含むことを特徴とする半導体薄膜の製造方法である。
（作用） 固体原料を用いた分子線エピタキシャル法においてＶ
族原料は過剰に供給され成長速度はIII族の供給量によ
って律速される。その供給されるIII族原子の分圧をＰ
または加熱された基板上における熱平衡状態でのIII族
原子の圧力をPeq.とすると結晶成長速度は Ｐ−Peq. に比例する。
通常の分子線エピタキシャル成長ではＰに比較して十
分小さいPeq.となるように基板温度を設定する。したが
って結晶成長速度はＰつまり供給されるIII族原子の分
圧に比例する。
本発明では例えば基板温度を従来方法に比べて比較的
高くすることによりPeq.を大きくする。そしてPeq.がＰ
より大きい場合、結晶成長がおこらない。基板が化合物
半導体よりなりそのIII族原子が供給されるIII族原子と
同じでしかもPeq.がＰより大きい場合は基板は分解しエ
ッチングがおこる。
本願第１の発明では基板上と基板の上に形成された薄
膜上での熱平衡状態におけるIII族原子の分圧に差があ
ることを利用して、基板上ではＰ−Peq.が正、薄膜上で
はＰ−Peq.が負になるように基板温度、III族原子分
圧、Ｖ族原子分圧を選び、選択的に基板上に化合物半導
体を形成する。
本願第２の発明ではこれに加えてさらに基板上及び薄
膜上でのIII族原子の分圧をPeq.以上にすることにより
基板上及び薄膜上に同時に化合物半導体を形成ししたが
って基板上の化合物半導体層の膜厚及び薄膜上の化合物
半導体層の膜厚を独立して制御することが可能である。
さらに特に基板がIII族及びＶ族よりなる化合物半導
体の場合基板を構成するIII族単体の蒸気圧を該第１の
基板上でのIII族熱平衡状態での分圧より小さくするこ
とにより基板を選択的にエッチングすることが可能とな
り、その上に選択的に化合物半導体を形成することが可
能である。
（第１の発明の実施例１） 次に本願第１の発明の実施例１について図面を参照し
て説明する。第１図（ａ）及び（ｂ）は実施例を説明す
るための断面図である。
まず第１図（ａ）に示すようにガリウム砒素基板１上
に絶縁膜である二酸化硅素２のパターンを形成する。二
酸化硅素２の厚さは200〜500nmとした。このようなガリ
ウム砒素基板１を分子線エピタキシャル装置内に搬入し
加熱する。一方基板上に形成する化合物半導体はインジ
ウム砒素としその原料である、インジウム及び砒素単体
は窒化ボロンよりなるるつぼに収容しインジウムの場合
約750℃、砒素単体は約200℃に加熱する。第２図はこの
ような状態においてガリウム砒素基板上にインジウム砒
素を形成した場合の結晶成長速度を示す。ここで横軸は
ガリウム砒素基板の温度、縦軸は成長速度である。成長
温度が上昇することによりガリウム砒素基板での成長速
度は低下し、インジウムの再蒸発する割合が増えるのが
わかる。
600℃の基板温度において第１図（ａ）に示すような
基板上にインジウム及び砒素を供給した結晶を第１図
（ｂ）に示す。図に示すようにガリウム砒素上にはイン
ジウム砒素が形成されるが、二酸化砒素上にはインジウ
ム砒素が析出しない。
一方基板温度500℃以下とした場合二酸化硅素上にも
インジウム砒素が多結晶の状態で全面に析出した。一方
基板温度が650℃以上の場合にはガリウム砒素上にはな
にも形成されなかった。良好な選択成長が可能なのは55
0〜600℃の範囲であった。
（第１の発明の実施例２） 次に、本願第１の発明の実施例２について説明する。
まず実施例１と同様に第１図（ａ）に示すようにガリ
ウム砒素基板１上に絶縁膜である二酸化硅素２のパター
ンを形成する。二酸化硅素２の厚さは200〜500nmとし
た。このようなガリウム砒素基板１を分子線エピタキシ
ャル装置内に搬入し加熱する。一方基板上に形成する化
合物半導体はガリウム砒素としてその原料であるガリウ
ム及び砒素単体は窒化ボロンよりなるるつぼに収容しガ
リウムの場合約1000℃、砒素単体は約200℃に加熱す
る。第３図はこのような状態においてガリウム砒素基板
上にガリウム砒素を形成した場合の結晶成長速度を示
す。インジウム砒素の場合と同様に成長温度が上昇する
ことにより成長速度は低下し、ガリウムの再蒸発する割
合が増えるのがわかる。
700℃の基板温度において第１図（ａ）に示すような
基板上にガリウム及び砒素を供給した結晶を第１図
（ｂ）に示す。インジウム砒素の場合と同様にガリウム
砒素基板上にはガリウム砒素が形成されるが、二酸化砒
素上にはガリウム砒素が析出しない。一方基板温度を70
0℃以下とした場合二酸化硅素上にもガリウム砒素が多
結晶の状態で全面に析出した。一方基板温度が775℃以
上の場合にはエピ層はガリウム砒素上にはなにも形成さ
れなかった。良好な選択成長が可能なのは700〜750℃の
範囲であった。
（第２の発明の実施例１） 次に本願第２の発明の実施例１について図面を参照し
て説明する。第４図（ａ）〜（ｃ）は実施例を説明する
ための断面図である。
第１の発明の実施例と同様に基板はガリウム砒素基板
１′でその上に二酸化硅素２′を形成する（第４図
（ａ））。形成する化合物半導体はインジウム砒素でイ
ンジウムを収容したるつぼは750℃、砒素を収容したる
つぼは200℃に加熱する。そして基板を600℃に加熱しイ
ンジウム砒素を基板面上に選択的に形成する。そしてこ
の膜厚が二酸化硅素の膜厚と同じになったときインジウ
ムのフラックス（Flux）を遮へい板等により遮へいす
る。第４図（ｂ）はそのときの断面図を示す。そしてた
だちに基板温度をさげて500℃以下に保持する。そして
再びインジウムの遮へい板を開けてインジウム砒素を形
成する。第４図（ｃ）はそのときの半導体装置の断面図
である。基板上ではインジウム砒素が形成され二酸化硅
素上にも多結晶インジウム砒素が形成され結晶表面は平
坦化されている。したがって二酸化硅素は半導体中に埋
め込まれている。
このような平坦化された半導体装置においては表面の
段差がきわめて小さく通常の配線でよくみられる段差に
よる配線の断線がおこらない。
（第２の発明の実施例２） 次に本願第２の発明の実施例２について説明する。
実施例１と同様に基板はガリウム砒素１′でその上に
二酸化硅素２′を形成する（第４図（ａ））。形成する
化合物半導体はガリウム砒素でガリウムを収容したるつ
ぼは1000℃、砒素を収容したるつぼは200℃に加熱す
る。そして基板を700℃に加熱しガリウム砒素を基板面
上に選択的に形成する。そしてこの膜厚が二酸化硅素の
膜厚と同じになったときガリウムのフラックス（Flux）
を遮へい板等により遮へいする。そしてただちに基板温
度をさげ675℃以下に保持する。そして再びガリウムの
遮へい板を開けてガリウム砒素を形成する。第４図
（ｃ）はそのときの半導体装置の断面図である。実施例
１と同様に結局表面は平坦化されている。
（第３の発明の実施例１） 次に本願第３の発明の実施例１について図面を参照し
て説明する。第５図（ａ）〜（ｃ）は実施例を説明する
ための断面図である。
第５図（ａ）は実施例１と同様にして基板はガリウム
砒素１″でその上に二酸化硅素２″を形成する。形成す
る化合物半導体はインジウム砒素でインジウムを収容し
たるつぼは750℃、砒素を収容したるつぼは200℃に加熱
する。まず砒素のみを照射しながら基板の温度を770℃
に加熱し基板上の二酸化硅素２″のおおれていない部分
を熱的にエッチングする。第５図（ｂ）は熱的エッチン
グを施した断面図である。つぎに基板温度を600℃に保
持しインジウム及び砒素を照射しインジウム砒素を基板
上に選択的に形成する。第５図（ｃ）はそのときの断面
図である。図に示すようにインジウム砒素がガリウム砒
素に埋めこまれている。
（第３の発明の実施例２） 次に本願第３の発明の実施例２について説明する。
実施例１と同様にして基板はガリウム砒素１″でその
上に二酸化硅素２″を形成する。形成する化合物半導体
はガリウム砒素でガリウムを収容したるつぼは1000℃、
砒素を収容したるつぼは200℃に加熱する。まず砒素の
みを照射しながら基板温度を770℃に加熱し基板上の二
酸化硅素２″のおおわれていない部分を熱的にエッチン
グする。つぎに基板温度を700℃に保持しガリウム及び
砒素を照射しガリウム砒素を基板上に選択的に形成す
る。第５図（ｃ）に示すようにガリウム砒素エピタキシ
ャル層がガリウム砒素基板に埋めこまれる。
以上の実施例は本発明を制限するものではない。すな
わち実施例ではガリウム砒素基板及び二酸化硅素薄膜さ
らにインジウム砒素及びガリウム砒素を形成する例を用
いて説明したが他の半導体材料、他の薄膜を用いても適
切な基板温度適切なIII族及びＶ族原子の分圧を用いて
任意に変更してもよい。
表１は他の半導体材料と全面成長する温度、成長しな
い温度、さらに選択成長するときの基板温度を示す。こ
こではIII族の分圧は毎時1.7μｍの成長速度に対応する
量であり、Ｖ族原料の分圧はIII族の分圧よりも大きい
とする。さらに二酸化硅素薄膜のかわりに窒化硅素でも
よい。
（発明の効果） 以上説明したように本発明はIII族単体原料を用いて
選択成長することができるために有機金属気相成長法等
で用いる危険で高価な有機金属を用いる必要がなく又ハ
イドライドやクロライド気相成長法でみられる２ゾーン
を用いるような煩雑な温度制御を必要としない。しかも
基本的に分子線エピタキシャル成長でおこなうことがで
きるためその高均一性、高制御性を維持することが可能
であり生産性の向上の効果は著しい。
【図面の簡単な説明】
第１図（ａ），（ｂ）は本発明（１）の一実施例をを説
明するための断面図で第２図は本発明（１），（２），
（３）の実施例１を説明するためのインジウム砒素の成
長速度とガリウム砒素基板の温度を示す図であり、第３
図は本発明（１），（２），（３）の実施例２を説明す
るためのガリウム砒素の成長速度とガリウム砒素基板の
温度を示す図であり、第４図（ａ），（ｂ），（ｃ）は
本発明（２）の一実施例を説明する断面図で第５図
（ａ）〜（ｃ）は本発明（３）の一実施例を説明する断
面図である。 1,1′,1″……ガリウム砒素基板、2,2′,2″……二酸化
硅素、3,3′,3″……インジウム砒素

Claims (3)

    (57)【特許請求の範囲】
  1. 【請求項１】マスクとなる薄膜パターンが形成された半
    導体基板に対し真空中にてガリウムもしくはインジウム
    よりなるIII族単体原料を加熱蒸発し、しかも燐もしく
    は砒素もしくはアンチモンよりなるＶ族原料を供給し、
    III−Ｖ族化合物半導体を形成する際に、前記III族単体
    半導体原料の基板上での蒸気圧を基板上でのIII族の熱
    平衡状態での分圧より大きくかつ前記薄膜上でのIII族
    の熱平衡状態での分圧より小さくすることにより前記基
    板上に選択的にIII−Ｖ族化合物半導体を形成すること
    を特徴とする半導体薄膜の製造方法。
  2. 【請求項２】マスクとなる薄膜パターンが形成された半
    導体基板に対し真空中にてガリウムもしくはインジウム
    よりなるIII族単体原料を加熱蒸発し、しかも燐もしく
    は砒素もしくはアンチモンよりなるＶ族原料を供給し、
    III−Ｖ族化合物半導体を形成する際に、前記III族単体
    半導体原料の基板上での蒸気圧を基板上でのIII族の熱
    平衡状態での分圧より大きくかつ前記薄膜上でのIII族
    の熱平衡状態での分圧より小さくする工程とそれに続き
    大きくする工程を含むことを特徴とする半導体薄膜の製
    造方法。
  3. 【請求項３】マスクとなる薄膜パターンが形成された化
    合物半導体基板に対し真空中でガリウムもしくはインジ
    ウムよりなるIII族単体原料を加熱蒸発し、しかも燐も
    しくは砒素もしくはアンチモンよりなるＶ族原料を供給
    し、III−Ｖ族化合物半導体を形成する際に、前記化合
    物半導体基板を構成するIII族単体の蒸気圧を前記基板
    上でのIII族の熱平衡状態での分圧より小さくする工
    程、前記III族単体原料の基板上での蒸気圧を基板上で
    のIII族の熱平衡状態での分圧より大きくかつ前記薄膜
    上でのIII族の熱平衡状態での分圧より小さくする工程
    を含むことを特徴とする半導体薄膜の製造方法。
JP63108637A 1987-05-20 1988-04-28 半導体薄膜の製造方法 Expired - Lifetime JP2743377B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP62-124801 1987-05-20
JP12480187 1987-05-20

Publications (2)

Publication Number Publication Date
JPS6453411A JPS6453411A (en) 1989-03-01
JP2743377B2 true JP2743377B2 (ja) 1998-04-22

Family

ID=14894462

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63108637A Expired - Lifetime JP2743377B2 (ja) 1987-05-20 1988-04-28 半導体薄膜の製造方法

Country Status (2)

Country Link
US (1) US4948751A (ja)
JP (1) JP2743377B2 (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5192701A (en) * 1988-03-17 1993-03-09 Kabushiki Kaisha Toshiba Method of manufacturing field effect transistors having different threshold voltages
JPH0775243B2 (ja) * 1989-02-22 1995-08-09 株式会社東芝 半導体装置の製造方法
EP0472221B1 (en) * 1990-08-24 1995-12-20 Nec Corporation Method for fabricating an optical semiconductor device
JPH04165672A (ja) * 1990-10-29 1992-06-11 Mitsubishi Electric Corp 埋込み型光電子集積素子の製造方法
US5258327A (en) * 1992-04-30 1993-11-02 Litton Systems, Inc. MBE growth method for high level devices and integrations
US6139483A (en) * 1993-07-27 2000-10-31 Texas Instruments Incorporated Method of forming lateral resonant tunneling devices
US5371038A (en) * 1993-10-21 1994-12-06 Motorola, Inc. Method of forming a quantum multi-function semiconductor device
US5436181A (en) * 1994-04-18 1995-07-25 Texas Instruments Incorporated Method of self aligning an emitter contact in a heterojunction bipolar transistor
JP3374878B2 (ja) * 1994-09-02 2003-02-10 三菱電機株式会社 半導体エッチング方法
US5677538A (en) * 1995-07-07 1997-10-14 Trustees Of Boston University Photodetectors using III-V nitrides
US7060516B2 (en) * 2002-09-30 2006-06-13 Bookham Technology, Plc Method for integrating optical devices in a single epitaxial growth step
GB201104261D0 (en) 2011-03-14 2011-04-27 Univ Leeds Oxide removal from semiconductor surfaces

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3751310A (en) * 1971-03-25 1973-08-07 Bell Telephone Labor Inc Germanium doped epitaxial films by the molecular beam method
JPS5096179A (ja) * 1973-12-24 1975-07-31
US3928092A (en) * 1974-08-28 1975-12-23 Bell Telephone Labor Inc Simultaneous molecular beam deposition of monocrystalline and polycrystalline III(a)-V(a) compounds to produce semiconductor devices
JPS52143761A (en) * 1976-05-26 1977-11-30 Hitachi Ltd Crystal growth method
US4181544A (en) * 1976-12-30 1980-01-01 Bell Telephone Laboratories, Incorporated Molecular beam method for processing a plurality of substrates
US4111725A (en) * 1977-05-06 1978-09-05 Bell Telephone Laboratories, Incorporated Selective lift-off technique for fabricating gaas fets
JPS54138382A (en) * 1978-04-20 1979-10-26 Fujitsu Ltd Manufacture for semiconductor integrated circuit device
JPS551164A (en) * 1979-02-08 1980-01-07 Matsushita Electric Ind Co Ltd Method of fabricating semiconductor laser device
US4517047A (en) * 1981-01-23 1985-05-14 The United States Of America As Represented By The Secretary Of The Army MBE growth technique for matching superlattices grown on GaAs substrates
US4622093A (en) * 1983-07-27 1986-11-11 At&T Bell Laboratories Method of selective area epitaxial growth using ion beams
JPS6066810A (ja) * 1983-09-24 1985-04-17 Agency Of Ind Science & Technol 分子線エピタキシ−成長法
US4637129A (en) * 1984-07-30 1987-01-20 At&T Bell Laboratories Selective area III-V growth and lift-off using tungsten patterning
US4622083A (en) * 1985-03-11 1986-11-11 Texas Instruments Incorporated Molecular beam epitaxial process

Also Published As

Publication number Publication date
JPS6453411A (en) 1989-03-01
US4948751A (en) 1990-08-14

Similar Documents

Publication Publication Date Title
JP2743377B2 (ja) 半導体薄膜の製造方法
JPH0360171B2 (ja)
JPH04180219A (ja) 結晶の形成方法
JPH04122020A (ja) 気相エピタキシャル成長方法
JPH01132116A (ja) 結晶物品及びその形成方法並びにそれを用いた半導体装置
JPH0236052B2 (ja)
JPS62132312A (ja) 半導体薄膜の製造方法
JPH01149483A (ja) 太陽電池
JP2615629B2 (ja) 半導体装置の製造方法
JPH03228323A (ja) ＧａＡｓ層成長法
JP3210410B2 (ja) 半導体装置およびその製造方法
JPH0271533A (ja) 結晶成長方法
JPH0557205B2 (ja)
JPH01149418A (ja) 電子素子用基板及びその製造方法
JPH08158042A (ja) ゲルマニウム薄膜成長方法
JPH0732146B2 (ja) 化合物半導体装置の電極形成方法
JP2819556B2 (ja) 半導体レーザの製造方法
JPS63205912A (ja) 半導体製造方法
JPH01723A (ja) ３−ｖ族化合物結晶物品およびその形成方法
JPH02258690A (ja) 半導体薄膜の形成方法
JPH05279185A (ja) ダイヤモンド薄膜の形成方法
JPS61270295A (ja) 化合物半導体単結晶膜の形成方法
JPS6126210A (ja) ＧａＡｓ半導体装置の製造方法
JPH0582457A (ja) 半導体結晶の製造装置および該装置を用いた半導体結晶の製造方法
JPH05136049A (ja) 結晶成長方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080206

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090206

Year of fee payment: 11

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090206

Year of fee payment: 11