JPS61150213A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS61150213A JPS61150213A JP27092484A JP27092484A JPS61150213A JP S61150213 A JPS61150213 A JP S61150213A JP 27092484 A JP27092484 A JP 27092484A JP 27092484 A JP27092484 A JP 27092484A JP S61150213 A JPS61150213 A JP S61150213A
- Authority
- JP
- Japan
- Prior art keywords
- aperture section
- insulating film
- semiconductor
- film
- silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02373—Group 14 semiconducting materials
- H01L21/02381—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
- H01L21/02639—Preparation of substrate for selective deposition
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔技術分野〕
本発明は半導体装置における選択的エピタキシャル成長
技術に関する。
技術に関する。
〔背景技術〕 □
超ＬＳＩの微細素子分離や三次元デバイスの構成におい
て、選択エピタキシャル成長技術が注目されている。こ
れは応用物理学会予稿集り８３′秋季号２６Ｐ−Ｎ−４
または、第２１回半導体専門講習会予稿集Ｐ、９１に発
表されそおり、第４図乃至第５図に示すようにシリコン
半導体基体１１生成した厚い半導体酸化膜２の開口部３
にシリコンの選択エピタキシャル気相成長膜４を埋めこ
み、゛このシリコン成長膜４を素子活性領域とするもの
で、表面の平坦化による微細な素子分離構造が可能とな
る。
て、選択エピタキシャル成長技術が注目されている。こ
れは応用物理学会予稿集り８３′秋季号２６Ｐ−Ｎ−４
または、第２１回半導体専門講習会予稿集Ｐ、９１に発
表されそおり、第４図乃至第５図に示すようにシリコン
半導体基体１１生成した厚い半導体酸化膜２の開口部３
にシリコンの選択エピタキシャル気相成長膜４を埋めこ
み、゛このシリコン成長膜４を素子活性領域とするもの
で、表面の平坦化による微細な素子分離構造が可能とな
る。
このシリコンの選択的エピタキシャル気゛相成長におい
ては、たとえば、下式： ％式％（１） の反応が利用され、成長時に同時忙添加するＨＣＡの流
量を変えることでエピタキシャル成長速度が制御される
とともに、絶縁膜（シリコン酸化瞑り表面からのシリコ
ンの成長を制御するものである。
ては、たとえば、下式： ％式％（１） の反応が利用され、成長時に同時忙添加するＨＣＡの流
量を変えることでエピタキシャル成長速度が制御される
とともに、絶縁膜（シリコン酸化瞑り表面からのシリコ
ンの成長を制御するものである。
ところでこのＨＣＪ流量によるシリコン成長め゛制御ヶ
行った場、合でも絶縁膜２０表面に第５図に示すように
異常のポリシリコンの核５が生成され、このため絶縁膜
２表面の耐ｉが低下し、ある℃ζは゛さらにポリシリコ
ン成長を誘起することになった。
行った場、合でも絶縁膜２０表面に第５図に示すように
異常のポリシリコンの核５が生成され、このため絶縁膜
２表面の耐ｉが低下し、ある℃ζは゛さらにポリシリコ
ン成長を誘起することになった。
このため絶縁膜の表面エッチ処理が必要となり、それに
よる表面平坦化が損われ・！細化の障！どなった。
よる表面平坦化が損われ・！細化の障！どなった。
本発明はこれらの問題を克服するためになされたもので
ある。
ある。
本発明の目的とするところは、素子活性領域となる絶縁
膜の開口部の面積比を規定することによって絶縁膜上に
ポリシリコンの核の発生をなくし、微細な素子分離がで
きる半導体装置を提供することにある。
膜の開口部の面積比を規定することによって絶縁膜上に
ポリシリコンの核の発生をなくし、微細な素子分離がで
きる半導体装置を提供することにある。
本願において開示される発明のうち代表的なものの概要
を説明すれば下記のとおりである。
を説明すれば下記のとおりである。
すなわち、シリコン坐導体基体の一主面上に厚いシリコ
ン酸化膜などの絶縁膜が形成され、この厚い絶縁膜にあ
けられた開口部内において上記半導体上に選択的にエピ
タキシャル成長させた半導゛採しリコン層が形成された
半導体装置において、上記絶縁膜における上記開口部の
面積比を少なくとも絶縁膜の全面積の３０％以上とする
ことにより、絶縁膜２表面へのポリシリコンの核の発生
をなりシ、平坦な表面を得て微細な素子分離を可能なら
しめることである。
ン酸化膜などの絶縁膜が形成され、この厚い絶縁膜にあ
けられた開口部内において上記半導体上に選択的にエピ
タキシャル成長させた半導゛採しリコン層が形成された
半導体装置において、上記絶縁膜における上記開口部の
面積比を少なくとも絶縁膜の全面積の３０％以上とする
ことにより、絶縁膜２表面へのポリシリコンの核の発生
をなりシ、平坦な表面を得て微細な素子分離を可能なら
しめることである。
第１図乃至第３図は本発明の一実施例を示す半導体装置
の製造プロ七スの一部工程図である。
の製造プロ七スの一部工程図である。
（１）シリコン結晶ウェハからなる半導体基板１１を用
意し、ウエッ）Ｗ囲気又は酸化性雰囲気中で加熱するこ
とにより表面に厚い（０，５〜２．０μｍ）酸化ＩＩ（
Ｓ ｉ Ｏ！膜）１２を形成し、公知のホトレ□シスト
技術により酸化膜の一部をエッチして、第１図に示すよ
うに開口部１３をあける。このときの開口部パターンは
第２図に示すように開口部の面積が全体の面積の３０％
以上になるような面積比をとる。たとえば一つの領域（
寸法ａＸａ）において、開口部（寸法ｂｘｂ＞をあける
場合に、円、るシリコンの選択的エピタ、キシャル気相
成長を行い、第３図に示す−よ５に上記開口部１３内で
―出する半導体基板１４１の表面にシリコン手導体層１
４を形成する。こ、のとき１１．ＨＣ４の導入量を適尚
とすることにより、結晶性の良い選択エピタキシャル成
長シリコン層が得られ、絶縁膜上にはポリシリコンの核
形成が生じない。
意し、ウエッ）Ｗ囲気又は酸化性雰囲気中で加熱するこ
とにより表面に厚い（０，５〜２．０μｍ）酸化ＩＩ（
Ｓ ｉ Ｏ！膜）１２を形成し、公知のホトレ□シスト
技術により酸化膜の一部をエッチして、第１図に示すよ
うに開口部１３をあける。このときの開口部パターンは
第２図に示すように開口部の面積が全体の面積の３０％
以上になるような面積比をとる。たとえば一つの領域（
寸法ａＸａ）において、開口部（寸法ｂｘｂ＞をあける
場合に、円、るシリコンの選択的エピタ、キシャル気相
成長を行い、第３図に示す−よ５に上記開口部１３内で
―出する半導体基板１４１の表面にシリコン手導体層１
４を形成する。こ、のとき１１．ＨＣ４の導入量を適尚
とすることにより、結晶性の良い選択エピタキシャル成
長シリコン層が得られ、絶縁膜上にはポリシリコンの核
形成が生じない。
この後、図示されないが、絶縁膜により分離された選択
エピタキシャル成長シリコン層の表面に公知の選択拡散
技術により１、素子活性領域、たとえばｎＰｎ）ランジ
子夕、ＭＯ８ＦＥＴ￥形成し、配線形成する、ことｋよ
り所要とする回、路構成をもつ党、導体装置を完成する
。 − 〔発明の効果〕 、５以上実施例で、述べた９！ｌ−発明によれば、下記
の理由でそ、の効果が得られる。 ・ 選択エピタキシ、ヤル気相成長において、絶縁膜上にポ
リシリコンの核形成を阻止するためには多量のＨＣ，ｅ
を導入する必要がある。その結果、第７図でＨＣ４重量
とエピタ、キシャル成長速度の関係曲線で示すように、
ＨＣｎｌ量がある程度増えるとエピタキシャル成長速度
が極めて小さ゛くなり、場合によっては逆に゛エッチさ
れてしまう。
エピタキシャル成長シリコン層の表面に公知の選択拡散
技術により１、素子活性領域、たとえばｎＰｎ）ランジ
子夕、ＭＯ８ＦＥＴ￥形成し、配線形成する、ことｋよ
り所要とする回、路構成をもつ党、導体装置を完成する
。 − 〔発明の効果〕 、５以上実施例で、述べた９！ｌ−発明によれば、下記
の理由でそ、の効果が得られる。 ・ 選択エピタキシ、ヤル気相成長において、絶縁膜上にポ
リシリコンの核形成を阻止するためには多量のＨＣ，ｅ
を導入する必要がある。その結果、第７図でＨＣ４重量
とエピタ、キシャル成長速度の関係曲線で示すように、
ＨＣｎｌ量がある程度増えるとエピタキシャル成長速度
が極めて小さ゛くなり、場合によっては逆に゛エッチさ
れてしまう。
“ＨＣ形流量がある一定量の場合、第８図に示すように
、開口部面積比によって絶縁膜上のポリシリシン核の発
生数が変ってくることが実験的に確認されている。開口
部の面積比が３０％を超えて基板表面が多く露出してい
る場合、少量のＨＣＡ導入でポリシリ壬ン核形成を阻止
できる。これとは逆に、開口部面積比が小さく、絶縁膜
の表面が多い場合にはその表面にポリシリムシの核形成
が生じやすい。 −− したがって本発明によれば、絶縁膜の開口部の面積比を
３０％以上とすることで、結晶性の良好な選択エピタキ
シャル成長層が得られ、表面平坦化による微細な素子分
離が可能である。 ゛ ・本発明によれば絶縁膜の
開口部の面積比を大きくとることでそれだけ素子活性領
域を広くとることになり、高い集積度が得られる。
、開口部面積比によって絶縁膜上のポリシリシン核の発
生数が変ってくることが実験的に確認されている。開口
部の面積比が３０％を超えて基板表面が多く露出してい
る場合、少量のＨＣＡ導入でポリシリ壬ン核形成を阻止
できる。これとは逆に、開口部面積比が小さく、絶縁膜
の表面が多い場合にはその表面にポリシリムシの核形成
が生じやすい。 −− したがって本発明によれば、絶縁膜の開口部の面積比を
３０％以上とすることで、結晶性の良好な選択エピタキ
シャル成長層が得られ、表面平坦化による微細な素子分
離が可能である。 ゛ ・本発明によれば絶縁膜の
開口部の面積比を大きくとることでそれだけ素子活性領
域を広くとることになり、高い集積度が得られる。
本発明は選択上エピタキシャル技術を用いて素子分離し
た半導体装置の全てに適用できる。
た半導体装置の全てに適用できる。
本発明は高集積を要する製品、特に高集積メモリ半導体
装［Ｋ応用した場合有効である。
装［Ｋ応用した場合有効である。
第１図乃至第３図は本発明の一実施例を示し、第１図、
第３図は半導体装置の工程断面図、第２図は第１図に対
応する平面図である０ 第４図乃至第６図は選択エピタキシャル成長法による素
子分離の例を示し、第４図、第５図は工程断面図、第６
図は第５図に対応する平面図である。 第７図、第８図は本発明の詳細な説明するもので、第７
図はエピタキシャル成長速度−ＨＣ！流量関係曲線図、
第８図はポリシリコン核数−開ロ部面積比関係曲線図で
ある。 １・・・シリコン基板、２・・・厚い絶縁膜（Ｓｉｆｔ
）、３・・・開口部、４・・・選択エピタキシャル成長
シリコン層、５・・・ポリシリコンの核、１１・・・シ
リコン基板、１２・・・厚い酸化膜、１３・・・開口部
、１４・・・選択エピタキシャル成長シリコン層。 第 ４ 図 第 ５ 図 ■訴］皆４十・ １ ・ １ 吻 ・１第 ７
図 第 ８ 図 １ ・１１
第３図は半導体装置の工程断面図、第２図は第１図に対
応する平面図である０ 第４図乃至第６図は選択エピタキシャル成長法による素
子分離の例を示し、第４図、第５図は工程断面図、第６
図は第５図に対応する平面図である。 第７図、第８図は本発明の詳細な説明するもので、第７
図はエピタキシャル成長速度−ＨＣ！流量関係曲線図、
第８図はポリシリコン核数−開ロ部面積比関係曲線図で
ある。 １・・・シリコン基板、２・・・厚い絶縁膜（Ｓｉｆｔ
）、３・・・開口部、４・・・選択エピタキシャル成長
シリコン層、５・・・ポリシリコンの核、１１・・・シ
リコン基板、１２・・・厚い酸化膜、１３・・・開口部
、１４・・・選択エピタキシャル成長シリコン層。 第 ４ 図 第 ５ 図 ■訴］皆４十・ １ ・ １ 吻 ・１第 ７
図 第 ８ 図 １ ・１１
Claims (1)
- 【特許請求の範囲】 １、半導体基体の一主面上に厚い絶縁膜が形成され、こ
の厚い絶縁膜にあけられた開口部内で上記半導体基体上
に選択的にエピタキシャル成長させた半導体層が形成さ
れた半導体装置であって、上記絶縁膜における上記開口
部の面積比が少なくとも３０％以上あることを特徴とす
る半導体装置。 ２、上記半導体はシリコン単結晶からなり、上記エピタ
キシャル成長半導体層はシリコンである特許請求の範囲
第１項に記載の半導体装置。 ３、上記エピタキシャル半導体層には半導体素子が形成
され、上記厚い絶縁膜は上記半導体素子分離のための領
域である特許請求の範囲第１項又は第２項に記載の半導
体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27092484A JPS61150213A (ja) | 1984-12-24 | 1984-12-24 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27092484A JPS61150213A (ja) | 1984-12-24 | 1984-12-24 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61150213A true JPS61150213A (ja) | 1986-07-08 |
Family
ID=17492885
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27092484A Pending JPS61150213A (ja) | 1984-12-24 | 1984-12-24 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61150213A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6503799B2 (en) | 2001-03-08 | 2003-01-07 | Mitsubishi Denki Kabushiki Kaisha | Method of manufacturing semiconductor device |
-
1984
- 1984-12-24 JP JP27092484A patent/JPS61150213A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6503799B2 (en) | 2001-03-08 | 2003-01-07 | Mitsubishi Denki Kabushiki Kaisha | Method of manufacturing semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0456325A (ja) | 半導体装置およびその製造方法 | |
| JP3152959B2 (ja) | 半導体装置及びその製造方法 | |
| JPH0567635A (ja) | 半導体装置の製造方法 | |
| JPS6252963A (ja) | バイポ−ラトランジスタの製造方法 | |
| EP0127814B1 (en) | Process for forming a narrow mesa on a substrate and process for making a self-aligned gate field effect transistor | |
| JP2690412B2 (ja) | 絶縁層の上に成長層を有する半導体装置の製造方法 | |
| JPH0582441A (ja) | 炭化シリコンバイポーラ半導体装置およびその製造方法 | |
| JPS61150213A (ja) | 半導体装置 | |
| JP2560376B2 (ja) | Ｍｏｓトランジスタの製造方法 | |
| JPS5852843A (ja) | 半導体集積回路装置の製造法 | |
| JPS59189677A (ja) | 半導体装置の製造方法 | |
| JPS5968949A (ja) | 半導体装置の製造方法 | |
| JPH0341984B2 (ja) | ||
| JPS58170030A (ja) | 半導体装置の製造方法 | |
| JPS5868963A (ja) | 半導体装置 | |
| JP3053678B2 (ja) | 半導体装置の製造方法 | |
| JPS6025254A (ja) | 集積回路の製造方法 | |
| JPS6060716A (ja) | 半導体基板の製造方法 | |
| JPS5946057A (ja) | 半導体装置の製造方法 | |
| JPH01216519A (ja) | 半導体装置の製造方法 | |
| JPS59186366A (ja) | 半導体装置およびその製造方法 | |
| JPH09213892A (ja) | 半導体素子の製造方法 | |
| JPH02268443A (ja) | 半導体装置 | |
| JPS6022829B2 (ja) | 半導体装置の製造方法 | |
| JPH0750416A (ja) | 半導体装置の製造方法 |