CN103515353A - 一种光刻胶填充式金属互连结构及其制造方法 - Google Patents

一种光刻胶填充式金属互连结构及其制造方法 Download PDF

Info

Publication number
CN103515353A
CN103515353A CN201310491613.5A CN201310491613A CN103515353A CN 103515353 A CN103515353 A CN 103515353A CN 201310491613 A CN201310491613 A CN 201310491613A CN 103515353 A CN103515353 A CN 103515353A
Authority
CN
China
Prior art keywords
layer
photoresist
metal
interconnecting
hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201310491613.5A
Other languages
English (en)
Other versions
CN103515353B (zh
Inventor
黄君
毛智彪
张瑜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Microelectronics Corp
Original Assignee
Shanghai Huali Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Microelectronics Corp filed Critical Shanghai Huali Microelectronics Corp
Priority to CN201310491613.5A priority Critical patent/CN103515353B/zh
Publication of CN103515353A publication Critical patent/CN103515353A/zh
Application granted granted Critical
Publication of CN103515353B publication Critical patent/CN103515353B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76811—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving multiple stacked pre-patterned masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明提供一种光刻胶填充式金属互连结构及其制造方法，所述光刻胶填充式金属互连结构利用光刻胶属于低介电常数介质且k值小于2.2而达到超低介电常数的级别的特点，可以降低制造成本和器件k值；本发明提供的光刻胶填充式金属互连结构的制造方法，采用普通氧化层代替现有技术中的常规超低介电常数介质来形成第二金属互连层，既大大降低了对通孔刻蚀、湿法刻蚀以及通孔金属填充和化学研磨等工艺的要求，又避免了由于低介电常数介质工艺带来的问题，提高金属互连结构的电气性能和可靠性。

Description

一种光刻胶填充式金属互连结构及其制造方法
技术领域
本发明涉及半导体制造领域，尤其涉及一种光刻胶填充式金属互连结构及其制造方法。
背景技术
由于金属材料和绝缘材料对传播延时都会产生影响，铜(Cu)导线比铝(Al)导线的电阻更低，FSG(氟掺杂的氧化硅玻璃)比SiO2的k值低，进入90nm工艺后铜互连与low-k（低介电常数）工艺同时应用，使得传播延时变得越来越短了。
芯片中使用low-k电介质作为ILD（层间介质），可以减少寄生电容容量，降低信号串扰，这样就允许互连线之间的距离更近，为提高芯片集成度扫清了障碍；同时，减小电介质k值可以缩短信号传播延时，这样就为提高芯片速度留下了一定空间。
low-k并非十全十美。电介质作为芯片必备的一种材料，除了低k值外，电介质材料至少应具备以绝缘性能好、便于制造等特性。特别是进入45nm工艺后，超低介电常数（ultra low-k，ULK）电介质的开发和应用是芯片厂商面临的难题。由于low-k材料的抗热性、化学性、机械延展性以及材料稳定性等问题都还没有得到完全解决，给芯片的制造和质量控制带来很多困难。采用low-k材料后，传统的制造工艺由于low-k材料的松软结构和易渗透性，使得ETCH（蚀刻）、CMP(化学机械研磨)和清洁工序变得更为艰难，并导致成品率下降和生产成本的提高。
图1所示为现有技术中一种采用多孔硅等常规的ULK材料的半导体后段铜互连结构的制造方法流程图。
图2A至2D所示为图1所示的半导体后段铜互连结构的制造方法过程中的剖视结构图。
请参考图1和2A，在步骤S101中，提供第一铜互连层衬底10，在所述第一铜互连层衬底上依次形成隔离层101、第二ULK（超低介电常数）介质层102、硬掩膜层103以及图案化的光刻胶层104；所述第一铜互连层包括具有第一通孔的第一ULK层100以及填充于所述第一通孔中的第一互连铜M1。
请参考图1和2B，在步骤S102中，以硬掩膜层103为掩膜，对所述第二ULK介质层102和隔离层101进行一体化双大马士革刻蚀，将图案化的光刻胶层的图案转移到所述第二ULK介质层102和隔离层101，形成通孔105和接触孔106。
请参考图1和2C，在步骤S103中，先在通孔105和接触孔106中形成铜扩散阻挡层（未图示）；然后继续在通孔105和接触孔106中进行铜填充；接着通过CMP(化学机械平坦化)去除硬掩膜层103，形成顶部平坦化的第二铜互连层，所述第二铜互连层包括第二ULK介质层102、隔离层101和第二互连铜M2。对形成的第二铜互连层进行扫描电镜观察，可以发现CMP后第二互连铜M2边沿出现过腐蚀现象。
请参考图1和2D，在步骤S104中，在第二铜互连层上形成第二隔离层107。
上述半导体后段铜互连结构的制造方法，存在以下缺陷：
1、请参考图2B，由于采用了常规的ULK材料，在步骤S102中，进行一体化双大马士革刻蚀时，容易对第二ULK介质层102造成损伤，形成凹曲形貌（bowing profile）102a，进而会使得通孔105上部CD过大而造成剩余第二ULK介质层102作为第二互连铜M2之间的隔离层太薄等问题；
2、由于采用ULK材料，第二ULK介质层102的干法刻蚀后到湿法清洗的等待时间（Q time）大大缩短，因而对一体化双大马士革刻蚀的等离子体蚀刻和湿法蚀刻带来巨大挑战；
3、请参考图2C，由于凹曲形貌102a的存在，使得在步骤S103的铜填充工艺中，容易形成铜填充空穴108；
4、由于采用ULK材料，因而在步骤S103中的铜填充和CMP后，很容易出现low-k介质工艺中是常见的铜边沿过腐蚀现象，这种铜边沿过腐蚀现象将会导致电性和可靠性的问题，给CMP也带来挑战。为了克服这些挑战得到符合规格的性能，整个半导体业界不断地投入大量资金和精力去研发出更为先进的设备来提高工艺能力，直接导致生产成本大幅提高。
因而需要一种新的金属互连结构及其制造方法，以避免上述缺陷。
发明内容
本发明的目的在于提供一种光刻胶填充式金属互连结构及其制造方法，利用光刻胶替代超低介电常数材料作为铜互连层之间的隔离层，降低工艺的要求和成本的同时又避免了超低介电常数介质工艺带来的问题，提高金属互连结构的电气性能和可靠性。
为解决上述问题，本发明提出一种光刻胶填充式金属互连结构，包括：第一金属互连层及其上方的第二金属互连层，所述第一金属互连层包括第一光刻胶层、贯穿第一光刻胶层上下表面的第一通孔以及填充于第一通孔中的第一互连金属；所述第二金属互连层包括位于第一金属互连层上表面的隔离层，位于所述隔离层上表面的第二光刻胶层、从第二光刻胶层上表面贯穿至隔离层下表面的第二通孔以及填充于所述第二通孔中的第二互连金属，所述第二通孔中的第二互连金属下表面与第一通孔中的第一互连金属上表面直接接触。
进一步的，所述隔离层为氮掺杂的碳层。
进一步的，所述第二光刻胶上方还形成有微缩辅助膜，所述微缩辅助膜的上表面与第二互连金属的上表面持平。
进一步的，所述第一金属互连层包括贴附于第一通孔内表面上的第一金属阻挡层，所述第二金属互连层还包括贴附于第二通孔内表面上的第二金属阻挡层。
本发明还提供一种光刻胶填充式金属互连结构的制造方法，包括以下步骤：
提供形成有第一金属互连层的衬底，在所述第一金属互连层上依次形成隔离层、普通氧化层、硬掩膜层以及图案化的光刻胶层；所述第一金属互连层包括第一光刻胶层、贯穿第一光刻胶层上下表面的第一通孔以及填充于第一通孔中的第一互连金属；
以硬掩膜层为掩膜，刻蚀所述普通氧化层和隔离层，将图案化的光刻胶层的图案转移到所述普通氧化层和隔离层上，形成第二通孔；
在所述第二通孔中填充第二互连金属，并化学机械平坦化去除所述硬掩膜层；
湿法刻蚀去除所述普通氧化层，形成空隙；
在所述空隙中填充第二光刻胶层，形成第二金属互连层。
进一步的，所述方法还包括：在所述空隙中填充第二光刻胶层之后，使用微缩辅助膜继续填平所述空隙并固化，所述第二金属互连层包括所述微缩辅助膜。
进一步的，所述方法还包括：形成第二金属互连层之后，在所述第二金属互连层上表面形成第二隔离层。
进一步的，所述第二隔离层和所述第一金属互连层上表面的隔离层均为氮掺杂的碳层。
进一步的，所述湿法刻蚀去除所述普通氧化层，形成空隙的步骤中采用的化学药剂为H2O与质量分数49%HF的体积比为8:1～12:1的混合液。
进一步的，在所述空隙中填充所述第二光刻胶层时采用的旋涂设备主转速为1500转/分钟～2000转/分钟，所述第二光刻胶层为KrF底部抗反射光刻胶。
进一步的，在所述空隙中填充第二光刻胶层，形成第二金属互连层的步骤中还包括：采用等离子体刻蚀工艺去除多余的光刻胶。
进一步的，所述等离子体刻蚀工艺所用刻蚀的气体为H2流量为180sccm～220sccm,Ar流量为80sccm～120sccm，工艺压力为50mT～100mT，高频能量HF为800W～1200W，低频能量LF为400W～600W。与现有技术相比，本发明提供的光刻胶填充式金属互连结构，利用光刻胶属于低介电常数介质且k值小于2.2而达到超低介电常数的级别的特点，可以降低制造成本和器件k值；本发明提供的光刻胶填充式金属互连结构的制造方法，采用普通氧化层代替现有技术中的常规超低介电常数介质来形成第二金属互连层，既大大降低了对通孔刻蚀、湿法刻蚀以及通孔金属填充和化学研磨等工艺的要求，又避免了由于低介电常数介质工艺带来的问题，提高金属互连结构的电气性能和可靠性。
附图说明
图1所示为现有技术中一种采用多孔硅等常规的ULK材料的半导体后段铜互连结构的制造方法流程图；
图2A至2D所示为图1所示的半导体后段铜互连结构的制造方法过程中的剖视结构图；
图3所示为本发明的光刻胶填充式金属互连结构的制造方法流程图；
图4A至4F所示为图3所示的光刻胶填充式金属互连结构的制造方法过程中的剖视结构图。
具体实施方
本发明的核心思想在于提出一种光刻胶填充式金属互连工艺的新方法，新方法先利用普通氧化层（USG,Un-doped Silicon Glass）代替low-k介质，来完成整个一体化双大马士革刻蚀/湿法清洁/铜填充/化学研磨的流程，然后用高选择比的湿法蚀刻去除普通氧化层而保留下面的隔离层，接着在去除普通氧化层后的空隙里填充光刻胶来充当low-k介质。
为使本发明的目的、特征更明显易懂，下面结合附图对本发明的具体实施方式作进一步的说明，然而，本发明可以用不同的形式实现，不应只是局限在所述的实施例。
图3所示为本发明的光刻胶填充式金属互连结构的制造方法流程图；
图4A至4F所示为图3所示的光刻胶填充式金属互连结构的制造方法过程中的剖视结构图。
请参考图3，本发明提出一种光刻胶填充式金属互连结构的制造方法，包括以下步骤：
S301，提供形成有第一金属互连层的衬底，在所述第一金属互连层上依次形成隔离层、普通氧化层、硬掩膜层以及图案化的光刻胶层；所述第一金属互连层包括第一光刻胶层、贯穿第一光刻胶层上下表面的第一通孔以及填充于第一通孔中的第一互连金属；
S302，以硬掩膜层为掩膜，刻蚀所述普通氧化层和隔离层，将图案化的光刻胶层的图案转移到所述普通氧化层和隔离层上，形成第二通孔；
S303，在所述第二通孔中填充第二互连金属，并化学机械平坦化去除所述硬掩膜层；
S304，湿法刻蚀去除所述普通氧化层，形成空隙；
S305，在所述空隙中填充第二光刻胶层，形成第二金属互连层。
请参考图3和4A，在步骤S301中，提供的形成有第一金属互连层的衬底40，在所述第一金属互连层上依次形成隔离层401、普通氧化层402、硬掩膜层403以及图案化的光刻胶层404；所述第一金属互连层包括第一光刻胶层400、贯穿第一光刻胶层400上下表面的第一通孔以及填充于第一通孔中的第一互连金属M1，该金属可以为铜，隔离层401可以是NDC（Nitrogen Doped Carbon，氮掺杂的碳层）。
请参考图3和4B，在步骤S302中，以硬掩膜层403为掩膜，刻蚀所述普通氧化层402和隔离层401，将图案化的光刻胶层404的图案转移到所述普通氧化层402和隔离层401上，形成第二通孔405和接触孔406。
请参考图3和4C，在步骤S303中，先采用氮化钛等材料在第二通孔405和接触孔406中形成铜扩散阻挡层（未图示）；然后继续在第二通孔405和接触孔406中进行第二互连金属M2填充；接着通过CMP(化学机械平坦化)去除硬掩膜层403。本实施例中，第二互连金属M2为铜。
请参考图3和4D，在步骤S304中，用高选择比的湿法蚀刻去除普通氧化层而保留下面的隔离层401，形成空隙407。本实施例中，所述湿法刻蚀去除所述普通氧化层，形成空隙的步骤中采用的化学药剂是H2O与质量分数49%HF的体积比为10:1的混合液。在本发明其他实施例中，采用的化学药剂也可以是H2O与质量分数49%HF的体积比为8:1～12:1的混合液。
请参考图3、图4E和4F，在步骤S305中，在去除普通氧化层后的空隙里填充第二光刻胶层408来充当low-k介质，在所述空隙中填充所述第二光刻胶层408时采用的旋涂设备主转速为1500～2000转/分钟，采用的光刻胶为KrF B光刻胶(bottom anti-reflective coating，KrF底部抗反射涂胶)；多出的光刻胶用含H2、Ar的低蚀刻率高均匀度的等离子体蚀刻法去除，本实施例中，所述等离子体刻蚀工艺所用刻蚀的气体为H2:Ar=200sscm:100sscm，工艺压力为50mT～100mT，高频能量HF:低频能量LF为1000W:500W。在本发明的其他实施例中，去除多出的光刻胶的等离子体蚀刻工艺参数也可以是：等离子体刻蚀工艺所用刻蚀的气体为H2流量为180sccm～220sccm,Ar流量为80sccm～120sccm，工艺压力为50mT～100mT，高频能量HF为800W～1200W，低频能量LF为400W～600W。
这种低蚀刻率高均匀度的等离子体蚀刻方便于用时间来控制蚀刻终点以保证在完全除去第二互连金属M2表面多余光刻胶的同时，把过蚀刻引起的第二光刻胶层408表面与第二互连金属M2表面的高度差降到最小，如图4E，同时可以硬化第二光刻胶层408表面。由于第二光刻胶层408表面与第二互连金属M2表面势必会存在一定的高度差，所以本实施例中，如图4F所示，还在第二光刻胶层408表面与第二互连金属M2表面涂布微缩辅助膜409填平空隙，使得第二光刻胶层408表面与第二互连金属M2表面持平，并使加热固化使化学微缩材料SAFIER材料与第二光刻胶层408表面反应形成高分子交联的保护膜。多余的微缩辅助膜SAFIER材料可用去离子水或含表面活性剂的去离子水溶液去除，即完成第二金属互连层结构的制作。经过化学微缩固化处理后的第二光刻胶层408可以经受住后续的NDC等隔离层的沉积温度（400摄氏度）。最后在微缩辅助膜409和第二互连金属M2再沉积NDC等第二隔离层410，进行后续金属互连层的制造。光刻胶属于低介电常数介质，k值一般都小于2.2，达到超低介电常数的级别，制作成本低廉，同时可以降低k值。显然，所述第二金属互连层包括隔离层401、第二光刻胶层408和第二互连金属M2。其中，微缩辅助膜409是一种通常用于缩小沟槽或孔图形尺寸的化学微缩材料，例如是(RELACS)是美国专利US7745077B2和美国专利US7923200B2中公开的为缩小沟槽或孔图形尺寸开发的材料，也可以是日本某家公司为缩小沟槽或孔图形尺寸开发的SAFIER（Shrink Assist Film for Enhanced Resolution）材料。请参考图4E和4F，本发明提出一种光刻胶填充式金属互连结构，包括：第一金属互连层及其上方的第二金属互连层，所述第一金属互连层包括第一光刻胶层400、贯穿第一光刻胶层400上下表面的第一通孔以及填充于第一通孔中的第一互连金属M1；所述第二金属互连层包括位于第一金属互连层上表面的隔离层401，位于所述隔离层401上表面的第二光刻胶层408、从第二光刻胶层408上表面贯穿至隔离层401下表面的第二通孔以及填充于所述第二通孔中的第二互连金属M2，所述第二通孔中的第二互连金属M2下表面与第一通孔中的第一互连金属M1上表面直接接触。本发明的光刻胶填充式金属互连结构还包括位于所述第二光刻胶层408上方的微缩辅助膜409，所述微缩辅助膜409的上表面与第二互连金属M2的上表面持平。本发明的光刻胶填充式金属互连结构中，所述第一金属互连层包括贴附于第一通孔内表面上的第一金属阻挡层（未图示），所述第二金属互连层还包括贴附于第二通孔内表面上的第二金属阻挡层（未图示）。
综上所述，本发明提供的光刻胶填充式金属互连结构，利用光刻胶属于低介电常数介质且k值小于2.2而达到超低介电常数的级别的特点，可以降低制造成本和器件k值；本发明提供的光刻胶填充式金属互连结构的制造方法，采用普通氧化层代替现有技术中的常规超低介电常数介质来形成第二金属互连层，既大大降低了对通孔刻蚀、湿法刻蚀以及通孔金属填充和化学研磨等工艺的要求，又避免了由于低介电常数介质工艺带来的问题，提高金属互连结构的电气性能和可靠性。
显然，本领域的技术人员可以对发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (12)

1.一种光刻胶填充式金属互连结构，其特征在于，包括：第一金属互连层及其上方的第二金属互连层，所述第一金属互连层包括第一光刻胶层、贯穿第一光刻胶层上下表面的第一通孔以及填充于第一通孔中的第一互连金属；所述第二金属互连层包括位于第一金属互连层上表面的隔离层，位于所述隔离层上表面的第二光刻胶层、从第二光刻胶层上表面贯穿至隔离层下表面的第二通孔以及填充于所述第二通孔中的第二互连金属，所述第二通孔中的第二互连金属下表面与第一通孔中的第一互连金属上表面直接接触。
2.如权利要求1所述的光刻胶填充式金属互连结构，其特征在于，所述隔离层为氮掺杂的碳层。
3.如权利要求1所述的光刻胶填充式金属互连结构，其特征在于，所述第二光刻胶上方还形成有微缩辅助膜，所述微缩辅助膜的上表面与第二互连金属的上表面持平。
4.如权利要求1所述的光刻胶填充式金属互连结构，其特征在于，所述第一金属互连层包括贴附于第一通孔内表面上的第一金属阻挡层，所述第二金属互连层还包括贴附于第二通孔内表面上的第二金属阻挡层。
5.一种光刻胶填充式金属互连结构的制造方法，其特征在于，包括：
提供形成有第一金属互连层的衬底，在所述第一金属互连层上依次形成隔离层、普通氧化层、硬掩膜层以及图案化的光刻胶层；所述第一金属互连层包括第一光刻胶层、贯穿第一光刻胶层上下表面的第一通孔以及填充于第一通孔中的第一互连金属；
以硬掩膜层为掩膜，刻蚀所述普通氧化层和隔离层，将图案化的光刻胶层的图案转移到所述普通氧化层和隔离层上，形成第二通孔；
在所述第二通孔中填充第二互连金属，并化学机械平坦化去除所述硬掩膜层；
湿法刻蚀去除所述普通氧化层，形成空隙；
在所述空隙中填充第二光刻胶层，形成第二金属互连层。
6.如权利要求5所述的光刻胶填充式金属互连结构的制造方法，其特征在于，所述方法还包括：在所述空隙中填充第二光刻胶层之后，使用微缩辅助膜继续填平所述空隙并固化，所述第二金属互连层包括所述微缩辅助膜。
7.如权利要求5或6所述的光刻胶填充式金属互连结构的制造方法，其特征在于，所述方法还包括：形成第二金属互连层之后，在所述第二金属互连层上表面形成第二隔离层。
8.如权利要求5所述的光刻胶填充式金属互连结构的制造方法，其特征在于，所述第二隔离层和所述第一金属互连层上表面的隔离层均为氮掺杂的碳层。
9.如权利要求5所述的光刻胶填充式金属互连结构的制造方法，其特征在于，所述湿法刻蚀去除所述普通氧化层，形成空隙的步骤中采用的化学药剂为H2O与质量分数49%HF的体积比为8:1～12:1混合液。
10.如权利要求5所述的光刻胶填充式金属互连结构的制造方法，其特征在于，在所述空隙中填充所述第二光刻胶层时采用的旋涂设备主转速为1500转/分钟～2000转/分钟，所述第二光刻胶层为KrF底部抗反射光刻胶。
11.如权利要求5所述的光刻胶填充式金属互连结构的制造方法，其特征在于，在所述空隙中填充第二光刻胶层，形成第二金属互连层的步骤中还包括：采用等离子体刻蚀工艺去除多余的光刻胶。
12.如权利要求11所述的光刻胶填充式金属互连结构的制造方法，其特征在于，所述等离子体刻蚀工艺所用刻蚀的气体为H2流量为180sccm～220sccm,Ar流量为80sccm～120sccm，工艺压力为50mT～100mT，高频能量HF为800W～1200W，低频能量LF为400W～600W。
CN201310491613.5A 2013-10-18 2013-10-18 一种光刻胶填充式金属互连结构及其制造方法 Active CN103515353B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310491613.5A CN103515353B (zh) 2013-10-18 2013-10-18 一种光刻胶填充式金属互连结构及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310491613.5A CN103515353B (zh) 2013-10-18 2013-10-18 一种光刻胶填充式金属互连结构及其制造方法

Publications (2)

Publication Number Publication Date
CN103515353A true CN103515353A (zh) 2014-01-15
CN103515353B CN103515353B (zh) 2016-08-31

Family

ID=49897823

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310491613.5A Active CN103515353B (zh) 2013-10-18 2013-10-18 一种光刻胶填充式金属互连结构及其制造方法

Country Status (1)

Country Link
CN (1) CN103515353B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111900128A (zh) * 2020-09-30 2020-11-06 晶芯成(北京)科技有限公司 一种金属互连结构的形成方法
CN114952600A (zh) * 2022-07-11 2022-08-30 赛莱克斯微系统科技（北京）有限公司 高频传输微结构的平坦化方法、装置及电子设备

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101360849A (zh) * 2005-11-18 2009-02-04 莱里斯奥鲁斯技术公司 一种形成多层结构的方法
CN102593097A (zh) * 2012-02-27 2012-07-18 北京大学 一种集成电路金属互连结构及其制备方法
US20120273958A1 (en) * 2011-04-28 2012-11-01 Globalfoundries Inc. Multilayer interconnect structure and method for integrated circuits

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101360849A (zh) * 2005-11-18 2009-02-04 莱里斯奥鲁斯技术公司 一种形成多层结构的方法
US20120273958A1 (en) * 2011-04-28 2012-11-01 Globalfoundries Inc. Multilayer interconnect structure and method for integrated circuits
CN102593097A (zh) * 2012-02-27 2012-07-18 北京大学 一种集成电路金属互连结构及其制备方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111900128A (zh) * 2020-09-30 2020-11-06 晶芯成(北京)科技有限公司 一种金属互连结构的形成方法
CN111900128B (zh) * 2020-09-30 2020-12-25 晶芯成(北京)科技有限公司 一种金属互连结构的形成方法
CN114952600A (zh) * 2022-07-11 2022-08-30 赛莱克斯微系统科技（北京）有限公司 高频传输微结构的平坦化方法、装置及电子设备
CN114952600B (zh) * 2022-07-11 2023-09-19 赛莱克斯微系统科技（北京）有限公司 高频传输微结构的平坦化方法、装置及电子设备

Also Published As

Publication number Publication date
CN103515353B (zh) 2016-08-31

Similar Documents

Publication Publication Date Title
US6503829B2 (en) Metal via contact of a semiconductor device and method for fabricating the same
CN105448840B (zh) 半导体结构的形成方法
CN105789111A (zh) 半导体结构的形成方法
CN102364670B (zh) 金属铜大马士革互联结构的制造方法
CN112420716A (zh) 一种半导体器件及其制备方法
US20120273962A1 (en) Semiconductor device having air gap and method for manufacturing the same
CN103545196B (zh) 金属互连线的制造方法
CN103066014A (zh) 一种铜/空气隙的制备方法
CN104979273B (zh) 形成互连结构的方法
CN103515353A (zh) 一种光刻胶填充式金属互连结构及其制造方法
CN111627820A (zh) 屏蔽栅场效应晶体管及其制备方法
CN102543843A (zh) 互连结构的制造方法
CN102403263B (zh) 双大马士革结构中的沟槽刻蚀方法
CN103165514B (zh) 半导体结构及其形成方法
CN103531526B (zh) 金属互连结构及其制作方法
KR20110074105A (ko) 커패시터의 제조 방법
CN105720001A (zh) 半导体结构的形成方法
CN103531531B (zh) 一种用于制造半导体器件的方法
CN103165436B (zh) 制作半导体器件的方法
CN102044471B (zh) 互连结构及其形成方法
CN105826279A (zh) 半导体结构及其形成方法
CN102082118A (zh) 制备双大马士革结构的方法
CN105990120B (zh) 一种半导体器件及其制造方法、电子装置
CN105655288A (zh) 半导体结构的形成方法
CN103346118B (zh) 抗反射涂层填充式超低介电常数之铜互连制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant