CN112420716A - 一种半导体器件及其制备方法 - Google Patents
一种半导体器件及其制备方法 Download PDFInfo
- Publication number
- CN112420716A CN112420716A CN202011286590.0A CN202011286590A CN112420716A CN 112420716 A CN112420716 A CN 112420716A CN 202011286590 A CN202011286590 A CN 202011286590A CN 112420716 A CN112420716 A CN 112420716A
- Authority
- CN
- China
- Prior art keywords
- support
- channel hole
- semiconductor device
- layer
- sacrificial layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 51
- 238000002360 preparation method Methods 0.000 title abstract description 5
- 238000000034 method Methods 0.000 claims abstract description 46
- 230000008093 supporting effect Effects 0.000 claims abstract description 44
- 230000003647 oxidation Effects 0.000 claims abstract description 24
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 24
- 238000005530 etching Methods 0.000 claims abstract description 12
- 230000000149 penetrating effect Effects 0.000 claims abstract description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 45
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 29
- 239000000758 substrate Substances 0.000 claims description 28
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 21
- 238000004519 manufacturing process Methods 0.000 claims description 21
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 21
- 239000000463 material Substances 0.000 claims description 12
- 230000001590 oxidative effect Effects 0.000 claims description 9
- 238000003860 storage Methods 0.000 claims description 6
- 238000000151 deposition Methods 0.000 claims description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 8
- 239000000377 silicon dioxide Substances 0.000 description 8
- 235000012239 silicon dioxide Nutrition 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- 238000000231 atomic layer deposition Methods 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 2
- 238000011065 in-situ storage Methods 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 229910000449 hafnium oxide Inorganic materials 0.000 description 1
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 1
- 239000011148 porous material Substances 0.000 description 1
- 230000002787 reinforcement Effects 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 229910001936 tantalum oxide Inorganic materials 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
- H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
- H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
- H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
- H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
- H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
- H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND
Landscapes
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
本发明公开了一种半导体器件及其制备方法，包括贯穿堆栈的虚拟沟道孔，所述虚拟沟道孔与所述栅极层的交界处具有凸起，位于所述凸起内的支撑垫圈，以及填充在所述虚拟沟道孔中的支撑物。通过刻蚀工艺形成凸起和氧化工艺形成致密的环形支撑垫圈，这样在形成栅极层而去除牺牲层时，虚拟沟道孔中的支撑垫圈和支撑物可以起到很好的支撑作用，而且可以减少后续在经过高温处理时阶梯区形成塌陷的情况。
Description
技术领域
本发明总体上涉及电子器件，并且更具体的，涉及一种半导体器件及其制备方法。
背景技术
NAND存储器件是具有功耗低、质量轻且性能佳的非易失存储产品，在电子产品中得到了广泛的应用。
平面结构的NAND器件已接近实际扩展的极限，为了进一步的提高存储容量，降低每比特的存储成本，提出了3D NAND存储器件。在3D NAND存储器件结构中，采用垂直堆叠多层栅极的方式，堆叠层的中心区域为核心区域、边缘区域为台阶区域，核心区域用于形成存储单元，堆叠层中的导电层作为每一层存储单元的栅线，栅线通过台阶上的接触引出，从而实现堆叠式的3D NAND存储器件。
为了降低成本，通常在虚拟沟道孔中填充二氧化硅。由于二氧化硅的支撑性能差，在3D NAND存储器件的制造过程中，利用贯通堆叠层的栅线缝隙，进行堆叠层中牺牲层的替换之后，绝缘层之间形成悬空层，虚拟沟道孔的支撑效果很差，容易造成坍塌。
发明内容
本发明的目的在于提供一种半导体器件及其制备方法，旨在提高虚拟沟道孔的支撑性能，从而减小阶梯区塌陷的情况。
一方面，本发明实施例提供一种半导体器件，包括：
衬底，所述衬底上形成有绝缘层和栅极层交替层叠的堆栈；
在垂直于所述衬底的第一纵向贯穿所述堆栈的虚拟沟道孔，所述虚拟沟道孔与所述栅极层的交界处具有凸起，使所述虚拟沟道孔在所述栅极层处的孔径大于在所述绝缘层处的孔径；
位于所述凸起内的支撑垫圈；
填充在所述虚拟沟道孔中的支撑物。
进一步优选的，还包括位于所述虚拟沟道孔内侧壁和所述支撑垫圈内表面的支撑壳桶。
进一步优选的，所述支撑垫圈和支撑壳桶为致密氧化物，所述致密氧化物的密度大于所述支撑物的密。
进一步优选的，所述致密氧化物的材料为采用远程等离子体氧化工艺氧化氮化硅而得到的致密性氧化硅。
进一步优选的，所述支撑垫圈在垂直于所述第一纵向的第一横向上的宽度，小于等于所述虚拟沟道孔在所述牺牲层处和所述绝缘层处的孔径之差。
进一步优选的，所述堆栈包括核心存储区和阶梯区，所述虚拟沟道孔位于所述阶梯区。
另一方面本发明实施例提供一种半导体器件的制备方法，包括：
提供衬底，所述衬底上形成有绝缘层和牺牲层交替层叠的堆栈；
在垂直于所述衬底的第一纵向形成贯穿所述堆栈的虚拟沟道孔；
通过所述虚拟沟道孔对所述牺牲层进行刻蚀，以在所述虚拟沟道孔侧壁与所述牺牲层的交界处形成凸起，使所述虚拟沟道孔在所述牺牲层处的孔径大于在所述绝缘层处的孔径；
在所述凸起内形成支撑垫圈；
在所述虚拟沟道孔中填充支撑物；
将所述牺牲层置换成栅极层。
进一步优选的，填充所述支撑物的步骤之前，还包括：在所述虚拟沟道孔内侧壁和所述支撑垫圈内表面形成支撑壳桶。
进一步优选的，所述支撑垫圈和支撑壳桶为致密氧化物，所述致密氧化物的密度大于所述支撑物的密度。
进一步优选的，所述牺牲层的材料为氮化硅，所述支撑垫圈的材料为致密性氧化硅，形成所述支撑垫圈的步骤，包括：
采用远程等离子体氧化工艺，通过所述凸起将部分牺牲层氧化成所述致密性氧化硅。
进一步优选的，所述支撑壳桶的材料为致密性氧化硅，形成所述支撑壳桶的步骤，包括：
在所述虚拟沟道孔内侧壁和所述支撑垫圈内表面沉积氮化硅；
采用远程等离子体氧化工艺，将所述氮化硅氧化成所述致密性氧化硅。
进一步优选的，所述支撑垫圈在垂直于所述第一纵向的第一横向上的宽度，小于等于所述虚拟沟道孔在所述牺牲层处和所述绝缘层处的孔径之差。
进一步优选的，所述堆栈包括核心存储区和阶梯区，所述虚拟沟道孔位于所述阶梯区。
本发明的有益效果是：提供一种半导体器件及其制备方法，包括贯穿堆栈的虚拟沟道孔，所述虚拟沟道孔与所述栅极层的交界处具有凸起，位于所述凸起内的支撑垫圈，以及填充在所述虚拟沟道孔中的支撑物。通过刻蚀工艺形成凸起和氧化工艺形成致密的环形支撑垫圈，这样在形成栅极层而去除牺牲层时，虚拟沟道孔可以起到很好的支撑作用，而且可以减少后续在经过高温处理时阶梯区形成塌陷的情况。
附图说明
下面结合附图，通过对本发明的具体实施方式详细描述，将使本发明的技术方案及其它有益效果显而易见。
图1是本发明第一实施例提供的半导体器件的结构示意图；
图2是图1中位置A的局部放大示意图；
图3是本发明第二实施例提供的半导体器件的结构示意图；
图4是本发明第三实施例提供的半导体器件的制备方法的流程示意图；
图5a-5c是本发明第三实施例提供的半导体器件的制备过程中的结构示意图；
图6是本发明第三实施例的进一步实施例提供的半导体器件的制备方法的流程示意图；
图7a-7b是本发明第三实施例的进一步实施例提供的半导体器件的制备过程中的结构示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
应当理解，虽然这里可使用术语第一、第二等描述各种组件，但这些组件不应受限于这些术语。这些术语用于使一个组件区别于另一个组件。例如，第一组件可以称为第二组件，类似地，第二组件可以称为第一组件，而不背离本发明的范围。
应当理解，当称一个组件在另一个组件“上”、“连接”另一个组件时，它可以直接在另一个组件上或者连接另一个组件，或者还可以存在插入的组件。其他的用于描述组件之间关系的词语应当以类似的方式解释。
如本文所使用的，术语“半导体器件”是指一种在横向定向的衬底上具有垂直定向的阵列结构的半导体器件，使得阵列结构相对于衬底在垂直方向上延伸。如本文所使用的，术语“第一纵向”是指垂直于衬底的方向，用“Z”表示，术语“第一横向”是指平行于衬底，即垂直于所述第一纵向的方向，用“X”表示。
需要说明的是，本发明实施例中所提供的图示仅以示意方式说明本发明的基本构想，虽图示中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更复杂。
本发明实施例提供一种半导体器件，该半导体器件可以是3D NAND存储器件。
请参阅图1，图1是本发明第一实施例提供的半导体器件的结构示意图。该半导体器件100包括：衬底10；位于所述衬底10上由绝缘层201和栅极层202交替层叠的堆栈20；在垂直于所述衬底10的第一纵向(Z)贯穿所述堆栈20的虚拟沟道孔30，所述虚拟沟道孔30与所述栅极层202的交界处具有凸起31，所述虚拟沟道孔30在所述栅极层202处的孔径大于在所述绝缘层201处的孔径；位于所述凸起31内的支撑垫圈32；填充在所述虚拟沟道孔30中的支撑物34。
在本实施例中，所述堆栈20包括核心存储区21和阶梯区22，所述虚拟沟道孔30位于所述阶梯区22。
在本实施例中，核心存储区21可以位于衬底10的中间，阶梯区22可以位于衬底10的边缘，本实施例只显示出一部分阶梯区22。在其他实施例中，核心存储区21可以位于衬底10的两边，阶梯区22可以位于衬底10的中间。
在本实施例中，在阶梯区22中堆栈20呈台阶结构，该堆栈20上还覆盖有介质层23。所述虚拟沟道孔30贯穿阶梯区22，也就是贯穿所述介质层23和阶梯区22的台阶结构。
请参阅图2，图2是图1中位置A的局部放大示意图。在本实施例中，凸起31在第一纵向(Z)与绝缘层201上下接触，在第一横向(X)与栅极层202接触。虚拟沟道孔30在所述栅极层202处与所述绝缘层201处的孔径之差，就是凸起31相对于虚拟沟道孔30与所述绝缘层201的交界面向所述第一横向(X)的深度为h，支撑垫圈32在第一横向(X)上的宽度w小于或等于h。优选的，支撑垫圈32刚好填满凸起31，即支撑垫圈32在第一横向(X)上的宽度w等于凹糟31相对于虚拟沟道孔30与绝缘层201的交界面向第一横向(X)的深度h。对应于凸起31的形状，支撑垫圈32的形状为环形，其环宽优选为等于凸起31的深度h。
在其他实施例中，支撑垫圈32在第一横向(X)上的宽度w也可以大于h，此时相对于现有技术，支撑垫圈32对整个结构也有一定的支撑效果。
在本实施例中，所述支撑垫圈32的材料为致密氧化物，所述支撑物34的材料可以为二氧化硅。所述支撑垫圈32的密度大于支撑物34的密度。
进一步的，支撑垫圈32的材料可以为采用远程等离子体氧化(Remote PlasmaOxidation,RPO)工艺氧化氮化硅而得到的致密性氧化硅。支撑物34可以为采用化学气相沉积(Chemical Vapor Deposition,CVD)工艺得到的二氧化硅。所述致密性氧化硅的密度大于所述二氧化硅的密度。
本发明实施例提供的半导体器件100，在去除牺牲层形成栅极层202的过程中，虚拟沟道孔30中的支撑垫圈32和支撑物34能够提升支撑性能，这样在后续高温处理时不会形成塌陷，从而能基本解决阶梯区凹陷的问题。
请参阅图3，图3是本发明第二实施例提供的半导体器件的结构示意图。该半导体器件200与第一实施例中的半导体器件100的区别在于，半导体器件200还包括于位于虚拟沟道孔30内侧壁和支撑垫圈32内表面的支撑壳桶33。
在本实施例中，支撑壳桶33为致密氧化物，且支撑壳桶33的密度大于支撑物34的密度。
进一步的，支撑壳桶33的材料为采用远程等离子体氧化(Remote PlasmaOxidation,RPO)工艺氧化氮化硅而得到的致密性氧化硅。支撑壳桶33的具体制备方法将在下文的方法实施例中进行说明。
支撑物34可以为采用普通CVD工艺沉积的氧化硅。在本实施例中，支撑壳桶33和支撑垫圈32接触，且它们为相同的致密性氧化硅材料，所以在图中以相同的图案标示。环形的支撑垫圈32和壳状的支撑壳桶33可以组成形成类似桶状的螺丝结构而一起作为支撑加强物。
本发明实施例提供的半导体器件200包括位于凸起31中的支撑垫圈32，以及位于虚拟沟道孔30内侧壁和支撑垫圈32内表面的支撑壳桶33，所述支撑垫圈32围绕在壳状的支撑壳桶33的外表面，这样可以在牺牲层被去除的时候起到重要的支撑作用。另外，支撑壳桶33更加强了支撑性能，而且支撑垫圈32和支撑壳桶33的密度相比于支撑物34的密度较大，支撑效果较好，可以完美解决支撑不足造成的塌陷问题。
另外，前面实施例虽以虚拟沟道孔30位于阶梯区22来做说明，然而当虚拟沟道孔30位于存储区21时亦可如此配置，亦即所述虚拟沟道孔30可设置在堆栈20中，不限于阶梯区22。
请参阅图4和图5a-5c，图4是本发明第三实施例提供的半导体器件的制备方法的流程示意图，图5a-5c是本发明第三实施例提供的半导体器件的制备过程中的结构示意图。该制备方法用于形成上述半导体器件100，因此沿用半导体器件100的结构标号。该半导体器件的制备方法包括以下步骤S1-S6。
首先请参阅图4中的步骤S1-S2和图5a。
步骤S1：提供衬底10，所述衬底10上形成有绝缘层201和牺牲层203交替层叠的堆栈20’。
在本实施例中，衬底10为半导体衬底，例如可以为硅(Si)、锗(Ge)、锗化硅(SiGe)、绝缘体上硅(Silicon on Insulator，SOI)或绝缘体上锗(Germanium On Insulator，GOI)等。在一些实施例中，该半导体衬底还可以为包括其他元素半导体或者化合物半导体的衬底，例如砷化镓、磷化铟或碳化硅；还可以为叠层结构，例如硅/锗化硅等。
绝缘层201可以为氧化硅、氧化铪、氧化铝、氧化钽等介电材料，牺牲层203可以为氮化硅，也可以为其他导电材料。绝缘层201和牺牲层203具有不同的刻蚀选择性。该牺牲层203会在后续工艺中被去除，并在相应位置替换成如图1所示的栅极层202。其中，绝缘层201和牺牲层203的沉积方法可以采用但不限于化学气相沉积(Chemical Vapor Deposition,CVD)、原子层沉积(Atom Layer Deposition,ALD)、物理气相沉积(Physical VaporDeposition,PVD)，等离子体增强化学气相沉积(Plasma Enhanced Chemical VaporDeposition,PECVD)或高密度等离子体化学气相沉积(High Density Plasma ChemicalVapor Deposition,HDPCVD)等各种方法。
步骤S2：在垂直于所述衬底10的第一纵向(Z)形成贯穿所述堆栈20’的虚拟沟道孔30。
在本实施例中，堆栈20’包括位于中间的核心存储区21和位于边缘的阶梯区22，阶梯区22的堆栈20’是呈台阶结构。虚拟沟道孔30位于所述阶梯区22。由于该堆栈20’上还可以覆盖有介质层23，虚拟沟道孔30贯穿阶梯区22上方的介质层23和阶梯区22的台阶结构。虚拟沟道孔30的上部分与介质层23接触，下部分与阶梯区22的台阶结构接触，即与绝缘层201和牺牲层203接触。
请参阅图4中的步骤S3和图5b。
步骤S3：通过所述虚拟沟道孔30对所述牺牲层203进行刻蚀，以在所述虚拟沟道孔30侧壁与所述牺牲层203的交界处形成凸起31，使所述虚拟沟道孔30在所述牺牲层203处的孔径大于在所述绝缘层201处的孔径。
在本实施例中，对牺牲层203进行刻蚀，实际上是使牺牲层203形成凹槽，而对于虚拟沟道孔30来说，是形成了与沟道孔30连通的凸起31，形成了凸起31之后，会使虚拟沟道孔30在牺牲层203处的孔径大于在所述绝缘层201处的孔径。牺牲层203可以为氮化硅，通过虚拟沟道孔30对所述牺牲层203进行刻蚀，可以采用气体刻蚀或湿法刻蚀，其中气体刻蚀可以使用NF3和CF4气体作为刻蚀剂，湿法刻蚀可以采用磷酸刻蚀氮化硅。可以通过改变刻蚀的时间来控制刻蚀的深度，即凸起31的深度。这两种刻蚀方法都是各向同性的，所以同一层牺牲层203中的凸起31左右深度可以相同。
请参阅图4中的步骤S4和图5c。
步骤S4：在所述凸起31内形成支撑垫圈32。
在本实施例中，支撑垫圈32可以为致密氧化物，例如致密性氧化硅。
具体的，可以采用远程等离子体氧化(Remote Plasma Oxidation,RPO)工艺，通过所述凸起31对牺牲层203进行部分氧化，RPO氧化形成的致密氧化物为致密性氧化硅，该致密性氧化硅的密度相对于直接用CVD工艺沉积的氧化硅的密度较大。其中，RPO氧化工艺是各向同性的，因此左右氧化的厚度一致。RPO氧化的优点是在较深的孔中上下氧化的厚度均一性较好。
在一些实施例中，可以采用原位水蒸气氧化工艺对所述牺牲层203进行部分氧化，而形成致密性氧化硅。
如图2所示，支撑垫圈32在垂直于所述第一纵向(Z)的第一横向(X)上的宽度w，小于等于所述虚拟沟道孔30在所述牺牲层203(或栅极层202)处的孔径CD1和所述绝缘层201处的孔径CD2之差(CD1-CD2)。CD1-CD2也就是凸起31的深度h。
优选的，支撑垫圈32在垂直于所述第一纵向(Z)的第一横向(X)上的宽度w，等于凸起31的深度h，即支撑垫圈32刚好填满凸起31。
在本实施例中，采用RPO氧化工艺氧化氮化硅，形成的致密性氧化硅的体积会发生膨胀，这与原子间的化学键断裂和重新形成有关。研究表明，氮化硅氧化成致密性氧化硅的体积会膨胀1/3-1倍。在实际制备过程中，若体积膨胀1倍，在刻蚀形成凸起31的步骤中可以控制刻蚀的深度为10nm，在RPO氧化的步骤中可以控制氧化10nm氮化硅，这样可以大约形成20nm的致密性氧化硅，刚好可以填充凸起31。因此，为了使致密性氧化硅刚好填满凸起31，可以综合考虑支撑性能、刻蚀凸起31的深度、膨胀系数和RPO氧化的厚度。一般来说，RPO氧化可以氧化的氮化硅厚度为0-20nm。
请参阅图4中的步骤S5和图1。
步骤S5：在所述虚拟沟道孔30中填充支撑物34。
在本实施例中，可以采用上述任一种沉积工艺填充支撑物34，支撑物34的材料可以为二氧化硅。
步骤S6：将所述牺牲层203置换成栅极层202，完成后的结构如图1所示。
在本实施例中，可以先形成栅线缝隙，再通过栅线缝隙对牺牲层203进行刻蚀，最后填充栅极层202。
本发明实施例提供的半导体器件的制备方法，先形成虚拟沟道孔30，再通过虚拟沟道孔30对部分牺牲层203进行刻蚀形成凸起31，然后在凸起31中形成支撑垫圈32，再在虚拟沟道孔30中填充支撑物34，这样在去除所述牺牲层203形成栅极层202的过程中绝缘层201悬空时，支撑垫圈32和支撑物34可以支撑整个结构。另外后续还会经过高温处理形成底部选择栅极氧化物，此时支撑垫圈32和支撑物34可以减少虚拟沟道孔30因高温收缩导致的顶部塌陷情况。而且支撑垫圈32是通过RPO氧化氮化硅得到的致密性氧化硅，支撑效果很好。
请参阅图6，图6是本发明第三实施例的进一步实施例提供的半导体器件的制备方法的流程示意图。请同时参阅图7a-7b，图7a-7b是本发明第三实施例的进一步实施例提供的半导体器件的制备过程中的结构示意图。该制备方法用于形成上述半导体器件200，因此沿用半导体器件200的结构标号。由于是第三实施例的进一步实施例，所以相同的步骤使用相同的步骤标号，相同的步骤请参见实施例三，在此实施例中不再赘述。
该进一步实施例与第三实施例的区别在于步骤S4和步骤S5之间还包括步骤S41：在虚拟沟道孔30内侧壁和支撑垫圈32内表面形成致支撑壳桶33。
其中，支撑壳桶33可以为致密氧化物，所述致密氧化物的密度大于所述支撑物34的密度。
进一步的，支撑壳桶33的材料优选为致密性氧化硅33。具体的，支撑壳桶33的形成过程如下所述。在步骤S4之后，形成的结构如图5c所示，接着先在所述虚拟沟道孔30内侧壁和所述支撑垫圈32内表面沉积氮化硅33’(如图7a所示)，再采用RPO氧化工艺，将所述氮化硅33’氧化成所述支撑壳桶33或致密性氧化硅33(如图7b所示)。
在一些实施例中，可以采用原位水蒸气氧化工艺将所述氮化硅氧化成致密性氧化硅。
在一些实施例中，也可以先采用CVD工艺在虚拟沟道孔30内侧壁和所述支撑垫圈32内表面内沉积氧化硅，然后采用高温退火工艺对沉积的氧化硅进行处理，可以得到致密性氧化硅。
本发明实施例提供的半导体器件的制备方法，在形成虚拟沟道孔30之后，通过刻蚀牺牲层203形成凸起31，在所述凸起31中形成支撑垫圈32。另外在虚拟沟道孔30内侧壁和支撑垫圈32内表面形成支撑壳桶33，与支撑垫圈32一起加强支撑效果，以减少后续去除牺牲层203后，置于高温形成底部选择栅极氧化物时阶梯区形成塌陷的情况。
以上实施例的说明只是用于帮助理解本发明的技术方案及其核心思想；本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例的技术方案的范围。
Claims (13)
1.一种半导体器件，其特征在于，包括：
衬底，所述衬底上形成有绝缘层和栅极层交替层叠的堆栈；
在垂直于所述衬底的第一纵向贯穿所述堆栈的虚拟沟道孔，所述虚拟沟道孔与所述栅极层的交界处具有凸起，使所述虚拟沟道孔在所述栅极层处的孔径大于在所述绝缘层处的孔径；
位于所述凸起内的支撑垫圈；
填充在所述虚拟沟道孔中的支撑物。
2.根据权利要求1所述的半导体器件，其特征在于，还包括位于所述虚拟沟道孔内侧壁和所述支撑垫圈内表面的支撑壳桶。
3.根据权利要求2所述的半导体器件，其特征在于，所述支撑垫圈和支撑壳桶为致密氧化物，所述致密氧化物的密度大于所述支撑物的密度。
4.根据权利要求3所述的半导体器件，其特征在于，所述致密氧化物的材料为采用远程等离子体氧化工艺氧化氮化硅而得到的致密性氧化硅。
5.根据权利要求1所述的半导体器件，其特征在于，所述支撑垫圈在垂直于所述第一纵向的第一横向上的宽度，小于等于所述虚拟沟道孔在所述牺牲层处和所述绝缘层处的孔径之差。
6.根据权利要求1所述的半导体器件，其特征在于，所述堆栈包括核心存储区和阶梯区，所述虚拟沟道孔位于所述阶梯区。
7.一种半导体器件的制备方法，其特征在于，包括：
提供衬底，所述衬底上形成有绝缘层和牺牲层交替层叠的堆栈；
在垂直于所述衬底的第一纵向形成贯穿所述堆栈的虚拟沟道孔；
通过所述虚拟沟道孔对所述牺牲层进行刻蚀，以在所述虚拟沟道孔侧壁与所述牺牲层的交界处形成凸起，使所述虚拟沟道孔在所述牺牲层处的孔径大于在所述绝缘层处的孔径；
在所述凸起内形成支撑垫圈；
在所述虚拟沟道孔中填充支撑物；
将所述牺牲层置换成栅极层。
8.根据权利要求7所述的半导体器件的制备方法，其特征在于，填充所述支撑物的步骤之前，还包括：在所述虚拟沟道孔内侧壁和所述支撑垫圈内表面形成支撑壳桶。
9.根据权利要求8所述的半导体器件的制备方法，其特征在于，所述支撑垫圈和支撑壳桶为致密氧化物，所述致密氧化物的密度大于所述支撑物的密度。
10.根据权利要求9所述的半导体器件的制备方法，其特征在于，所述牺牲层的材料为氮化硅，所述支撑垫圈的材料为致密性氧化硅，形成所述支撑垫圈的步骤，包括：
采用远程等离子体氧化工艺，通过所述凸起将部分牺牲层氧化成所述致密性氧化硅。
11.根据权利要求9所述的半导体器件的制备方法，其特征在于，所述支撑壳桶的材料为致密性氧化硅，形成所述支撑壳桶的步骤，包括：
在所述虚拟沟道孔内侧壁和所述支撑垫圈内表面沉积氮化硅；
采用远程等离子体氧化工艺，将所述氮化硅氧化成所述致密性氧化硅。
12.根据权利要求7所述的半导体器件的制备方法，其特征在于，所述支撑垫圈在垂直于所述第一纵向的第一横向上的宽度，小于等于所述虚拟沟道孔在所述牺牲层处和所述绝缘层处的孔径之差。
13.根据权利要求7所述的半导体器件的制备方法，其特征在于，所述堆栈包括核心存储区和阶梯区，所述虚拟沟道孔位于所述阶梯区。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011286590.0A CN112420716B (zh) | 2020-11-17 | 2020-11-17 | 一种半导体器件及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011286590.0A CN112420716B (zh) | 2020-11-17 | 2020-11-17 | 一种半导体器件及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN112420716A true CN112420716A (zh) | 2021-02-26 |
| CN112420716B CN112420716B (zh) | 2021-10-26 |
Family
ID=74830912
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202011286590.0A Active CN112420716B (zh) | 2020-11-17 | 2020-11-17 | 一种半导体器件及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112420716B (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113078163A (zh) * | 2021-03-24 | 2021-07-06 | 长江存储科技有限责任公司 | 半导体器件的制作方法及半导体器件 |
| CN113161363A (zh) * | 2021-03-31 | 2021-07-23 | 长江存储科技有限责任公司 | 3d存储器件及其制造方法 |
| CN113629059A (zh) * | 2021-05-21 | 2021-11-09 | 长江存储科技有限责任公司 | 3d存储器件的制造方法及3d存储器件 |
| CN117177578A (zh) * | 2023-11-02 | 2023-12-05 | 北京超弦存储器研究院 | 存储器及其制备方法、电子设备 |
Citations (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103620789A (zh) * | 2011-04-11 | 2014-03-05 | 桑迪士克科技股份有限公司 | 3d垂直nand以及通过前侧工艺和后侧工艺制造其的方法 |
| KR20160106972A (ko) * | 2015-03-03 | 2016-09-13 | 에스케이하이닉스 주식회사 | 반도체 장치 및 그 제조방법 |
| US20170365661A1 (en) * | 2016-06-16 | 2017-12-21 | International Business Machines Corporation | Structures and Methods for Long-Channel Devices in Nanosheet Technology |
| KR20180009837A (ko) * | 2016-07-19 | 2018-01-30 | 삼성전자주식회사 | 메모리 장치 |
| US20180040626A1 (en) * | 2016-08-05 | 2018-02-08 | Micron Technology, Inc. | Vertical String Of Memory Cells Individually Comprising A Programmable Charge Storage Transistor Comprising A Control Gate And A Charge storage Structure And Method Of Forming A Vertical String Of Memory Cells Individually Comprising A Programmable Charge Storage Transistor Comprising A Control Gate And A Charge Storage Structure |
| US20180219082A1 (en) * | 2017-01-27 | 2018-08-02 | International Business Machines Corporation | Nanosheet field effect transistors with partial inside spacers |
| CN109906511A (zh) * | 2019-01-31 | 2019-06-18 | 长江存储科技有限责任公司 | 用于形成没有由凹陷引起的导体残留物的三维存储设备的方法 |
| CN110112134A (zh) * | 2019-06-17 | 2019-08-09 | 长江存储科技有限责任公司 | 3d nand存储器及其形成方法 |
| CN110707091A (zh) * | 2019-08-29 | 2020-01-17 | 长江存储科技有限责任公司 | 三维存储器及其形成方法 |
| CN111430366A (zh) * | 2019-02-26 | 2020-07-17 | 长江存储科技有限责任公司 | 三维存储器件及其形成方法 |
| CN112018122A (zh) * | 2020-09-08 | 2020-12-01 | 长江存储科技有限责任公司 | 用于形成三维存储器件的沟道孔的方法以及三维存储器件 |
-
2020
- 2020-11-17 CN CN202011286590.0A patent/CN112420716B/zh active Active
Patent Citations (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103620789A (zh) * | 2011-04-11 | 2014-03-05 | 桑迪士克科技股份有限公司 | 3d垂直nand以及通过前侧工艺和后侧工艺制造其的方法 |
| KR20160106972A (ko) * | 2015-03-03 | 2016-09-13 | 에스케이하이닉스 주식회사 | 반도체 장치 및 그 제조방법 |
| US20170365661A1 (en) * | 2016-06-16 | 2017-12-21 | International Business Machines Corporation | Structures and Methods for Long-Channel Devices in Nanosheet Technology |
| KR20180009837A (ko) * | 2016-07-19 | 2018-01-30 | 삼성전자주식회사 | 메모리 장치 |
| US20180040626A1 (en) * | 2016-08-05 | 2018-02-08 | Micron Technology, Inc. | Vertical String Of Memory Cells Individually Comprising A Programmable Charge Storage Transistor Comprising A Control Gate And A Charge storage Structure And Method Of Forming A Vertical String Of Memory Cells Individually Comprising A Programmable Charge Storage Transistor Comprising A Control Gate And A Charge Storage Structure |
| US20180219082A1 (en) * | 2017-01-27 | 2018-08-02 | International Business Machines Corporation | Nanosheet field effect transistors with partial inside spacers |
| CN109906511A (zh) * | 2019-01-31 | 2019-06-18 | 长江存储科技有限责任公司 | 用于形成没有由凹陷引起的导体残留物的三维存储设备的方法 |
| CN111430366A (zh) * | 2019-02-26 | 2020-07-17 | 长江存储科技有限责任公司 | 三维存储器件及其形成方法 |
| CN110112134A (zh) * | 2019-06-17 | 2019-08-09 | 长江存储科技有限责任公司 | 3d nand存储器及其形成方法 |
| CN110707091A (zh) * | 2019-08-29 | 2020-01-17 | 长江存储科技有限责任公司 | 三维存储器及其形成方法 |
| CN112018122A (zh) * | 2020-09-08 | 2020-12-01 | 长江存储科技有限责任公司 | 用于形成三维存储器件的沟道孔的方法以及三维存储器件 |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113078163A (zh) * | 2021-03-24 | 2021-07-06 | 长江存储科技有限责任公司 | 半导体器件的制作方法及半导体器件 |
| CN113161363A (zh) * | 2021-03-31 | 2021-07-23 | 长江存储科技有限责任公司 | 3d存储器件及其制造方法 |
| CN113629059A (zh) * | 2021-05-21 | 2021-11-09 | 长江存储科技有限责任公司 | 3d存储器件的制造方法及3d存储器件 |
| CN113629059B (zh) * | 2021-05-21 | 2024-05-10 | 长江存储科技有限责任公司 | 3d存储器件的制造方法及3d存储器件 |
| CN117177578A (zh) * | 2023-11-02 | 2023-12-05 | 北京超弦存储器研究院 | 存储器及其制备方法、电子设备 |
| CN117177578B (zh) * | 2023-11-02 | 2024-01-19 | 北京超弦存储器研究院 | 存储器及其制备方法、电子设备 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN112420716B (zh) | 2021-10-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN112420716B (zh) | 一种半导体器件及其制备方法 | |
| CN109742084B (zh) | 电子设备、三维存储器及其制作方法 | |
| JP2010510667A (ja) | 中にスタガ型の高さを形成するためにパターン層をエッチングする方法、および中間半導体デバイス構造 | |
| KR20100106048A (ko) | 수직트랜지스터를 구비한 반도체장치 및 그 제조 방법 | |
| CN105448840B (zh) | 半导体结构的形成方法 | |
| CN106941103A (zh) | Nand存储器的形成方法 | |
| TWI397974B (zh) | 分離式字元線之製程 | |
| US11398392B2 (en) | Integrated circuit device and method of manufacturing the same | |
| WO2022083678A1 (zh) | 三维存储器及其制作方法 | |
| CN109904165B (zh) | 三维存储器的制造方法及三维存储器 | |
| TWI572019B (zh) | 垂直通道結構 | |
| CN109935547B (zh) | 一种3d nand存储器件及其制造方法 | |
| CN110137175A (zh) | 三维nand存储器及其形成方法 | |
| WO2022148067A1 (zh) | 半导体结构及其制作方法 | |
| CN112909005B (zh) | 一种三维存储器及其制备方法 | |
| CN111162079B (zh) | 选择性外延结构的形成方法及3d存储器件制造方法 | |
| CN113013174A (zh) | 一种三维存储器及其制备方法 | |
| CN112466878A (zh) | 一种半导体器件制作方法、半导体器件和三维存储器器件 | |
| CN112951840B (zh) | 一种三维存储器及其制备方法 | |
| CN104124139A (zh) | 半导体结构的形成方法 | |
| CN105097516A (zh) | 一种FinFET器件及其制造方法、电子装置 | |
| CN107799531A (zh) | 一种3d nand存储器等级层堆栈制造方法 | |
| CN109427808A (zh) | 半导体存储元件及其制造方法 | |
| CN105336590B (zh) | 一种半导体器件及其制作方法和电子装置 | |
| CN107958927B (zh) | 一种金属栅填充的改善方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |