CN100429771C - 半导体器件及其制造方法 - Google Patents

半导体器件及其制造方法 Download PDF

Info

Publication number
CN100429771C
CN100429771C CNB021481237A CN02148123A CN100429771C CN 100429771 C CN100429771 C CN 100429771C CN B021481237 A CNB021481237 A CN B021481237A CN 02148123 A CN02148123 A CN 02148123A CN 100429771 C CN100429771 C CN 100429771C
Authority
CN
China
Prior art keywords
copper
wiring
film
containing metal
metal film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB021481237A
Other languages
English (en)
Other versions
CN1444276A (zh
Inventor
弘长伸夫
竹胁利至
国岛浩之
山本悦章
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Desella Advanced Technology Company
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of CN1444276A publication Critical patent/CN1444276A/zh
Application granted granted Critical
Publication of CN100429771C publication Critical patent/CN100429771C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H01L21/02074—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers the processing being a planarization of conductive layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/2855—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by physical means, e.g. sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76849—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned on top of the main fill metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76883—Post-treatment or after-treatment of the conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
    • H01L21/76889—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances by forming silicides of refractory metals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一种半导体器件及其制造方法。在制造该半导体的方法中，在半导体基底(100)的上面或上方形成由含铜金属膜组成的第一布线(22a，34b)。在半导体基底的整个表面上形成第一夹层绝缘膜(18，16)，以覆盖第一布线。选择性地去除第一夹层绝缘膜，以形成到达第一布线的连接孔。形成阻挡金属膜(30)，以覆盖连接孔的内表面，并且随后形成含铜金属膜(32)以填充连接孔。将连接孔外形成的含铜金属膜去除。在半导体基底的整个表面上形成第二夹层绝缘膜(20，14b)，以覆盖在连接孔内形成的含铜金属膜。选择性地去除第二夹层绝缘膜，以形成布线槽，使得在连接孔内形成的含铜金属膜在底部露出。形成阻挡金属膜来覆盖布线槽的内部，并且，随后形成含铜金属膜以填充布线槽。接着，在布线槽外的含铜金属膜被去除，以形成第二布线(34b和22b)。

Description

半导体器件及其制造方法
发明的技术领域
本发明涉及半导体器件及其制造方法。具体地说，本发明涉及包括含铜的金属布线的半导体器件及其制造方法。
发明的背景技术
近些年，为满足半导体器件高速运行的需求，低电阻材料(如铜)被用作布线材料。
作为形成铜布线结构的大马士革工艺，单大马士革方法和双大马士革方法已为人们所知。在单大马士革方法中，只用大马士革工艺形成布线。在双大马士革方法中，除了形成连接孔以外，还用铜形成嵌入的布线槽，以形成连接插头和布线。传统地，在单大马士革方法中，连接插头由难熔的金属(如钨)形成。但是，在双大马士革方法中，连接插头除了由布线形成以外，还由含铜金属形成。因此，可以实现布线结构的低电阻，从而有可能有助于半导体器件的高速运行。
图1A至1E为由双大马士革方法形成连接插头和布线的方法所形成的布线结构的截面图。图1A为展示已经形成第一含铜金属布线220a的状态的截面图。首先，介绍达到图1A所示状态的步骤。首先，在其上形成诸如晶体管等器件的半导体基底210上形成第一氮化硅膜212和第一氧化硅膜214。接着，通过干蚀刻在第一氮化硅膜212和第一氧化硅膜214上形成布线槽。阻挡金属膜216a和铜膜218a依次填入该布线槽。随后，通过CMP方法平整基底表面。这样，就形成了第一含铜金属布线220a。然后，形成第二氮化硅膜222和第二氧化硅膜224。这样，就达到了图1A所示状态。
接着，如图1B所示，通过光刻法和蚀刻方法在第二氧化硅膜224内为连接插头和布线槽228形成了连接孔226。随后，改变蚀刻气体并开始对第二氮化硅膜222进行蚀刻。然后，如图1C所示，在具有连接孔226和布线槽228的第二氧化硅膜224的整个表面上形成阻挡金属膜230。
接着，如图1D所示，铜膜232在阻挡金属膜230上形成并填入连接孔226和布线槽228。
然后，如图1E所示，用CMP方法对基底表面进行平整，并且除布线槽228部分以外的铜膜232和阻挡金属膜230被去除。这样，就形成了连接插头234和第二含铜金属布线220b。
通过重复上述的一系列步骤，就形成了包括复合布线结构的半导体器件。
然而，如上所述，当用双大马士革方法形成铜布线和铜连接插头时，半导体器件的产品得率非常低，以致于不能稳定生产半导体器件。
而且，为了长期稳定使用半导体器件，仍有需要改进的问题。因此，需要做进一步的改进来提高半导体器件的可靠性。铜和含铜金属容易引起迁移，因此，人们猜测迁移是发生这种问题的原因之一。但是，真正的原因并不清楚。
发明概述
因此，本发明的目的就是要提高具有含铜金属布线结构的半导体器件的产品得率。
本发明的另一目的就是要延长具有含铜金属布线结构的半导体器件的使用寿命。
本发明还有一个目的就是要提高半导体器件的可靠性。
在本发明的一个方面中，通过以下步骤实现了制造半导体器件的方法：在基底上面或基底上方形成由含铜金属膜组成的第一布线；在半导体基底的整个表面上形成第一夹层绝缘膜来覆盖第一布线；选择性地去除第一夹层绝缘膜以形成到达第一布线的连接孔；形成阻挡金属膜来覆盖连接孔的内表面并随后形成填入连接孔的含铜金属膜；去除在连接孔外部形成的含铜金属膜；在半导体基底的整个表面上形成第二夹层绝缘膜来覆盖在连接孔内形成的含铜金属膜；选择性地去除第二夹层绝缘膜来形成布线槽，使得在连接孔内形成的含铜金属膜在底部露出；形成阻挡金属膜来覆盖布线槽的内部并随后形成填充布线槽的含铜金属膜；去除布线槽外部的含铜金属膜以形成第二布线。
此处，半导体器件的制造方法还可以包括：在形成第一夹层绝缘膜的步骤之前，把第一布线的部分表面改为无定形层。而且，半导体器件的制造方法还可以包括：在形成第一夹层绝缘膜的步骤之前，使第一布线的表面层硅化。
而且，半导体器件的制造方法还可以进一步包括：在形成第一布线的步骤之后、形成连接插头的步骤之前，清洁第一布线的表面部分。
另外，第一布线的含铜金属膜可以由镀层方法形成。
而且，绝缘膜可以包括梯型的硅氧烷氢化物。
而且，半导体器件的制造方法还可以包括：在形成绝缘膜的步骤之前，在第一布线上形成由SiC，SiCN，SiN或SiOC构成的防扩散膜。形成连接孔的步骤可以包括：选择性地去除第一夹层绝缘膜和防扩散膜来形成连接孔。
另外，形成第一布线的步骤可以通过以下步骤实现：用镀层方法形成第一含铜金属膜；通过溅射方法在半导体基底表面上形成第二含铜金属膜来覆盖第一含铜金属膜；以及对第一含铜金属膜和第二含铜金属膜进行热处理。
在本发明的另一方面，半导体器件的制造方法可以通过以下步骤实现：在半导体基底上形成绝缘膜，并随后在绝缘膜内形成由含铜金属膜组成的第一布线；将第一布线的表面部分改为无定形层；以及形成与第一布线相连的连接插头和与第一布线上的连接插头相连的第二布线，连接插头和第二布线由含铜金属膜组成。
在本发明的另一方面，半导体的制造方法可以通过以下步骤实现：在半导体基底上形成绝缘膜，并随后在该绝缘膜内形成由含铜金属膜组成的第一布线；使第一布线的表面部分硅化；以及形成与第一布线相连的连接插头和与第一布线上的该连接插头相连的第二布线，连接插头和第二布线由含铜金属膜组成。
此处，使第一布线的表面层硅化的步骤可以包括这样的步骤：将第一布线的表面部分暴露在处于非等离子体状态的含硅气体中。
在这种情况下，半导体器件的制造方法还可以包括：在形成第一布线的步骤之后、形成连接插头的步骤之前，清洁第一布线的表面部分。
而且，清洁第一布线的表面部分的步骤可以包括这样的步骤：用含有羧酸或羧酸盐的液体冲洗第一布线的表面部分。
而且，羧酸可以含有选自至少下列酸中的一种：草酸、柠檬酸、苹果酸、马来酸、琥珀酸、酒石酸或丙二酸。
而且，清洁第一布线的表面部分的步骤可以包括这样的步骤：用含苯并三唑或苯并三唑衍生物的防腐蚀试剂处理第一布线的表面部分。
而且，清洁第一布线的表面部分的步骤可以包括这样的步骤：对第一布线进行等离子体处理。
而且，清洁第一布线的表面部分的步骤可以包括这样的步骤：在还原气氛中对第一布线进行等离子体处理。
而且，第一布线的含铜金属膜可以用镀层方法形成。
而且，绝缘膜包括梯型硅氧烷氢化物。在这种情况下，梯型硅氧烷氢化物可以含有L-Ox。
而且，形成绝缘膜可以包括这样的步骤：在200到400摄氏度的气氛温度下烧结绝缘膜。
而且，半导体器件的制造方法可以还包括：在形成绝缘膜的步骤之前，在第一布线上形成由SiC，SiCN，SiN或SiOC构成的防扩散膜。形成连接孔的步骤可能包括这样的步骤：选择性地去除第一夹层绝缘膜和防扩散膜来形成连接孔。在这种情况下，防扩散膜可以是SiCN膜。
另外，形成第一布线的步骤可以包括这样的步骤：通过镀层方法形成第一含铜金属膜；通过溅射方法在半导体基底表面上形成第二含铜金属膜来覆盖第一含铜金属膜；以及对第一含铜金属膜和第二含铜金属膜进行热处理。
在本发明的另一方面中，半导体器件的制造方法可以通过以下步骤实现：在半导体基底上形成含铜金属膜，以便在含铜金属膜的表面上具有基本一致的平面取向；以及形成含有不同元素的膜，该膜含有与含铜金属膜的表面上的铜不同种类的元素。
而且，在本发明的另一方面，半导体器件的制造方法可以通过以下步骤实现：通过镀层方法在半导体基底上形成平均晶粒尺寸等于或大于1微米的含铜金属膜；以及形成含有不同种元素的膜层，该含不同种元素的膜层含有不同于含铜金属膜表面上的铜的其他元素。
在上述两个方面中，形成含铜金属膜的步骤可以包括以下步骤：在半导体基底上形成第一含铜金属膜；通过溅射方法在半导体基底上形成第二含铜金属膜来覆盖第一含铜金属膜；以及对第一含铜金属膜和第二含铜金属膜进行热处理。
而且，半导体器件的制造方法还可以包括：在半导体基底上形成绝缘膜；以及在绝缘膜中形成凹部。形成第一金属膜的步骤可以通过形成第一含铜金属膜以填充凹部的一部分得以实现；形成第二含铜金属膜的步骤可以通过形成第二含铜金属膜来填入凹部的剩余部分得以实现。形成含铜金属膜的步骤可以通过去除凹部外的第一含铜金属膜和第二含铜金属膜得以实现。
而且，凹部可以是布线槽，并且含铜金属膜形成布线。
另外，可以通过将偏压施加给半导体基底的偏压溅射方法形成第二含铜金属膜。
另外，形成第二含铜金属膜可以通过这样的步骤实现：形成第二含铜金属膜，使得第二含铜金属膜在平整部分的厚度大于第一含铜金属膜中平整部分的厚度。
而且，不同种元素可以是硅，而形成含不同种元素的膜层的步骤可以通过使含铜金属膜的表面部分硅化得以实现。
而且，形成含不同种元素的膜层的步骤可以这样实现：在含铜金属膜的表面上形成铜和不同种元素的合金。
而且，形成含不同种元素的膜层的步骤可以这样实现：将含铜金属膜的表面部分转变为无定形层。
而且，形成含铜金属膜的步骤可以这样实现：形成含铜金属膜，使得含铜金属膜的表面的平面取向为(200)。
在本发明的另一方面中，半导体器件包括：半导体基底；位于半导体基底上的绝缘膜中、由含铜金属膜形成的第一布线；由含铜金属膜形成的、与第一布线相连的连接插头；以及由含铜金属膜形成的、与该连接插头相连的第二布线。第一布线的表面部分为无定形层。
在本发明的另一方面中，半导体器件包括：半导体基底；位于半导体基底上的绝缘膜中、由含铜金属膜形成的第一布线；由含铜金属膜形成的、与第一布线相连的连接插头；以及由含铜金属膜形成的、与该连接插头相连的第二布线。第一布线的表面部分为硅化物层。
在本发明的另一方面中，半导体器件包括：半导体基底；位于半导体基底上的绝缘膜中、由含铜金属膜形成的第一布线；在第一布线上形成的夹层绝缘膜；由含铜金属膜形成的、与第一布线相连的连接插头；以及由阻挡金属膜和含铜金属膜依次层迭形成的、与连接插头相连的第二布线。
此处，第一布线的表面部分可以是无定形层。
而且，第一布线的表面部分可以是硅化物层。
而且，绝缘膜可以含有梯型硅氧烷氢化物。在这种情况下，梯型硅氧烷氢化物可以含有L-Ox。
而且，当形成绝缘膜时，在200至400摄氏度的温度范围内烧结绝缘膜。
而且，第一布线的含铜金属膜可以通过镀层方法形成。
而且，第一布线的含铜金属膜的表面的平面取向可以是基本一致的。
在本发明的另一方面中，半导体器件包括：半导体基底；在半导体基底上形成的含铜金属膜，该金属膜的表面的平面取向基本一致；以及含有不同种元素的导电膜，该膜层由不同于含铜金属膜表面上的铜的元素形成。
在本发明的另一方面中，半导体器件包括：半导体基底；在半导体基底上形成的含铜金属膜，该金属膜的平均晶粒尺寸为等于或大于1微米；以及含有不同种元素的导电膜，该膜层由不同于含铜金属膜表面上的铜的元素形成。
在本发明的另一方面中，半导体器件包括：半导体基底；在半导体基底上形成的含铜金属膜；以及在含铜金属膜的表面上形成的含有不同种元素的导电膜，该膜层含有不同于铜的元素。含铜金属膜的平均晶粒尺寸大于含铜金属膜的平均膜层厚度。
此处，不同种元素可以是硅，并且含有不同种元素的膜层可以是硅化物层。
而且，含有不同种元素的膜层可以由不同种元素与铜的合金形成。
而且，含有不同种元素的膜层可以是无定形层。
而且，含铜金属膜的表面的平面取向可以是(200)。
而且，含铜金属膜可以作为布线、插头或焊盘。
在本发明的另一方面中，由含铜金属膜形成的金属布线包括含有不同种元素的膜层，该膜层在含铜镀膜的表面上形成，并含有不同于铜的元素。含铜镀膜中的平均晶粒尺寸等于或大于1微米。
在本发明的另一方面中，由含铜镀膜形成的金属布线包括含有不同种元素的导电膜，该导电膜在含铜镀膜的表面上形成，并含有不同于铜的元素。含铜镀膜由单晶形成。
在这种情况下，金属布线的宽度等于或大于1微米。
附图简介
图1A至1E为由双大马士革方法形成的连接插头和布线的截面图；
图2为依据本发明的半导体器件，其中含铜金属布线被层叠起来；
图3为本发明的第一实施例中布线结构的截面图；
图4A至4N为一种布线结构的截面图，这种布线结构是根据本发明的第一实施例形成的布线结构的方法形成的；
图5为本发明的第三实施例中的布线结构的截面图；
图6A至6F为一种布线结构的截面图，这种布线结构是根据本发明的第五实施例形成布线结构的方法形成的；
图7A为用于评估各实施方案的2层布线结构的示意图；
图7B图示说明了图7A中所示的2层布线结构中的电流通路；
图8为表1所示的产品得率的图表；
图9图示说明了由双大马士革方法制造的半导体器件中的连接插头和铜布线之间的空腔的产生；
图10图示说明了产生凹部的原因之一；
图11为当铜连接插头和铜布线由单大马士革方法形成、并在150摄氏度下放置了500小时后的布线结构的透射电镜(TEM)照片。
图12为晶粒边界的平面示意图；
图13A至13D为一种布线结构的截面图，该布线结构是根据本发明的第七实施例形成的布线结构的方法形成的；
图14A至14D为一种布线结构的截面图，该布线结构是根据本发明的第八实施例形成的布线结构的方法形成的；
图15A至15D为一种布线结构的截面图，该布线结构是根据本发明的第九实施例形成的布线结构的方法形成的；
图16A至16D为一种布线结构的截面图，该布线结构是根据本发明的第十实施例形成布线结构的方法形成的；
图17为X-射线衍射方法的分析结果图；
图18示出了传统硅化物的形成过程；
图19为具有梯型硅氧烷氢化物结构的L-OX的结构图；
图20为L-Ox的红外(IR)光谱图；
图21为HSQ的分子骨架图；
图22为SiH4的照射过程时间与膜层厚度变化的关系图；
图23为SiH4的照射过程时间与折射率变化的关系图；
图24为SiH4的照射过程时间与介电常数变化的关系图；
图25A示出了在L-Ox和HSQ情况下湿法蚀刻率的差异；图25B示出了波形转换器上的测试点；
图26A为各实施例中形成的布线结构中的漏电流的测量结果图；图26B为泄露测量图案的示意图；
图27A和27B分别示出了形成SiCN膜层和SiN膜层时输送气体的顺序以及射频电源的应用情况；
图28图示说明了烧结条件与L-Ox的折射系数和密度的关系；以及
图29为L-Ox的物理数据图。
优选实施例
在下文中，将结合附图对本发明的半导体器件进行说明。
本发明的发明人研究了具有用双大马士革方法形成的含铜金属布线的半导体器件的产品得率低的原因。结果，发明人发现在连接插头下方、在连接插头和含铜金属布线之间产生了空腔，如图9所示。可以认为有以下两个原因导致了空腔的产生。
第一个原因是，如图的左侧所示，连接插头234内的铜被第二含铜金属布线220b吸起来，从而在第二氮化硅膜222和第二氧化硅膜224中产生了空腔。
第二个原因是，如图的右侧所示，在连接插头234的下部周围的第一含铜金属布线220a中产生了空腔。在第一含铜金属布线220a内的空腔很容易在布线中产生，尤其当连接插头的宽度大约为1至12微米时。而且，还发现了这样的事实：在大约150摄氏度会显著发生产生这种空腔的现象，而150摄氏度是半导体器件制造工艺(如粘结工艺和烘焙光刻胶的工艺)中的实际应用温度。空腔引起了连接插头和布线之间的连接缺陷；降低了半导体器件的产品得率并造成半导体器件因长期使用的不稳定运行。
图10示出了空腔产生的原因之一。图10示出了当铜膜被加热时施加给铜的应力。图10的水平轴代表温度，垂直轴代表应力。如图10所示，当铜膜被从室温开始加热到150摄氏度时，施加给铜膜的应力从刚性模式变为紧缩模式。发明人推想：当这种应力模式的变化发生时，应力迁移是在连接插头和布线中的含铜金属内引起而产生空腔的。特别地，发明人推测在连接插头和布线之间的界面处这种应力的迁移得到加强，从而产生空腔。
因此，发明人使本发明建立在上述假设之上，以限制在连接插头和布线之间的界面内的应力迁移。
在本发明中，在第二布线的含铜金属膜和连接插头之间形成了阻挡金属膜。因此，有可能防止含铜金属膜因为应力迁移而从连接插头处被吸入第二布线内。因为这样，有可能防止连接插头和布线之间的连接缺陷。例如，含铜金属膜可以是含有30％或更多铜的金属。而且，含铜金属还可以含有金、银、铂等等。含铜金属可以含有铬和钼。
图11为在布线结构由这样的单大马士革方法形成之后，并且半导体器件在150摄氏度的环境下放置了500小时后的半导体器件的透射型电子显微镜(TEM)的照片。如图所示，当连接插头和第二布线由单大马士革方法形成时，连接插头内的铜膜中的空腔消失了。而且，还发现：与由双大马士革方法形成的半导体器件相比，连接插头下部周围的第一布线内的空腔变小了，但没有完全消除。
图12为图11中所示空腔的平面示意图。如图所示，当连接插头在第一布线表面内的颗粒或晶粒之间的边界(301a)附近内形成时，空腔302在连接插头下部的周围产生。但是，当连接插头在非边界部分(301b)形成时，在连接插头的下部周围很难产生空腔。而且，即使当连接插头在边界附近内形成时，空腔并非直接在连接插头的下方产生，而是在边界内产生。特别地，还发现在多个晶粒的边界纷繁交叠的区域内很容易产生空腔。根据这些结果，发明人发现空腔产生的原因之一就是：在第一布线内的边界部分中很容易发生应力迁移，尤其当边界存在于连接插头的交界的附近时。
在本发明中，在第一布线的表面部分上可以设置有无定形层。在无定形层中，在电子束的折射中会出现晕样式(halo pattern)。当在第一布线的表面部分上形成无定形层时，可以减少来自第一布线的应力迁移。因此，有可能防止第一布线和连接插头之间产生的空腔。
而且，可以在第一布线的表面部分上提供硅化物层。当硅化物层位于第一布线的表面部分上时，可以减少来自第一布线的应力迁移。因此，有可能防止在第一布线和连接插头之间的产生的空腔。
在本发明中，如图12所示，在晶粒的边界容易产生空腔302。当含铜金属膜是由镀层方法形成时，空腔产生现象尤其显著。当第一布线的含铜金属膜由镀层方法形成时，在晶粒之间产生边界。因此，变得更容易产生空腔。而且，在由镀层方法形成的含铜金属膜中，铜表面内的平面取向对于每个晶粒而言都是不同的，如(111)和(511)，并且露出了具有不同平面取向的含铜金属膜表面。这就造成了空腔。在本发明的制造方法中，即使当第一布线的含铜金属膜是由镀层方法形成的时候，也有可能防止在第一布线和连接插头之间、以及在连接插头和第二布线之间产生空腔。从而可以稳定地制造半导体器件。
而且，连接插头的含铜金属膜和/或第二布线的含铜金属膜都可以由镀层方法形成。当连接插头的含铜金属膜是由镀层方法形成时，很容易在晶粒之间产生边界。因此，半导体器件易于承受应力迁移。在本发明的制造方法中，可以防止在第一布线和连接插头之间的空腔的产生。
在本发明中，可以在第一布线上提供硅化物层。当第一布线的含铜金属膜上存在氧化物膜时，在形成氧化物膜的区域中很难形成硅化物层。结果，当在第一布线的表面上粘附有氧化物膜的条件下进行形成硅化物层的工艺时，硅化物层的厚度会不均匀。特别地，当第一布线由镀层方法形成时，含铜金属膜的表面内的平面取向是不同的。在这种情况下，因为表面氧化的难易程度对于每个平面取向而言是不同的，因此，在表面上形成的氧化物膜的厚度并不均匀。结果，金属硅化物层不能具有均匀的厚度。
为了减少来自第一布线的应力迁移，硅化物层的厚度最好较厚。但是，为了减少第一布线和连接插头之间的接触电阻，硅化物层的厚度最好较薄。因此，控制硅化物层的厚度达到合适的厚度以同时满足上述条件是很重要的，以便提高具有含铜金属布线的半导体器件的产品得率。当在含铜金属膜上已经形成了厚度不均匀的氧化物膜时，就很难控制硅化物层的厚度。因此，从含铜金属膜表面去除氧化物膜的工艺是很重要的。因此，在本发明中，采用了清洗第一布线的表面部分的工艺。通过这种方法，可以防止含铜金属膜表面的氧化，并且可以去除已经形成的氧化物膜，如CuOx膜。这样，含铜金属膜表面可以被均匀地硅化。而且，半导体器件的性能得以改善。
在本发明的清洗步骤中，可以用含有羧酸或羧酸盐的液体冲洗第一布线的表面部分。羧酸可以含有至少下列酸中的一种：草酸、柠檬酸、苹果酸、马来酸、琥珀酸、酒石酸或丙二酸。在这些酸中，草酸是优选的。因为螯合反应，草酸可以有效地去除CuOx膜。这样，含铜金属膜表面可以被均匀地硅化。
而且，在本发明中，可以用含苯并三唑或苯并三唑衍生物的防腐蚀试剂处理第一布线的表面部分。可以在第一布线内的含铜金属膜进行完CMP处理之后，立即用抗腐蚀剂进行处理。这样，可以保护含铜金属膜表面防止其氧化，并且含铜金属膜可以被均匀地硅化。而且，可以冲洗含铜金属膜表面，随后用抗腐蚀剂进行处理。这样，可以去除氧化物膜，如CuOx膜，并且，可以防止在第一布线的含铜金属膜中形成新的氧化物膜。
清洗过程可以这样实现：在还原气氛中对第一布线进行等离子体处理。通过在这样的还原气氛中进行等离子体处理，抗腐蚀剂可以被挥发掉。而且，可以去除在含铜金属膜表面形成的氧化物膜(如CuOx膜)。从而，含铜金属膜表面可以被均匀地硅化。另外，通过这种处理，抗腐蚀剂可以从含铜金属膜的表面挥发掉。可以在对第一布线的表面部分进行硅化处理的步骤之后进行这种处理。通过进行氨等离子体处理，即使在硅化步骤中半导体器件的绝缘膜上沉积了硅，硅也被氮化，从而防止了布线之间的短路。
例如，在日本专利No.2,809,196、日本公开专利申请(JP-A-HEISEI9-255687)以及日本公开专利申请(JP-P2000-150517A)中，介绍了铜布线表面的硅化方法。在这些传统示例中描述的技术是这样的：在铜布线的表面部分上形成硅化物层以防止铜布线的氧化。但是，随着近年来对半导体器件的高运行速度的要求的出现，铜布线的微型化正在被改进。为此，当在铜布线上形成硅化物层时，接触电阻增加，这成为现在被关注的新问题。如果不能适当地控制硅化物层的厚度，相对于铜布线的整个膜层厚度的硅化物层的厚度增加。因此，在具有铜布线和连接插头层叠的复合布线结构的半导体器件中，进行了不同的处理，而不是去抑制硅化物层的形成。
另一方面，在美国专利USP 6,181,013和美国专利USP 6,211,084中，介绍了控制硅化物层厚度的方法。例如，在美国专利USP 6,181,013中，产生SiH4等离子体，试图在防氧化膜如SiN形成之前控制铜表面上的硅化物层的形成。但是，在这种情况下，如图18所示，在除了铜表面的区域内形成了多晶硅膜。因此，有在布线之间形成短路的风险。关于这一点，将在下文中介绍。
而且，在美国专利USP 6,181,013中，在铜膜经过CMP处理、留下一层非常薄的薄膜之后，用硅烷照射法形成了Cu5Si硅化物层。接着，再进行一次CMP处理，在铜布线表面上选择性地形成Cu5Si保护层。当进行这种处理时，当进行第二次CMP处理时，在铜膜表面内引起了凹陷或凹进，导致该层电阻的漂移。
而且，例如，在日本专利No.2,809,196中，介绍了一个示例，其中通过溅射方法或CVD方法形成了铜布线。但是，当用溅射方法和CVD法形成含铜金属膜时，几乎不产生上述提到的晶粒边界。因此，由于边界存在而导致的应力迁移问题根本没有被意识到。
在本发明中，根据与上述传统示例不同的观点，要求硅化物层的形成减少具有由含铜金属膜构成的连接插头和布线的半导体器件中的应力迁移。特别地，当由镀层方法形成含铜金属布线时，形成合适厚度的硅化物层很重要，因为晶粒边界的产生是不可避免的。
在本发明中，可以通过对第一布线的表面部分进行清洗，而从第一布线的含铜金属膜表面上去除氧化物膜。而且，特别地，通过用抗腐蚀剂处理可以防止再次形成氧化物膜。因此，有可能适当控制含铜金属布线中硅化物层的厚度。这样，在具有复合布线结构的半导体器件中，有可能抑制接触电阻的影响，从而减少应力迁移，使器件的可靠性得到增强。
在本发明中，形成了具有基本一致的平面取向的含铜金属布线膜。平面取向的基本一致意味着作为X-射线分析方法的结果，含铜金属中70％或以上的晶粒具有相同的平面取向。通过使含铜金属膜表面内的平面取向基本一致，有可能在表面上均匀地形成含有不同种元素的膜层，并有可能适当控制含不同种元素的膜层的厚度。这样，在含铜金属膜的电阻增加被抑制的同时，用含不同种元素的膜层保护了含铜金属膜。而且，有可能提高含铜金属膜的应力迁移的耐久性。此处，不同种元素可以是下列元素中的一种或几种：Si、Ag、W、Mg、Be、Zn、Pd、Cd、Au、Hg、Pt、Zr、Ti和Sn。当Si被用作不同种元素时，含铜金属膜表面可以被硅化，并能提高含铜金属膜的应力迁移的耐久性。而且，含不同种元素的膜层可以由铜和不同种元素的合金形成。在这种情况下，有可能提高强度。而且，有可能保护含铜金属膜的表面、并减少含铜金属膜的应力迁移。当Be、Mg、Zn、Pd、Ag、Cd、Au或Hg被用作不同种元素时，含铜金属膜的电阻增加能够被抑制，而且，当Zr或Ti被用做不同种元素时，有可能改善含铜金属膜和绝缘膜以及阻挡金属膜的配合度。而且，当Mg被用作不同种元素时，有可能防止含铜金属膜表面被腐蚀。
当含铜金属膜中的晶粒的平均尺寸等于或大于1微米时，可以减少含铜金属膜表面中的晶粒的边界。此处，晶粒尺寸是这样计算的：取每个晶粒的长轴和短轴的长度的平均值。平均晶粒尺寸是晶粒尺寸的平均值。这样，有可能提高含铜金属膜的应力迁移耐久性。而且，当在含铜金属膜表面上形成不同种元素的膜层时，尽管要在晶粒的边界部分内均匀地形成含不同种元素的膜层较难，但通过减少边界数量，有可能适当控制含不同种元素的膜层的厚度。
通过给半导体基底施加RF(高频)偏压或DC(直流)偏压，可以进行偏压溅射。这时，施加给半导体基底的离子照射能(等离子体电位+自偏压)是高偏压，如80电子伏特或更高，最好是200电子伏特或更高。通过用这种偏压溅射方法形成第二含铜金属膜，经过随后的热处理，含铜金属膜的平面取向能基本均匀一致。而且，有可能使这些含铜金属膜的平均晶粒尺寸等于或大于1微米。
在本发明中，形成含不同种元素的膜层的步骤可以包括在含铜金属膜的表面上形成铜和不同种元素的合金的步骤。应该注意：“合金”在这儿特指通过将两种或多种金属元素熔融并使之固化而获得的，并且除金属元素之外，还可以含有非金属或准金属元素。而且，作为合金的结构状态，有固溶体、金属间化合物、以及两者的混合物。即，其中元素的加入量超过了固溶极限的物质也被称为“合金”。
在等于或大于1微米厚的相对较厚的布线中，因为与布线宽度相比，晶粒尺寸小；并且许多晶粒的边界存在于铜膜表面，因此，在传统示例中很容易引起应力迁移。在本发明中，可以使晶粒尺寸更大。因此，可以减少含铜金属膜表面的晶粒边界的数量。从而有可能提高布线中应力迁移的耐久性。
本发明中的阻挡金属膜含有难熔金属，如Ti、W和Ta。例如，作为优选的阻挡金属膜，以由Ti、TiN、W、WN、Ta和TaN等材料形成的膜层作为举例说明。特别地，最好使用钽系的阻挡金属，其中的TaN膜和Ta膜交叠。阻挡金属膜可以由不同的方法形成，如溅射方法、CVD法等。
本发明中的非晶态金属为Cu的硅化物。Cu的硅化物是通过使含铜金属膜表面硅化形成的。硅化是通过将含铜金属膜表面暴露在含硅的气体中而实现的。例如，作为含硅的气体，使用了由惰性气体(如氮气)稀释甲硅烷、乙硅烷、丙硅烷或丁硅烷所得到的气体。这样，通过用惰性气体稀释含硅的气体，可以降低硅化速率，使得硅化物层厚度能够被控制在适宜的厚度。优选地，硅化物层的平均膜厚可以等于或大于5纳米(nm)。这样，可以减小对第一布线的应力迁移。而且，优选地，硅化物层的平均膜厚的上限可以等于或小于30纳米。这样，可以减少对第一布线的应力迁移。而且不受连接插头和第一布线之间的接触电阻的影响，即可以以高的产品得率制造高性能的半导体器件。而且，可以通过离子注入进行硅化。此外，通过注入Si离子，可以使第一布线表面中的边界不连续。
在本发明中，有多种清洗第一布线表面的方法。例如，用抗腐蚀剂对含铜金属膜表面进行防腐处理；在还原气氛中进行等离子体处理；或者采用列举的冲洗液体冲洗含铜金属膜表面的方法。
例如，苯并三唑(BTA)和苯并三唑衍生物可以用作本发明中的抗腐蚀剂。在这种情况下，抗腐蚀剂通常是苯并三唑(BTA)或苯并三唑衍生物的浓度等于或小于3％的溶液。而且，通过在溶液中加入分子中不合金属原子、并且含有1个或几个氮原子的可溶性化合物，则BTA或它的衍生物的浓度可以大于3％。例如，作为可溶性化合物，可以有氢氧化铵、氢氧化四甲铵、胺的化合物以及氨基化合物等等。通过用BTA或它的衍生物作为抗腐蚀剂，经过CMP处理的含铜金属膜表面可以被保护得很好。可以防止含铜金属膜表面被氧化。
而且，分子中具有含氮原子的六叠环(six-fold-ring)的杂环化合物也可以被用作抗腐蚀剂。这样的杂环化合物由于复环中氮原子的螯合反应而显示出良好的防腐性能，并具有良好的生物降解性能。
而且，含有下列原子团的5叠环或六叠环的杂环化合物可以被用作抗腐蚀剂：
-C(OH)＝N-
或
-CONH-
下列物质被列出作为杂环化合物的具体实例：嘌呤及其衍生物，如嘌呤、6-氨基嘌呤、2-氨基-6-氧嘌呤、6-呋喃甲氨基、2，6-(1H，3H)-嘌呤二酮、2-氨基-6-羟基-8-巯基嘌呤、别嘌呤醇、尿酸、呋喃甲基腺嘌呤、玉米素、鸟嘌呤、黄嘌呤、次黄嘌呤、腺嘌呤、茶碱、咖啡因、以及可可碱；氮鸟嘌呤及其衍生物，如8-氮鸟嘌呤、蝶啶和蝶呤以及它们的衍生物，如蝶啶、蝶呤、2-氨基-4，6-二羟基蝶啶、2-氨基-4，7-二羟基蝶啶、以及2-氨基-4，6，7-三羟基蝶啶；氰尿酸和异氰尿酸以及它们的衍生物，如三羧基甲基氰尿酸、三羧基乙基氰尿酸、三羧基甲基异氰尿酸；乙内酰脲和尿囊素以及它们的衍生物，如乙内酰脲、二甲基乙内酰脲、以及尿囊素(5-酰脲乙内酰脲)；巴比妥酸及其衍生物；烟酸及其衍生物，如异烟酸、柠嗪酸。它们可以单独使用，也可两种或多种一起使用。在上文中，优选使用嘌呤及其衍生物；氰尿酸和异氰尿酸以及它们的衍生物和烟酸及其衍生物。因为它们对金属(如铜)的防腐效果优良并具有良好的生物降解性能。
在上文中，特别地，嘌呤及其衍生物绝不会对半导体基底以及其上所形成的各种膜层造成损害，并对金属(如铜)有优良的防腐效果。因此，优选使用它。特别地，由下面的通式(1)所示的化合物，即尿酸，在自然界中分布很广并具有高度的安全性。而且，尿酸具有优良的生物降解性能、极优良的防腐性能；优选被采用。
Figure C0214812300261
(A1、A2、A3分别独立地代表氢原子、羟基、和具有1至5个碳的烷基、或氨基)。
在上式中，A2和A3中至少有一个是羟基。在这种情况下，化合物具有在复环中与氨基化合物结合的结构、具有良好的防腐性能和生物降解性能。
在本发明中，在等离子体处理中可以使用诸如氮气、氩气或氦气等的气体。例如，在还原气氛中可以用氨等离子体处理作为等离子体工艺。通过在还原气氛中进行等离子体处理，布线的含铜金属膜上的氧化物能够被还原。而且，当用BTA作为抗腐蚀剂时，很难去除BTA，但通过在硅化过程处理之前立即进行等离子体处理，通过蒸发作用可以去除BTA。
在本发明中的冲洗液体可以含有羧酸或羧酸盐。羧酸可以含有草酸、柠檬酸、苹果酸、马来酸、琥珀酸、酒石酸或丙二酸。
可以用不同类型的低介电常数的材料作为布线的绝缘膜和上、下布线之间的夹层绝缘膜。优选地，绝缘膜是含有梯型氧化物(如梯形硅氧烷氢化物)的膜层。例如，可以采用梯型硅氧烷氢化物膜，或梯形硅氧烷氢化物膜和SiO2膜的迭层膜。梯形硅氧烷氢化物是具有梯型分子结构的聚合体。从防止布线延迟的角度来看，介电常数优选为2.9或更低，并且希望获得低的膜密度。例如，希望膜密度为1.50g/cm3到1.58g/cm3之间，波长为633纳米时的折射率为1.38到1.40之间。L-Ox就是一个作为这种膜层材料的具体例子。
图19为具有梯型硅氧烷氢化物结构的L-Ox(商标)的结构。在图19中，n为等于或大于1的正数。图19为具有这种结构的L-Ox的物理数据。
FT-IR的观察结果证实了L-Ox具有图19所示的结构。在约830cm-1处出现了Si-H键合的峰值，这是图20的特征。该峰的陡度表明L-Ox具有2维结构。而且，在更高波数侧的靠近870cm-1处出现了另一个具有非常小的峰的Si-H键合。该事实可以说明测试的目标材料具有2-维结构。
L-Ox的物理性能随烧结条件变化。将结合图28对该事实进行说明。
在惰性气体(如氮)气氛中、在200至400摄氏度的温度范围内烧结时，L-Ox具有下列性能。
在图28中，R.I.示出了在波长为633纳米时的折射率。折射率是一个直接影响介电常数的参数，并且它的值在1.38到1.40之间变化。当烧结温度低于200摄氏度或高于400摄氏度时，折射率的值会超过1.40。
而且，在200至400摄氏度的温度范围内烧结的L-Ox的密度为1.50至1.58g/cm3。当烧结温度超过400摄氏度时，密度会超过1.60g/cm3，当烧结温度低于200摄氏度时，将无法测量密度。
而且，当烧结温度低于200摄氏度时，在FTIR谱中约3650cm-1处测量到一个假设为Si-OH的键合。当烧结温度超过400摄氏度时，密度的增加变得显著。
根据上文，当形成含L-Ox的绝缘膜时，可以发现通过在200至400摄氏度的温度范围内的烧结处理，能够稳定获得具有低介电常数特性的L-Ox。
图21为具有氢硅倍半氧烷(Hydrogen Silsesquioxane)结构和3维结构的氢硅倍半氧烷(HSQ)的分子构架，它的结构已为人所知(半导体技术展望，1998，pp.431-435)。
在制造过程中，两种结构的材料的膜的稳定性不同，L-Ox的膜的稳定性显著地优秀。可以认为这是因为与HSQ相比，L-Ox中Si-H的数量减少了。而且，还可以认为绝缘膜中氢原子的键合状态不同也是造成L-Ox的膜的稳定性优秀的原因之一。即，在HSQ中，在固体结构的角落里氢原子被键合，而在L-Ox中，氢原子则与梯型结构的侧面键合。因此，可以认为氢原子的附近的密度更低，并且HSQ中的氢键变成比L-Ox具有更丰富的结构。将结合实施例对HSQ和L-Ox之间的膜的稳定性的差异进行说明。
在下文的介绍中，应注意，图21所示的梯型硅氧烷氢化物是作为L-Ox被适当地描述的。
在本发明中，可以用不同的膜层作为防扩散膜。但是，希望使用的膜层为，例如：SiC、SiCN、SiOC或SiON。通过使用这种低介电常数的材料，可以减少布线之间的电容。
而且，当用SiCN作为防扩散膜时，其优点在于：当进行布线的硅化处理时，制造的可靠性得以提高。当进行硅化处理时，用SiCN作为防扩散膜和用SiN作为防扩散膜时所形成的硅化物层是不同的。图27A和27B为用气体和RF电源顺序处理的实例。当用SiN时，流动气体为SiH4、NH3或N2。另一方面，当用SiCN时，流动气体为三甲硅烷(在下文中，写作3MS)、SiH4、NH3或N2。首先，在SiN膜形成过程中，在没有用RF电源的情况下N2流动，布线表面的防氧化膜(即，BTA)被加热器加热而被脱附。接着，引入SiH4以便在Cu表面上形成硅化物层。接着，NH3被引入以形成SiN膜。但是，在这种情况下，为了在施加RF电源之前稳定地产生等离子体，有必要同时引入SiH4和NH3，并使气体稳定。此时，SiH4在Cu布线表面上溶解，硅化物层变得过厚，以致于布线层电阻的漂移变大。另一方面，当用SiCN时，与SiN相似，在不用RF电源的情况下，N2首先流动，布线表面的防氧化膜(即，BTA)被加热器加热而脱附。接着，引入SiH4以便在Cu表面上形成硅化物层。然后，停止SiH4而引入3MS和NH3，接着开始使气体稳定的步骤。在这种情况下，由于3MS没有在Cu表面上溶解，不会形成不必要的硅化物层，与用SiN的情况不同，并有可能抑制布线层电阻的漂移。
接下来，将介绍依据本发明的第一实施例的具有含铜布线结构的半导体器件。
图2为依据本发明的半导体器件的实例的截面图。形成在硅基底100上具有栅极102和扩散层104的MOS晶体管。形成绝缘膜106以覆盖MOS晶体管。在绝缘膜106内形成与扩散层104相连的铜连接插头108，并且第一铜布线22a、连接插头28和第二铜布线22b依次在表面部分上形成。在含铜布线层的表面部分上形成具有相同或相似结构的铜布线层，并且钝化膜114作为最上面的膜层。应注意：第一铜布线22a与硅基底100上的器件电连接。而且，下文中将要介绍的一套第一铜布线22a、连接插头28和第二铜布线22b可以存在于图2所示的半导体器件中的任何一层中。
作为示例，将参照图2中的虚线部分116所包围的布线结构对本发明的实施例进行说明。
实施例1
图3为本发明的第一实施例中的布线结构的截面图。其中由第一SiCN膜12、L-Ox膜和SiO2膜依次层叠的第一迭层14a；以及其中由第二SiCN膜16、氧化硅膜18、第三SiCN膜20、以及L-Ox膜和SiO2膜层叠的第二迭层14b在硅基底(未示出)上的绝缘膜106上层叠。第一铜布线22a和第二铜布线22b分别在第一迭层14a和第二迭层14b内形成。
第一铜布线22a由钽系阻挡金属膜24a和铜膜26a形成。在硅氧膜18中，形成的连接插头与第一铜布线22a的表面连接。连接插头28由钽系阻挡金属膜30和铜膜32形成。在第二叠层14b中，第二铜布线22b由钽系阻挡金属膜24b和铜膜26b形成。还有，分别在第一铜布线22a的表面形成第一铜硅化物层34a，在第二铜布线22b的表面形成第二铜硅化物层34b。
下文中，将参照图4A到图4N对在图3中示出的第一实施例的布线结构1的制造方法进行说明。
图4A示出了在第一SiCN膜12和第一迭层14a中形成了布线槽的结构。在形成第一SiCN膜12和第一迭层14a之后，通过一步步蚀刻第一SiCN膜12和第一迭层14a形成了该结构，并接着将电阻膜(未示出)制成预定的图案。
接下来，通过溅射方法和反应溅射法(图4B)在基底表面上形成其中沉积了Ta和TaN的钽系阻挡金属膜24a(Ta的膜厚大约为20纳米，TaN的膜厚大约为10纳米)。
接着，如图4C所示，在钽系阻挡金属膜24a上形成铜膜26a。铜膜26a是通过镀层方法、如下所示形成的：首先，通过溅射沉积铜的种子铜膜以生长铜镀膜。接着，基底被浸入液体温度大约为25摄氏度的硫酸铜溶液中，这样，通过电解电镀方法形成了铜膜26a(平整部分的膜厚大约为600纳米)。
随后，在350摄氏度下，对所得到的基底进行约30分钟的退火处理。通过在如此高的温度下的退火处理，铜膜26a中的晶粒的颗粒直径与退火处理前相比变大。这样，铜膜26a表面内露出的许多晶粒边界交叠的部分相对减少。因此，很难产生空腔。而且，经过这样的退火处理之后，第一铜布线22a的电阻值比退火处理前的电阻值有所降低。例如，退火处理可以在200至500摄氏度的温度范围内进行。
然后，通过化学机械抛光(CMP)法，在布线槽外形成的不必要的铜膜26a以及钽系阻挡金属膜24a被去除。铜膜26a等被留在布线槽内。这样，就形成了第一铜布线22a(图4D)。
在完成对铜膜26a的CMP处理之后，立即进行抗腐蚀处理，在该处理中，利用作为抗腐蚀剂的BTA对铜膜26a的表面进行处理。此处，使用的是0.05％的BTA溶液。这样，在CMP处理之后，当样品被转到下一个处理步骤时，铜膜26a的表面已经被BTA所保护。因此，可以防止铜膜26a被氧化。
接下来，如图4E所示，在第一布线22a的铜膜26a的表面上形成第一硅化铜层34a。将在下文中对形成第一硅化铜层34a的方法进行说明。
在用氨等离子体处理(在350摄氏度下处理30秒)通过蒸发作用去除BTA之后，在350摄氏度、3托的压力下，SiH4流动约60秒(SiH4的流动速率为5000sccm，而N2的流动速率为50sccm)。这样，铜膜26a的表面被硅化。形成了约10纳米厚的第一硅化铜层34a。经荧光X-射线分析，证实了CuSix的存在。
接着，形成了第二SiCN膜16(膜厚约70纳米)和氧化硅膜18(膜厚约350纳米)(图4F)。
然后，用光刻法蚀刻氧化硅膜18直至露出第二SiCN膜16。接着，更换蚀刻气体，第二SiCN膜16被蚀刻，直至露出第一硅化铜层34a的表面。这样，如图4G所示，就形成了连接孔40。
接下来，为了填充连接孔40的内部，依次形成钽系阻挡金属膜30和铜膜32(平整部分的膜厚约为650纳米)(图4H)。用与第一铜布线22a的铜膜26a相似的镀层方法形成铜膜32。接着，用CMP进行平整处理，并形成连接插头28(图4I)。
接着，在连接插头28的表面部分上形成第三SiCN膜20(膜厚约70纳米)和第二迭层14b(膜厚约为300纳米)(图4J)。然后，通过干蚀刻形成布线槽42(图4K)。接着，依次形成钽系阻挡金属膜24a和铜膜26b(平整部分的膜厚约为600纳米)，以填充布线槽42(图4L)。用与第一铜布线22a的铜膜26a相似的镀层方法形成铜膜26b。随后，用CMP处理进行平整处理，并形成第二铜布线22b(图4M)。接着，用BTA对铜膜26b进行抗腐蚀处理。在用氨等离子体处理通过蒸发作用去除BTA之后，进行硅化处理，并形成了第二硅化铜层34b(图4N)。
如上所述，形成了如图3所示的布线结构。通过重复上述步骤，有可能制造如图2所示的、具有3层或更多层复合布线结构的半导体器件。
实施例2
第二实施例与第一实施例的区别在于：在对铜膜26a和铜膜26b的表面进行硅化处理之前，通过在约350摄氏度的温度下进行加热处理使BTA蒸发并去除，而不是通过进行氨等离子体处理来去除BTA。通过加热处理，形成了如图3所示的布线结构。应该注意：BTA蒸发并去除的温度可以介于150至450摄氏度之间。通过对形成的布线结构的荧光X-射线分析，证实了CuSix的存在。
如第一实施例一样，通过进行氨等离子体处理使BTA蒸发并去除，可以在去除BTA的同时进行硅化处理。因此，有可能控制硅化处理以控制例如硅化铜的膜厚。而且，通过进行和第二实施例相同的加热处理，以便使BTA蒸发并被去除，可以防止气体(如氨)对铜膜26a或铜膜26b的表面中的晶粒边界的腐蚀。因此，可以形成良好的布线结构。
实施例3
图5为第三实施例中的布线结构图。第三实施例与第一实施例的区别在于：没有形成第一硅化铜层34a和第二硅化铜层34b，以及没有进行BTA抗腐蚀处理。通过用相同的标号标明图5与图3中相同的部分，且这些部分的说明将被省略。
在第三实施例中，进行和第一实施例相同的处理步骤，直至对第一铜布线22a的铜膜26a的进行CMP步骤。接着，不必对铜膜26a的表面进行硅化处理，就形成第二SiCN膜16和氧化硅膜18。在形成第二SiCN膜16之前，通过氨等离子体处理对第一铜布线22a的铜膜26a进行表面处理。在形成氧化硅膜18之后的步骤与第一实施例相同。由上述步骤形成图5所示的布线结构。
实施例4
第四实施例与第三实施例的区别在于：在对铜膜26a或铜膜26b的表面进行CMP处理之后立即进行BTA抗腐蚀处理。接着，在形成第二SiCN膜16之前，用氨等离子体处理对第一铜布线22a的铜膜26a进行表面处理。通过这种工艺，形成了与图5所示的布线结构相似的布线结构。这样，在经过CMP处理之后，通过BTA抗腐蚀处理，铜膜26a和26b的表面可以立即得到保护。因此，通过对铜膜表面上的抗腐蚀处理，包含这种铜布线的半导体器件的可靠性得以提高。
实施例5
图6A至图6F为第五实施例中的布线结构制造过程的截面图。第五实施例与第一实施例的区别之处在于：由双大马士革方法形成了连接插头28和第二铜布线22b。用相同的标号标明图6A至图6F中与图3中相同的部分，并且这些部分的说明也被略去。
首先，与参照图4A至图4N说明的第一实施例一样，形成了第一铜布线22a。然后，在铜膜26a的表面上形成了第一硅化铜层34a(图6A)。
接下来，形成第二SiCN膜16和氧化硅膜50(图6B)。
接着，如图6C所示，通过用光刻法进行逐步地蚀刻，在氧化硅膜50中形成了用于连接插头28和布线槽54的连接孔52。接着，改变蚀刻气体并对第二S1CN膜16进行蚀刻。然后，如图6D所示，在包括连接孔52和布线槽54的氧化硅膜50的整个表面上形成钽系阻挡金属膜56。钽系阻挡金属膜56由Ta膜和TaN膜组成。
接着，如图6E所示，在钽系阻挡金属膜56上形成铜膜58，以填充连接孔52和布线槽54。接着，进行CMP平整化处理以去除除了布线槽54之外的部分的铜膜58和钽系阻挡金属膜56。通过这种处理，形成了连接插头28和第二铜布线22b。然后，进行BTA抗腐蚀处理。在用氨等离子体处理使BTA蒸发并被去除之后，进行硅化处理。这样，就形成了第二硅化铜层34b(图6F)。由上述步骤形成了第五实施例中的布线结构。对形成的布线结构的荧光X-射线分析证实了CuSix的存在。而且，还通过X-射线衍射证实了第一、第二和第五实施例的布线结构中存在无定形区。
实施例6
通过第一至第五实施例中所述方法形成了如图7所示的2层布线结构，以分别考察产品得率。2层布线结构被称为通路链。提供了10，000条平行的第一铜布线22a，并且提供了与第一铜布线平行正交的10,000条第二铜布线22b。这些布线由20,000个连接插头28连接。在该图中，省略了半导体基底、夹层绝缘膜等。当在这些通路链的两端之间施加预定的电压时，电流按图7B中的箭头所示的方向流动。这样，测量了10,000条第一铜布线22a、10,000条第二铜布线22b和20,000个连接插头28的电阻。与第一至第五实施例相对应的2层布线结构分别被称为布线结构1至5。由荧光X-射线分析证实了布线结构1、2和5中存在CuSix。
而且，还形成了对比样品，其中形成了第一铜布线22a的铜膜26a，并且还进行了BTA抗腐蚀处理和氨等离子体处理，并且随后由双大马士革方法形成了连接插头28和第二铜布线22b，而没有对铜膜26a的表面进行硅化处理(布线结构6)。
形成之后，布线结构1至6在150摄氏度下放置了500小时。接着，进行通路链的产品得率的检验。而且，准备了一个样品作为参照，其中，在产生等离子体的同时流动S1H4气体以形成硅化物层(布线结构7)。在2层布线结构(参考布线结构1和参考布线结构2)中测量了通路链的产品得率，形成的这两种参考布线结构与布线结构1和布线结构5相似，并且在室温下放置了500小时。下表1列出了假设参考布线结构1和2的产品得率为100％，并且布线结构6的产品得率为0％时的每种布线结构的产品得率(％)。
表1
  产品得率(％)
  WS1(150℃，500小时)   BTA-NH3p1-SiH4-单   98
  WS2(150℃，500小时)   BTA-SiH4-单   100
  WS3(150℃，500小时)   NH3p1-单   15
  WS4(150℃，500小时)   BTA-NH3p1-单   40
  WS5(150℃，500小时)   BTA-NH3p1-SiH4-双   90
  WS6(150℃，500小时)   BTA-NH3p1-双   0
  RWS1(150℃，500小时)   BTA-NH3p1-SiH4-单   100
  RWS2(150℃，500小时)   BTA-NH3p1-SiH4-双   100
WS：布线结构
RWS：参考布线结构
NH3p1：NH3等离子体
图8为表1所示产品得率的数据的图表。如图8所示，用于在室温下放置的参考布线结构1和参考布线结构2的单大马士革法和双大马士革法之间并没有表现出差别。而且，进行了BTA抗腐蚀处理和硅化处理、并且由单大马士革法形成的布线结构1和布线结构2的产品得率大约为100％。
用与布线结构1相似的单大马士革法形成的、没有进行过硅化处理的布线结构4的产品得率为40％。该值比布线结构1的产品得率的一半还低。可以认为其原因为：第一铜布线22a的铜膜26a被第一硅化铜层34a所保护，并且来自作为上层的第二铜布线22b和连接插头28的应力被缓解，这样，可以防止第一铜布线22a中空腔的产生。
由双大马士革法形成的、经过硅化处理的布线结构5的产品得率为90％。与布线结构6的产品得率(为0％)相比，该产品得率有显著提高。尽管布线结构6是由双大马士革法形成的，但它没有经过硅化处理。可以这样认为：产品得率的提高是因为第一铜布线22a的铜膜26a被第一硅化铜层34a所保护，并且来自作为上层的第二铜布线22b和连接插头28的应力被缓解，这样，可以防止在第一铜布线22a中空腔的产生。
而且，与用双大马士革法形成的布线结构5相比，用单大马士革法形成的布线结构1的产品得率有所提高。在布线结构5中，由双大马士革法形成的第二铜布线22b会发生铜被吸入连接插头28的现象。因此，在连接插头28和第一铜布线22a之间产生了空腔。但是，在用单大马士革法形成的布线结构1中，可以防止这样的空腔的产生。
而且，既没有经过BTA抗腐蚀处理、又没经过硅化处理的布线结构3的产品得率为15％。与经过BTA抗腐蚀处理、由双大马士革法形成的布线结构6的产品得率相比，该值有所提高。根据上文可以了解：用单大马士革法形成铜布线可以提高产品得率。
而且，至于没有经过硅化处理的布线结构，用双大马士革法形成的布线结构6与用单大马士革法形成的布线结构4相比，它的产品得率在布线结构5和布线结构1以及其它布线结构之间的产品得率之间的差被减少。可以认为其原因是：第一铜布线22a和连接插头28发生了由第二铜布线22b把铜吸起来的现象，这样，当第一铜布线22a的铜膜26a的表面没有第一硅化铜层34a保护时，在第一铜布线22a和连接插头28之间产生了空腔。
而且，在每个布线结构中的布线之间测量了漏电流。结果如图26A和26B所示。在布线结构1至6中几乎没有出现漏电流。但是，在产生了等离子体并形成了硅化物层的布线结构7中的漏电流很大。可以认为其原因是：在布线绝缘膜上形成了多晶硅层并且铜原子扩散进入绝缘膜。
根据上述结果，发现：通过用第一硅化铜层34a保护第一铜布线22a的铜膜26a，可以显著提高产品得率。而且，还发现：即使用单大马士革法在位于第一铜布线22a上的连接插头28上和连接插头28的表面外围部分上形成第二铜布线22b，仍能显著提高产品得率。而且，还发现：通过把用第一硅化铜层34a保护铜膜26a和用单大马士革法形成连接插头28以及第二铜布线22b结合起来，还可以进一步提高产品得率。而且，还发现：为了防止布线之间的漏电，形成硅化物层时最好不产生等离子体。
应该注意：通路链的产品得率的检验是按照形成布线结构(该布线结构是经过和第一、第二以及第五实施例相似的步骤形成的)的方式进行的，并且增加了一个步骤：即：在对第一铜布线22a的铜膜26a进行了CMP处理之后，在BTA抗腐蚀处理之前，用草酸冲洗铜膜26a的表面。结果与上述结果相同或比上述结果更好。可以认为其原因为：草酸的螯合反应有效地从铜膜26a的表面去除了氧化铜(CuOx)膜。
实施例7
第七实施例与第一或第二实施例的区别在于：形成第一铜布线22a和第二铜布线22b的方法不同。如同在第一实施例中参照图4A至4N说明的一样，在布线槽内形成钽系阻挡金属膜24a。
下文中，将参照图13A至13D对第七实施例中第一铜布线22a的制造方法进行说明。首先，通过溅射方法在钽系阻挡金属膜24a上形成种子铜膜60(约为100纳米)。接着，为了填充布线槽的一部分，通过电解电镀方法在种子铜膜60上形成镀层铜膜62(平整部分的膜厚约为150纳米)(图13A)。此时，镀层铜膜62具有(111)的取向。而且，假定种子铜膜60和镀层铜膜62的总厚度为t1。
接着，在洁净腔室内，于室温下用Ar/H2等离子体对镀层铜膜62的表面中的氧化铜进行溅射和还原。通过给硅基底施加直流偏压(未将基底暴露在环境气氛中)，通过偏压溅射方法，于Cu溅射腔室内在镀层铜膜62上形成了偏压溅射铜膜64(平整部分的膜厚约为900纳米)(图13B)。当氩离子照射到溅射生长表面时形成偏压溅射铜膜64。此时，施加给硅基底的离子照射能量(等离子体电位+自偏压)是高偏压，如80电子伏特或更高，最好为200电子伏特或更高。为了防止在膜的生长过程中因等离子体照射而温度升高，基底温度被设定为-5摄氏度。而且，形成的偏压溅射铜膜64的膜厚为t2，比上述的t1更厚。此时，证实偏压溅射铜膜64的取向为(111)。
接下来，在惰性气体气氛中于400摄氏度下热处理30分钟。通过热处理步骤，偏压溅射铜膜64、镀层铜膜62和种子铜膜60的晶体取向变为(200)。此时，形成的铜膜66具有大晶粒的平均晶粒尺寸，为几百微米(图13C)。图17为按上述方法形成的铜膜66的X-射线分析结果。如图所示，铜膜66表面内93％(190468/204419)或更多的晶粒的平面取向为(200)。而且，当用光学显微镜确认铜膜66的表面内的晶粒尺寸时，绝大部分的晶粒超过了100至200微米或更大，一些晶粒甚至超过了500微米。
接着，通过化学机械抛光(CMP)法，不必要的铜膜66以及在布线槽外形成的钽系阻挡金属膜24a被去除，使得只有铜膜66等被留在了布线槽内。这样，就形成了第一铜布线22a(图13D)。一些样品的一部分在这个步骤中被检验。能够证实：第一铜布线22a的铜膜66的70％是由单晶形成的。在这情况下，第一铜布线22a的布线宽度为10微米，布线长度为100微米，膜厚为300内米。
接着，用BTA对铜膜66进行与第二实施例相似的表面处理，在350摄氏度下用热处理将BTA蒸发去除后，形成第一硅化铜层34a。接着，与第一和第二实施例相似地形成了连接插头28。与本实施例上文中所述的第一铜布线22a相似，形成了第二铜布线22b。
如上所述，在镀层铜膜62上形成了偏压溅射铜膜64，然后进行热处理。这样，可以控制铜晶体的平面取向。通过这种方法，可以保持铜膜66的表面均匀，并且可以在铜膜66上均匀地形成硅化铜层。因此，可以适当控制硅化铜层的膜厚，并且在抑制第一铜布线22a和第二铜布线22b的电阻上升速率的同时，可以保护这些布线。
而且，由于通过上述热处理步骤可以使铜的晶粒尺寸较大，可以充分地减少铜膜66表面内的晶粒边界。这样，可以提高布线结构应力迁移的耐久性。而且，在第七实施例中，在铜膜66的表面中形成了硅化铜层。因此，可以抑制铜晶体的位移，并且可以改善布线结构的应力迁移耐久性。而且，由于可以使铜布线的铜膜的晶粒尺寸较大，可以减少布线电阻。而且，由于在该实施例中在铜膜66的表面内几乎不会产生晶粒边界，基于这一点，可以均匀地形成硅化铜。用外观检测装置(KLA-Tencor)可以证实：在该实施例中，在布线表面内均匀地形成了硅化铜层。
实施例8
第八实施例与第七实施例的区别在于：当形成第一铜布线22a和第二铜布线22b时，是用等离子体CVD方法形成了CVD铜膜68，而不是用种子铜膜60和镀层铜膜62。
将参照图14A至14D对第八实施例进行说明。在形成钽系阻挡金属膜24a时，用等离子体CVD方法形成了CVD铜膜68(平整部分的膜厚约为200纳米)(图14A)。此时，CVD铜膜68的晶体取向为(111)。
接着，与第七实施例相似，在洁净腔室内，于室温下用Ar/H2等离子体对CVD铜膜68表面中的氧化铜进行溅射和还原。通过在Cu溅射腔室内，给硅基底施加直流偏压(未将基底暴露在气氛中)，通过偏压溅射方法，于Cu溅射腔室内在CVD铜膜68上形成了偏压溅射铜膜64(平整部分的膜厚约为900纳米)(图14B)。偏压溅射的条件与第七实施例相似。而且，在该实施例中，与第七实施例相似，偏压溅射铜膜64是这样形成的：使偏压溅射铜膜64的膜厚t4比CVD铜膜68的膜厚t3更厚。
接下来，在惰性气体气氛中于400摄氏度下热处理30分钟。通过热处理步骤，偏压溅射铜膜64和CVD铜膜68的晶体取向变为(200)。此时，形成了具有大晶粒的铜膜66，其平均晶粒尺寸为几百微米(图14C)。
接着，通过化学机械抛光(CMP)法，不必要的铜膜66以及在布线槽外形成的钽系阻挡金属膜24a被去除，使得只有铜膜66等被留在了布线槽内。这样，就形成了第一铜布线22a(图14D)。
接着，与第七实施例相似地，形成了第一硅化铜层34a和连接插头28。与本实施例上文中所述的第一铜布线22a相似地，形成了第二铜布线22b。
实施例9
第九实施例与第七实施例的区别在于形成连接插头28的方法不同。在形成第一铜布线22a之后，如在第七实施例中介绍的，在第二S1CN膜16和氧化硅膜18中形成连接孔40，如在第一实施例中参照图4A至4L所介绍的一样。接着，在连接孔40内形成钽系阻挡金属膜30(图15A)。
接着，用溅射方法在钽系阻挡金属膜30上形成种子铜膜70。接着，用电解电镀方法在种子铜膜70上形成镀层铜膜72(图15B)。然后，给基底施加一个偏压，并在镀层铜膜72上用偏压溅射方法形成偏压溅射铜膜74(图15C)。在这种情况下，当氩离子照射到溅射生长表面时，形成偏压溅射铜膜74。偏压溅射的条件与第七实施例相似。而且，偏压溅射铜膜74是这样形成的：使偏压溅射铜膜74的膜厚t6比种子铜膜70和镀层铜膜72的总膜厚t5更厚。
接着，在惰性气氛中进行热处理，通过热处理步骤，偏压溅射铜膜74、镀层铜膜72和种子铜膜70的晶体取向变为(200)。与此同时，形成了具有大晶粒的铜膜76，其平均晶粒尺寸为几百微米(图15D)。
接着，如第一实施例中参照图4A至4N所介绍的一样，进行CMP平整处理，并且形成了连接插头28。接着，与第七实施例相似地形成了第二铜布线22b。
在第九实施例中，可以使连接插头28的铜膜表面内晶体的平面取向为(200)。可以使铜的晶粒尺寸较大。因此，可以提高连接插头28应力迁移的耐久性。而且，由于可以使铜布线的铜膜和插头的晶粒尺寸较大，可以降低布线电阻。
实施例10
第十实施例与第五实施例的区别在于形成第一铜布线22a和第二铜布线22b的方法不同。与第五实施例中参照图6A至6F所介绍的一样，形成了连接孔52和布线槽54。在包括连接孔52和布线槽54的氧化硅膜50的整个表面上形成钽系阻挡金属膜56。在第十实施例中应该注意：第一铜布线22a和下文中将要介绍的第二铜布线22b的形成方法相同。
下文中，将参照图16A至16D对第十实施例中的第二铜布线22b的制造方法进行说明。首先，用溅射方法在钽系阻挡金属膜56上形成种子铜膜80(约为100纳米)(图16A)。接着，用电解电镀方法在种子铜膜80上形成镀层铜膜82(平整部分的膜厚约为200纳米)(图16B)。此时，镀层铜膜82的取向为(111)。假定种子铜膜80和镀层铜膜82的总膜厚为t7。
接着，在洗烫(1aundering)腔室内，于室温下用Ar/H2等离子体对镀层铜膜82表面中的氧化铜进行溅射和还原。在Cu溅射腔室内给基底施加直流偏压(未将基底暴露在气氛中)，通过偏压溅射方法，在镀层铜膜82上形成了偏压溅射铜膜84(平整部分的膜厚约为900纳米)(图16C)。当氩离子照射到溅射生长表面时形成偏压溅射铜膜84。此时，施加给硅基底的离子照射能量(等离子体电位+自偏压)是高偏压，如80电子伏特或更高，优选的为200电子伏特或更高。为了防止基底温度因等离子体照射而升高，基底温度被设定为-5摄氏度。而且，偏压溅射铜膜84是这样形成的：它的膜厚为t8，比上述的t7更厚。
接下来，在惰性气体气氛中于400摄氏度下热处理30分钟。通过热处理步骤，偏压溅射铜膜84、镀层铜膜82和种子铜膜80的晶体取向变为(200)。此时，形成的铜膜86具有大晶粒，其平均晶粒尺寸为数百微米(图16D)。
接着，如第五实施例中参照图6A至6F所做的说明一样，进行CMP平整处理，并形成第二铜布线22b。
接着，用BTA对铜膜86进行与第五实施例相似的表面处理，在约350摄氏度下用热处理将BTA蒸发去除后，形成第二硅化铜层34b。
通过在上述的镀层铜膜82上形成偏压溅射铜膜84以及进行热处理步骤，可以控制铜晶体的平面取向。这样，可以保持铜膜86表面的均匀性。因此，可以在铜膜86上均匀地形成硅化铜层。而且，可以适当控制硅化铜层的膜厚，并且在抑制第一铜布线22a和第二铜布线22b的电阻上升速率的同时，可以保护这些布线。
而且，通过上述热处理步骤可以使铜的晶粒尺寸较大。因此，可以充分地减少铜膜86表面内的晶粒边界。这样，可以改善布线结构的应力迁移的耐久性。而且，由于在第十实施例中，在铜膜86的表面中形成了硅化铜层。因此，可以抑制铜晶体的位移。而且可以改善布线结构的应力迁移的耐久性。还有，由于可以使铜布线的铜膜和插头的晶粒尺寸变大，可以减少布线电阻。而且，由于在该实施例中，在铜膜86的表面内几乎不会产生晶粒边界，基于这一点，可以均匀地形成硅化铜层。
实施例11
用第二、第四和第七实施例中所述的方法形成了如图7A所示的2层布线结构，并且，与第六实施例相似地测量了通路链电阻的产品得率。此处，提供了1,000,000条平行的第一铜布线22a，并且，提供了与第一铜布线平行正交的1,000,000条第二铜布线22b。这些布线之间连接着2,000,000个连接插头28。与第二、第四和第七实施例相对应的2层布线结构分别被称为布线结构a2、a4和a7。由荧光X-射线分析证实了布线结构a2和a7中存在CuSix。
布线结构a2、a4和a7在150摄氏度下放置了500小时。和每个布线结构一起，通路链的初始电阻值被设定为100％，并且样品的电阻值是被作为相对值计算的。表格列出了当准备了多个样品进行评估时的电阻值范围。电阻越高，表明应力迁移耐久性越高。
表2
  方法   硅化铜   产品得率(％)
  WS a2   镀层   有   60-78
  WS a4   镀层   无   8-24
  WS a7   镀层-偏压溅射   有   93-100
WS：布线结构
如表2所示，镀层方法和偏压溅射方法中形成的铜膜经过热处理。铜膜表面的晶体的平面取向变为(200)，并且晶粒长大。然后，进行了硅化处理的布线结构a7的产品得率为93-100％。该产品得率比布线结构a2的产品得率60-78％更高一些，在该布线结构a2中，在用镀层方法形成铜膜之后进行了硅化处理。而且，布线结构a7和布线结构a2的产品得率比布线结构a4的产品得率有显著提高，在该布线结构a4中，用镀层方法形成了铜膜，而没有进行硅化处理。这样，根据第十一实施例的结果，可以证实：通过使由铜形成的布线表面硅化可以有效抑制应力迁移。而且，还可以证实：通过使铜膜表面内的平面取向均匀一致、以及使铜膜的晶粒变大，可以进一步抑制应力迁移，从而减少铜膜表面中的晶粒数量。
实施例12
第十二实施例与第七至第十实施例的区别在于：在图2所示的第一铜布线22a和第二铜布线22b的表面上形成了钨顶层，而不是硅化铜层34a或34b。
在与第七实施例相似地形成了铜膜66之后，用CMP工艺将布线槽外的不必要的铜膜66和钽系阻挡金属膜24a去除。只在布线槽内留有铜膜66等。这样，就形成了第一铜布线22a。接着，在W-CVD腔室中用WF6和H2反应约60秒，，从而在第一铜布线22a的铜膜66表面上形成了钨顶层。
接着，不用形成第二SiCN膜16，直接在第一铜布线22a上形成氧化硅膜18。接着，与第七实施例相似地形成连接插头28，并且和上述的第一铜布线22a相似地形成第二铜布线22b。
在这样得到的布线结构中，铜布线表面上的铜膜被钨顶层所保护。因此，即使没有形成防扩散膜(如图2所示的第二SiCN膜16)或防扩散膜较薄，仍有可能防止铜膜表面的氧化以及铜扩散进入到夹层绝缘膜。这样，可以降低半导体器件的电容，从而可以制造满足高速运行需求的半导体器件。而且，可以减少布线之间的串扰。
另外，在第十二实施例中形成的布线结构中，在铜膜66表面上形成了大晶粒、平面取向均匀一致的钨顶层。因此，与只用普通镀层方法形成的铜膜表面上形成的膜相比，可以使膜的厚度均匀，并且，可以降低布线电阻。
应该注意：每个实施例中所描述的不同步骤可以适当地组合。
实施例13
用L-Ox和HSQ形成了两种布线结构，并用SiH4照射进行硅化处理。在这种情况下，证实了膜层的耐久性显著改变。下文中，将介绍试验数据。
在等离子体CVD装置的腔室内进行SiH4照射，条件为：处理温度为350摄氏度；处理压力约为4托，SiH4的流速为50sccm，N2的流速为2500sccm。在约200摄氏度下用热镀涂覆并烘焙HSQ和L-Ox，然后，在氮气氛中于350摄氏度下在扩散炉内烧结30分钟。这样，使用的是具有300纳米膜厚的空白晶片。用分光椭球偏光仪(spectroellipsometer)测量了膜厚和折射率，用水银探针装置测量了电容。根据测得的值计算出介电常数。
图22、23和图24分别示出了SiH4照射时间和膜厚收缩率变化之间的关系、S1H4照射时间和折射率变化之间的关系、以及SiH4照射时间和介电常数变化之间的关系的实验结果。
如图22所示，在L-Ox中，膜厚收缩率保持在初始值的99％，几乎没变化，并且不随SiH4照射时间(从0到120秒)而改变。在HSQ中，膜厚随SiH4照射时间延长而减小，并且在120秒内减少到初始值的约80％。
而且，如图23所示，对于HSQ而言，633纳米波长的折射率从开始时的1.39变到120秒时的1.42，而对于L-Ox而言，在从0到120秒的照射时间内，折射率保持在1.39。
而且，如图24所示，对于HSQ而言，在SiH4的整个照射过程中，介电常数从开始时的2.9变为120秒时的3.4，而对于L-Ox而言，介电常数保持在初始值2.9。
根据上述结果，可见：从膜厚或折射率或介电常数来看，L-Ox对SiH4的照射的耐久性比HSQ更强。可以认为：这种对SiH4照射过程的承受力的区别取决于上述氢键合的活性。
当进行SiH4照射过程时，L-Ox比HSQ更适合作为夹层绝缘膜的材料。
应该注意：对于药液承受力，L-Ox和HSQ表现出差异。特别地，将氟化铵的蚀刻速率与稀释后的HF的蚀刻速率相比，与HSQ相比，L-Ox的蚀刻速率更大。图25A为实验结果的示意图。将晶片在蚀刻液体氟化铵和稀释后的HF中浸泡预定的时间，测量在晶片的位置①至⑤(如图25B所示)处的蚀刻量。图25A示出了结果，表中的每个值的单位为埃。
如上所述，根据本发明，通过保护含铜金属膜的表面部分，有可能提高包括含铜金属布线的半导体器件的产品得率。而且，通过分别地形成含铜金属布线和布线下的连接插头，有可能提高包括含铜金属布线的半导体器件的产品得率。进而，通过将这二者结合起来，有可能提高包括含铜金属布线的半导体器件的产品得率。如上所述，根据本发明的半导体器件以及该半导体器件的制造方法，可以增强半导体器件的可靠性。
此外，因为可以减少含铜金属膜表面内的晶粒边界，可以在含铜金属膜表面上均匀地形成保护膜。因此，可以在控制保护膜厚度和抑制含铜金属膜的电阻增加率的同时，提高应力迁移耐久性。而且，因为可以使含铜金属膜的晶粒尺寸变大，可以降低含铜金属膜的电阻，并且有可能改善迁移的耐久性。

Claims (27)

1.一种半导体器件，包括：
半导体基底；
第一布线，设置在所述半导体基底上形成的第一绝缘膜内，所述第一布线包括第一阻挡金属膜和第一含铜金属膜，所述第一含铜金属膜填充了所述第一阻挡金属膜的内部空间，所述第一含铜金属膜在其表面部分中具有无定形层或硅化物层；
连接插头，包括：第二阻挡金属膜、以及填充了所述第二阻挡金属膜的内部空间的第二含铜金属膜，所述连接插头形成在所述第一绝缘膜上的第二绝缘膜中以到达所述表面部分；以及
第二布线，包括：第三阻挡金属膜、以及填充所述第三阻挡金属膜的内部空间的含铜金属膜，所述第二布线形成在所述第二绝缘膜上的第三绝缘膜中、并与所述连接插头相连。
2.根据权利要求1所述的半导体器件，其中所述第一绝缘膜包含梯型硅氧烷氢化物。
3.根据权利要求1或2所述的半导体器件，其中所述第一布线的所述第一含铜金属膜的表面的平面取向均匀一致。
4.根据权利要求3所述的半导体器件，其中所述第一含铜金属膜表面的平面取向为(200)。
5.根据权利要求1或2所述的半导体器件，其中所述第一和第二布线中的每一个的功能是作为布线、插头或焊盘。
6.根据权利要求1或2所述的半导体器件，其中所述第一布线的所述第一含铜金属膜是由含铜镀膜形成的。
7.根据权利要求6所述的半导体器件，其中在所述第一含铜镀膜中所含晶粒的平均尺寸等于或大于1微米。
8.根据权利要求7所述的半导体器件，其中所述第一含铜镀膜由单晶颗粒组成。
9.根据权利要求1或2所述的半导体器件，其中所述第一和第二布线中每一个的宽度等于或大于1微米。
10.一种制造半导体器件的方法，包括：
在半导体基底上或基底上方形成由含铜金属膜组成的第一布线；
对所述第一布线的表面部分进行处理；
在所述半导体基底的整个表面上形成覆盖所述第一布线的第一夹层绝缘膜；
通过选择性地去除所述第一夹层绝缘膜，形成到达所述经处理后的所述第一布线的表面部分的连接孔；
形成阻挡金属膜，以覆盖所述连接孔的内表面并与所述经处理后的所述第一布线的表面部分直接接触，随后形成含铜金属膜以填充所述连接孔；
去除形成在所述连接孔外面的所述含铜金属膜；
在所述半导体基底的整个表面上形成第二夹层绝缘膜，以覆盖所述形成在所述连接孔中的所述含铜金属膜；
选择性地去除所述第二夹层绝缘膜以形成布线槽，以便使形成在所述连接孔中的所述含铜金属膜在底部被露出；
形成阻挡金属膜以覆盖所述布线槽的内部，随后形成含铜金属膜以填充所述布线槽；以及
去除所述布线槽外面的所述含铜金属膜以形成第二布线。
11.根据权利要求10所述的半导体器件制造方法，其中所述处理步骤包括：
将所述第一布线的表面部分改变为无定形层。
12.根据权利要求10所述的半导体器件制造方法，其中所述处理步骤包括：
使所述第一布线的表面部分硅化。
13.根据权利要求10所述的半导体器件制造方法，其中所述处理步骤包括：
清洁所述第一布线的所述表面部分。
14.根据权利要求10至13中任何一个所述的半导体器件的制造方法，其中所述第一布线的所述含铜金属膜是由镀层方法形成的。
15.根据权利要求10至13中任何一个所述的半导体器件的制造方法，其中所述第一和第二夹层绝缘膜中的每一个都由梯型硅氧烷氢化物形成。
16.根据权利要求10至13中任何一个所述的半导体器件的制造方法，进一步包括：
在形成所述第一夹层绝缘膜之前，在所述第一布线上形成由SiC、SiCN、SiN或SiOC构成的防扩散膜；
其中所述形成所述连接孔的步骤包括：
选择性地去除所述第一夹层绝缘膜和所述防扩散膜，以形成所述连接孔。
17.根据权利要求10至13中任何一个所述的半导体器件制造方法，其中所述形成所述第一布线的步骤包括：
用镀层方法形成第一含铜金属膜部分；
在所述第一含铜金属膜部分上通过溅射方法形成第二含铜金属膜部分；
对所述第一含铜金属膜部分和所述第二含铜金属膜部分进行热处理。
18.根据权利要求12中所述的半导体器件的制造方法，其中所述的使所述第一布线的所述表面部分硅化的步骤包括：
将所述第一布线的所述表面部分暴露在非等离子体状态的含硅气体中。
19.根据权利要求13中所述的半导体器件的制造方法，其中所述清洁所述表面部分的步骤包括：
用含羧酸或羧酸盐的液体冲洗所述第一布线的所述表面部分。
20.根据权利要求19所述的半导体器件的制造方法，其中所述的羧酸含有至少下列一组酸中的一种：草酸、柠檬酸、苹果酸、马来酸、琥珀酸、酒石酸或丙二酸。
21.据权利要求13所述的半导体器件的制造方法，其中所述清洁所述第一布线表面部分的步骤包括：
用含苯并三唑或苯并三唑衍生物的抗腐蚀蚀试剂处理所述第一布线的表面部分。
22.根据权利要求13所述的半导体器件的制造方法，其中所述清洁所述第一布线表面部分的步骤包括：
对所述第一布线进行等离子体处理。
23.根据权利要求13所述的半导体器件的制造方法，其中所述清洁所述第一布线表面部分的步骤包括：
在还原气氛中对第一布线进行等离子体处理。
24.根据权利要求15所述的半导体器件的制造方法，其中所述第一和第二夹层绝缘膜中的每一个都是在200到400摄氏度的气氛温度下烧结形成的。
25.据权利要求15所述的半导体器件的制造方法，其中所述形成第一布线的步骤包括：
用镀层方法在所述半导体基底上面或上方形成所述第一布线层的所述含铜金属膜，它的平均晶粒尺寸等于或大于1微米。
26.根据权利要求17所述的半导体器件的制造方法，其中所述第二含铜金属膜部分是通过将偏压施加给所述半导体基底的偏压溅射方法形成的。
27.根据权利要求26所述的半导体器件的制造方法，其中形成所述第二含铜金属膜部分的步骤包括：
这样形成所述第二含铜金属膜部分：使得所述第二含铜金属膜部分的膜厚比所述第一含铜金属膜部分的膜厚更厚。
CNB021481237A 2002-03-13 2002-10-30 半导体器件及其制造方法 Expired - Fee Related CN100429771C (zh)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP2002068044 2002-03-13
JP068044/2002 2002-03-13
JP2002198351 2002-07-08
JP198351/2002 2002-07-08
JP264666/2002 2002-09-10
JP2002264666A JP4063619B2 (ja) 2002-03-13 2002-09-10 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
CN1444276A CN1444276A (zh) 2003-09-24
CN100429771C true CN100429771C (zh) 2008-10-29

Family

ID=27767769

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB021481237A Expired - Fee Related CN100429771C (zh) 2002-03-13 2002-10-30 半导体器件及其制造方法

Country Status (6)

Country Link
US (1) US7229921B2 (zh)
EP (1) EP1345270A2 (zh)
JP (1) JP4063619B2 (zh)
KR (1) KR20030074084A (zh)
CN (1) CN100429771C (zh)
TW (1) TW564514B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108538810A (zh) * 2017-03-06 2018-09-14 三星电子株式会社 集成电路装置

Families Citing this family (58)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6274292B1 (en) 1998-02-25 2001-08-14 Micron Technology, Inc. Semiconductor processing methods
US7804115B2 (en) 1998-02-25 2010-09-28 Micron Technology, Inc. Semiconductor constructions having antireflective portions
US6268282B1 (en) * 1998-09-03 2001-07-31 Micron Technology, Inc. Semiconductor processing methods of forming and utilizing antireflective material layers, and methods of forming transistor gate stacks
US7067414B1 (en) * 1999-09-01 2006-06-27 Micron Technology, Inc. Low k interlevel dielectric layer fabrication methods
US6440860B1 (en) * 2000-01-18 2002-08-27 Micron Technology, Inc. Semiconductor processing methods of transferring patterns from patterned photoresists to materials, and structures comprising silicon nitride
WO2002001300A1 (fr) * 2000-06-28 2002-01-03 Nec Corporation Composition d'agent de demontage
JP2003258085A (ja) * 2002-02-27 2003-09-12 Fujitsu Ltd 配線構造及びその形成方法
US7687917B2 (en) 2002-05-08 2010-03-30 Nec Electronics Corporation Single damascene structure semiconductor device having silicon-diffused metal wiring layer
JP2003347299A (ja) * 2002-05-24 2003-12-05 Renesas Technology Corp 半導体集積回路装置の製造方法
US6993738B2 (en) * 2002-06-18 2006-01-31 Ip-First, Llc Method for allocating spare cells in auto-place-route blocks
CN100352036C (zh) * 2002-10-17 2007-11-28 株式会社瑞萨科技 半导体器件及其制造方法
JP4454242B2 (ja) 2003-03-25 2010-04-21 株式会社ルネサステクノロジ 半導体装置およびその製造方法
US7307012B2 (en) * 2003-06-30 2007-12-11 Sandisk 3D Llc Post vertical interconnects formed with silicide etch stop and method of making
JP4041785B2 (ja) * 2003-09-26 2008-01-30 松下電器産業株式会社 半導体装置の製造方法
US7229911B2 (en) * 2004-04-19 2007-06-12 Applied Materials, Inc. Adhesion improvement for low k dielectrics to conductive materials
DE102004021239B4 (de) * 2004-04-30 2017-04-06 Infineon Technologies Ag Lange getemperte integrierte Schaltungsanordnungen und deren Herstellungsverfahren
JP4455214B2 (ja) 2004-08-05 2010-04-21 Ｎｅｃエレクトロニクス株式会社 半導体装置およびその製造方法
KR20070060090A (ko) * 2004-09-17 2007-06-12 에프에스아이 인터내쇼날 인크. 오존을 이용한 웨이퍼 등의 물체 처리
US7223691B2 (en) * 2004-10-14 2007-05-29 International Business Machines Corporation Method of forming low resistance and reliable via in inter-level dielectric interconnect
KR100567531B1 (ko) * 2004-11-24 2006-04-03 주식회사 하이닉스반도체 반도체 소자의 제조방법
KR20060075728A (ko) * 2004-12-29 2006-07-04 동부일렉트로닉스 주식회사 반도체 소자의 금속 배선 형성 방법
US7345370B2 (en) * 2005-01-12 2008-03-18 International Business Machines Corporation Wiring patterns formed by selective metal plating
JP4516447B2 (ja) 2005-02-24 2010-08-04 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP5204370B2 (ja) * 2005-03-17 2013-06-05 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP4655725B2 (ja) * 2005-04-01 2011-03-23 パナソニック株式会社 半導体装置の製造方法
FR2891084A1 (fr) * 2005-07-07 2007-03-23 St Microelectronics Sa REALISATION D'UNE BARRIERE CuSiN AUTO ALIGNEE
JP2007035996A (ja) * 2005-07-28 2007-02-08 Toshiba Corp 半導体装置およびその製造方法
JP2007109736A (ja) * 2005-10-11 2007-04-26 Nec Electronics Corp 半導体装置およびその製造方法
DE102005057061B3 (de) 2005-11-30 2007-06-14 Advanced Micro Devices, Inc., Sunnyvale Verfahren zum Entfernen einer Passivierungsschicht vor dem Abscheiden einer Barrierenschicht in einer Kupfer-metallisierungsschicht
EP2221864B1 (en) * 2005-12-02 2018-04-11 Ulvac, Inc. Method for forming Cu film
KR100772272B1 (ko) * 2005-12-27 2007-11-01 동부일렉트로닉스 주식회사 반도체 소자의 모스전계효과 트랜지스터 제조 방법
KR20070071020A (ko) * 2005-12-29 2007-07-04 동부일렉트로닉스 주식회사 캐핑 금속층에 의해 보호된 구리 금속 배선 및 그 제조방법
JP2007227500A (ja) * 2006-02-22 2007-09-06 Seiko Epson Corp 半導体記憶装置および半導体記憶装置の製造方法
US7816789B2 (en) * 2006-12-06 2010-10-19 Taiwan Semiconductor Manufacturing Company, Ltd. Germanium-containing dielectric barrier for low-k process
US7655556B2 (en) 2007-03-23 2010-02-02 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structures for semiconductor devices
US20080265416A1 (en) * 2007-04-27 2008-10-30 Shen-Nan Lee Metal line formation using advaced CMP slurry
JP2009016520A (ja) * 2007-07-04 2009-01-22 Tokyo Electron Ltd 半導体装置の製造方法及び半導体装置の製造装置
US20090089515A1 (en) * 2007-10-02 2009-04-02 Qualcomm Incorporated Memory Controller for Performing Memory Block Initialization and Copy
JP5389352B2 (ja) 2007-12-06 2014-01-15 ローム株式会社 半導体装置
JP2009158749A (ja) * 2007-12-27 2009-07-16 Ricoh Co Ltd 化学機械研磨方法及び化学機械研磨装置
JP2009278000A (ja) * 2008-05-16 2009-11-26 Toshiba Corp 半導体装置及び半導体装置の製造方法
JP5595644B2 (ja) * 2008-06-26 2014-09-24 スパンション エルエルシー 半導体装置及びその製造方法
JP5428280B2 (ja) * 2008-10-16 2014-02-26 大日本印刷株式会社 貫通電極基板及び貫通電極基板を用いた半導体装置
JP5246103B2 (ja) 2008-10-16 2013-07-24 大日本印刷株式会社 貫通電極基板の製造方法
JP5014356B2 (ja) * 2009-01-15 2012-08-29 パナソニック株式会社 半導体装置の製造方法
US8242019B2 (en) * 2009-03-31 2012-08-14 Tokyo Electron Limited Selective deposition of metal-containing cap layers for semiconductor devices
JP5230542B2 (ja) * 2009-06-22 2013-07-10 パナソニック株式会社 半導体装置の製造方法
US8178439B2 (en) * 2010-03-30 2012-05-15 Tokyo Electron Limited Surface cleaning and selective deposition of metal-containing cap layers for semiconductor devices
JP6318744B2 (ja) * 2014-03-18 2018-05-09 東京エレクトロン株式会社 半導体装置の製造方法
EP3007224A1 (en) * 2014-10-08 2016-04-13 Nxp B.V. Metallisation for semiconductor device
JP2017199854A (ja) 2016-04-28 2017-11-02 Tdk株式会社 貫通配線基板
US10269706B2 (en) 2016-07-26 2019-04-23 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof
KR102616489B1 (ko) 2016-10-11 2023-12-20 삼성전자주식회사 반도체 장치 제조 방법
US10453749B2 (en) * 2017-02-14 2019-10-22 Tokyo Electron Limited Method of forming a self-aligned contact using selective SiO2 deposition
CN107876920A (zh) * 2017-12-04 2018-04-06 北京工业大学 一种具有超多细小晶粒对接焊点的制备方法
SG11202012288PA (en) 2018-08-24 2021-01-28 Kioxia Corp Semiconductor device and method of manufacturing same
US11081364B2 (en) * 2019-02-06 2021-08-03 Micron Technology, Inc. Reduction of crystal growth resulting from annealing a conductive material
WO2023236159A1 (zh) * 2022-06-09 2023-12-14 华为技术有限公司 芯片封装结构及其制备方法、电子设备

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1203450A (zh) * 1997-05-30 1998-12-30 日本电气株式会社 半导体器件及其制造方法
CN1307363A (zh) * 2000-01-12 2001-08-08 三菱电机株式会社 半导体器件及其制造方法、化学机械研磨装置和方法

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5447887A (en) * 1994-04-01 1995-09-05 Motorola, Inc. Method for capping copper in semiconductor devices
JPH09255687A (ja) 1995-03-20 1997-09-30 Matsushita Electric Ind Co Ltd 膜形成用材料及び配線形成方法
JPH09232312A (ja) 1996-02-27 1997-09-05 Fujitsu Ltd 半導体装置の製造方法
JPH09289214A (ja) * 1996-04-24 1997-11-04 Nippon Telegr & Teleph Corp <Ntt> 半導体装置およびその製造方法
JP2809196B2 (ja) 1996-05-30 1998-10-08 日本電気株式会社 半導体装置の製造方法
JP2879894B2 (ja) 1996-10-08 1999-04-05 川崎製鉄株式会社 アンチフューズ素子を具備した半導体集積回路装置及びその製造方法
US6197688B1 (en) * 1998-02-12 2001-03-06 Motorola Inc. Interconnect structure in a semiconductor device and method of formation
JP3111979B2 (ja) 1998-05-20 2000-11-27 日本電気株式会社 ウエハの洗浄方法
US6211084B1 (en) 1998-07-09 2001-04-03 Advanced Micro Devices, Inc. Method of forming reliable copper interconnects
US6492266B1 (en) * 1998-07-09 2002-12-10 Advanced Micro Devices, Inc. Method of forming reliable capped copper interconnects
JP2000058544A (ja) 1998-08-04 2000-02-25 Matsushita Electron Corp 半導体装置及びその製造方法
JP2000150517A (ja) 1998-11-16 2000-05-30 Hitachi Ltd 半導体集積回路装置およびその製造方法
US6242349B1 (en) * 1998-12-09 2001-06-05 Advanced Micro Devices, Inc. Method of forming copper/copper alloy interconnection with reduced electromigration
WO2000057462A1 (fr) * 1999-03-19 2000-09-28 Tokyo Electron Limited Dispositif a semi-conducteur et procede de production associe
JP3628903B2 (ja) * 1999-03-24 2005-03-16 ローム株式会社 半導体装置の製造方法
JP3351383B2 (ja) 1999-04-21 2002-11-25 日本電気株式会社 半導体装置の製造方法
JP2000315666A (ja) * 1999-04-28 2000-11-14 Hitachi Ltd 半導体集積回路装置の製造方法
US6046108A (en) 1999-06-25 2000-04-04 Taiwan Semiconductor Manufacturing Company Method for selective growth of Cu3 Ge or Cu5 Si for passivation of damascene copper structures and device manufactured thereby
JP2001118924A (ja) 1999-10-20 2001-04-27 Sony Corp 半導体装置およびその製造方法
KR100311047B1 (ko) * 1999-11-24 2001-11-05 윤종용 알루미늄 필라를 채용한 반도체 소자의 구리 배선층 및 그 형성방법
JP3615979B2 (ja) * 2000-01-18 2005-02-02 株式会社ルネサステクノロジ 半導体装置及びその製造方法
KR100367734B1 (ko) * 2000-01-27 2003-01-10 주식회사 하이닉스반도체 반도체 소자의 배선형성 방법
JP3604007B2 (ja) 2000-03-29 2004-12-22 富士通株式会社 低誘電率被膜形成材料、及びそれを用いた被膜と半導体装置の製造方法
US6566258B1 (en) 2000-05-10 2003-05-20 Applied Materials, Inc. Bi-layer etch stop for inter-level via
JP4390367B2 (ja) * 2000-06-07 2009-12-24 Ｎｅｃエレクトロニクス株式会社 半導体装置の製造方法
JP4425432B2 (ja) 2000-06-20 2010-03-03 Ｎｅｃエレクトロニクス株式会社 半導体装置の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1203450A (zh) * 1997-05-30 1998-12-30 日本电气株式会社 半导体器件及其制造方法
CN1307363A (zh) * 2000-01-12 2001-08-08 三菱电机株式会社 半导体器件及其制造方法、化学机械研磨装置和方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108538810A (zh) * 2017-03-06 2018-09-14 三星电子株式会社 集成电路装置
CN108538810B (zh) * 2017-03-06 2022-03-22 三星电子株式会社 集成电路装置

Also Published As

Publication number Publication date
US20030173671A1 (en) 2003-09-18
JP4063619B2 (ja) 2008-03-19
US7229921B2 (en) 2007-06-12
EP1345270A2 (en) 2003-09-17
CN1444276A (zh) 2003-09-24
TW564514B (en) 2003-12-01
JP2004096052A (ja) 2004-03-25
KR20030074084A (ko) 2003-09-19

Similar Documents

Publication Publication Date Title
CN100429771C (zh) 半导体器件及其制造方法
US6806192B2 (en) Method of barrier-less integration with copper alloy
US11177167B2 (en) Ultrathin multilayer metal alloy liner for nano Cu interconnects
US7070687B2 (en) Apparatus and method of surface treatment for electrolytic and electroless plating of metals in integrated circuit manufacturing
US7008872B2 (en) Use of conductive electrolessly deposited etch stop layers, liner layers and via plugs in interconnect structures
US6521523B2 (en) Method for forming selective protection layers on copper interconnects
CN101030568B (zh) 半导体器件和金属互连
US10665503B2 (en) Semiconductor reflow processing for feature fill
CN101465336B (zh) 具有含硅铜布线层的半导体器件及其制造方法
US7851358B2 (en) Low temperature method for minimizing copper hillock defects
GB2375888A (en) Copper alloy interconnection layer
CN100539116C (zh) 半导体装置及其制造方法
Gutmann et al. Thermal stability of on-chip copper interconnect structures
JP4034227B2 (ja) 半導体装置の製造方法
KR20130121042A (ko) 피쳐 필을 위한 반도체 리플로우 프로세싱
CN100521148C (zh) 用于设计半导体器件的方法及用于评估其可靠性的方法
US7833900B2 (en) Interconnections for integrated circuits including reducing an overburden and annealing
US8110498B2 (en) Method for passivating exposed copper surfaces in a metallization layer of a semiconductor device
US20060252250A1 (en) Method of fabricating a dual-damascene copper structure
KR100685902B1 (ko) 반도체 소자의 금속 배선 및 그 제조 방법
KR100769634B1 (ko) 반도체 장치 및 그 제조 방법
US20210005560A1 (en) Process flow for fabrication of cap metal over top metal with sinter before protective dielectric etch
TW400391B (en) Method for avoiding the delamination of the dielectrics on the copper film
TW533542B (en) Manufacturing method of damascene copper wire

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: NEC ELECTRONICS TAIWAN LTD.

Free format text: FORMER OWNER: NIPPON ELECTRIC CO., LTD.

Effective date: 20051104

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20051104

Address after: Kanagawa, Japan

Applicant after: NEC ELECTRONICS Corp.

Address before: Tokyo, Japan

Applicant before: NEC Corp.

C14 Grant of patent or utility model
GR01 Patent grant
C56 Change in the name or address of the patentee

Owner name: RENESAS ELECTRONICS CORPORATION

Free format text: FORMER NAME: NEC CORP.

CP01 Change in the name or title of a patent holder

Address after: Japan Kanagawa Prefecture

Patentee after: Renesas Electronics Corporation

Address before: Japan Kanagawa Prefecture

Patentee before: NEC ELECTRONICS Corp.

ASS Succession or assignment of patent right

Owner name: DESAILA ADVANCED TECHNOLOGY COMPANY

Free format text: FORMER OWNER: RENESAS ELECTRONICS CORPORATION

Effective date: 20141017

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20141017

Address after: American California

Patentee after: Desella Advanced Technology Company

Address before: Kanagawa, Japan

Patentee before: Renesas Electronics Corporation

CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20081029

Termination date: 20201030