CN1203450A - 半导体器件及其制造方法 - Google Patents

半导体器件及其制造方法 Download PDF

Info

Publication number
CN1203450A
CN1203450A CN98109607A CN98109607A CN1203450A CN 1203450 A CN1203450 A CN 1203450A CN 98109607 A CN98109607 A CN 98109607A CN 98109607 A CN98109607 A CN 98109607A CN 1203450 A CN1203450 A CN 1203450A
Authority
CN
China
Prior art keywords
wiring layer
nitrogen
semiconductor device
film
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN98109607A
Other languages
English (en)
Inventor
小田典明
松本明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of CN1203450A publication Critical patent/CN1203450A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02129—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being boron or phosphorus doped silicon oxides, e.g. BPSG, BSG or PSG
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02134—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material comprising hydrogen silsesquioxane, e.g. HSQ
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3143—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers
    • H01L21/3144—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers on silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76826—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by contacting the layer with gases, liquids or plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/312—Organic layers, e.g. photoresist
    • H01L21/3121—Layers comprising organo-silicon compounds
    • H01L21/3122—Layers comprising organo-silicon compounds layers comprising polysiloxane compounds
    • H01L21/3124—Layers comprising organo-silicon compounds layers comprising polysiloxane compounds layers comprising hydrogen silsesquioxane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
    • Y10S257/914—Polysilicon containing oxygen, nitrogen, or carbon, e.g. sipos

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Plasma & Fusion (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

提供一种半导体器件,含有衬底、第一布线层、第一氧化膜、介质膜、第一氮层、第二布线层、通孔、和第二氮层。第一布线层形成在衬底上,第一氧化膜形成在第一布线层上。介质膜具有低介电常数,并设置在第一和第二布线层之间。第一氮层含有氮,并形成在第一氧化膜中。穿过介质膜形成通孔,并设置在第一布线层和第二布线层之间,电连接第一布线层和第二布线层。第二氮层含有氮,并形成在通孔的侧壁上。

Description

半导体器件及其制造方法
本发明涉及半导体器件及其制造方法。具体地，本发明涉及具有多层布线结构并使用低介电常数的膜作为层间绝缘膜的半导体器件，并涉及半导体器件的制造方法。
随着半导体器件的大规模集成密度的增加，半导体器件的多层布线结构的密度也随之增加。随着布线结构的密度增加，在相同层上相邻的布线和不同层上相邻的布线必须由层间绝缘膜良好地绝缘。
图10示出了具有多层布线结构的半导体器件的剖面图。在日本公开的待审专利申请No.H8-107149中介绍了这种器件。如图所示，器件包括半导体衬底101和半导体衬底101上提供的元件隔离区102。扩散层区103形成在半导体衬底101内由元件隔离区102分离出的区域。
金属氧化物半导体(“MOS”)晶体管形成在半导体衬底101的扩散层区103上，并含有源和漏区121、栅氧化膜122、栅电极123、和侧壁氧化膜124。第一层间绝缘膜104形成在元件隔离区102和扩散层区103上，接触开口105选择性地形成在第一层间绝缘膜104中。接触开口105的内壁镶有阻挡层金属106，接触开口105由延伸到第一层间绝缘膜104上表面的钨107填充。
然后，主要含铝的第一布线层108形成在第一层间绝缘膜104上至少在接触开口105上的区域内。通过等离子体化学汽相淀积(“CVD”)工艺，在第一布线层108上形成第一氧化膜109，由此覆盖第一布线层108的上表面和侧面。此外，第一布线层108侧面上的那部分第一氧化膜109薄于第一布线层108上表面上的那部分第一氧化膜109。例如，如果上表面上的那部分第一氧化膜109厚度为100nm，那么侧面上的那部分膜109的厚度约为50nm。
此外，氢硅倍半氧烷(“HSQ”)层110作为低介电常数膜形成在第一氧化膜109上，第二氧化膜111形成在HSQ层110的上表面。然后，平坦化第二氧化膜111的上表面。由于第一布线层108的侧面上的那部分第一氧化膜109比上表面上的那部分膜109薄，由此在第一布线层108的布线之间形成HSQ层110(即，低介电常数膜)的那部分空间增加。因此，相邻布线之间的间距减小。此外，可使用聚对苯二甲基、苯并环丁烷(“BCB”)、或其它材料代替HSQ层110作为低介电常数膜。
通孔112可选择性地形成在第一氧化膜109、HS1层110、和第二氧化膜111内，通孔112的内壁镶有延伸到第二氧化膜111上表面的阻挡层金属113。然后，通孔112填充钨114。含铝合金的第二布线层115形成在第二氧化膜111上至少通孔112上的区域内。含1μm厚的等离子体SiON的覆盖膜116形成在第二布线层115上。
下面结合图11A、11B和12说明图10所示半导体器件的制造方法。如图11A所示，通过LOCOS法和其它方法在半导体衬底101上形成元件隔离区102，在元件隔离区102限定的半导体衬底101的区域内通过离子注入形成扩散层区103。源和漏区121形成在扩散层区103内，MOS晶体管的栅氧化膜122、栅电极123和侧壁氧化膜124形成在扩散层区103上。
第一层间绝缘膜104形成在元件隔离区102、扩散层区103和MOS晶体管上。此外，第一层间绝缘膜104含有约100nm厚的氧化膜层和形成在氧化膜层上约700nm厚的硼磷硅玻璃(“BPSG”)层。接触开口105选择性地形成在MOS晶体管的源和漏区121上，阻挡层金属106形成在接触开口105的内表面上。然后，通过CVD工艺用钨107填充接触开口105，通过构图工艺至少在接触开口105上形成含有铝合金的第一布线层108。第一布线层108的厚度为0.4μm，第一布线层108的相邻布线之间的距离约0.3μm。
如图11B所示，通过等离子CVD工艺在第一层间绝缘膜104和第一布线层108上形成第一氧化膜109，由此第一布线层108的上表面上的第一氧化膜109约50nm厚。通过旋涂法形成HSQ层110，以使平坦部分中的HSQ层110约400nm厚。换句话说，没有直接形成在布线层108上的那部分HSQ层110的厚度约400nm。此后，在约350℃的温度下烘焙HSQ层110。然后，在约400℃下对层110进行热处理，以消除如异甲基丁酮等作为溶剂的有机成分。
然后，如图12所示，在HSQ层110上形成约2μm厚的第二氧化膜111。此后，通过化学机械抛光(“CMP”)工艺和其它工艺平坦化第二氧化膜111。穿过第一氧化膜109、HSQ层110和第二氧化膜111选择性地形成通孔112，含氮化钛的阻挡层金属113形成在通孔112的内壁上。然后，通过平铺CVD工艺使钨114填充通孔112，并进行深腐蚀工艺。之后，通过构图工艺形成0.4μm厚的含铝合金的第二布线层115。然后，通过在第二布线层115上形成约1μm厚的含等离子体SiON的覆盖膜116完成半导体器件。
在以上介绍的半导体器件中，减薄第一布线层108的侧壁上形成的第一氧化膜109，以增强由低介电常数的HSQ层110获得的效果。然而，由于第一氧化膜109变薄，HSQ层110内的湿气会透过第一氧化膜109。因此，湿气增加了第一布线层108的相邻布线之间的漏电流。此外，湿气会在第一布线层108内产生空隙，并降低布线承受电迁移的能力。当第一布线层108的布线内发生电迁移时，由于电子流动，布线中的铝原子迁移，并在布线中形成空隙。因此，布线的电阻增加，电路的速度降低。如果半导体器件小型化的趋势增大，并且相邻布线之间的距离减小，那么会进一步扩大以上问题。由于相邻布线之间的空间减小会扩大这种问题。特别是在这种情况下，必须进一步减薄布线侧壁上的氧化膜109以增加设置在布线之间的HSQ层110的量。
此外，一般来说，当选择性地形成通孔112时，光刻胶(未显示)可作为掩模并剥离。然后进行使用O2等离子体的灰化(ashing)工艺和润湿(wetting)工艺。然而，当进行润湿工艺时，湿气被吸收到通孔112的侧壁暴露的那部分HSQ层110中。当通过溅射工艺形成阻挡层金属113时，或阻挡层金属113形成后的热工艺期间，由于吸收的湿气渗透到通孔112中，在通孔112中形成空腔。因此，通孔112的尺寸(即周长)减小，在通孔112中没有产生开口。由于通孔112的尺寸减少，由此它的电阻增加。当为尝试减小半导体器件的尺寸而减小通孔112的直径时，未产生开口的几率显著增加。几率增加的原因是由于随着通孔112的直径减小，含湿气的HSQ层110的侧面面积与通孔112的体积的比值增加。此外，由于HSQ层110连接相邻通孔112之间的路径，因此相邻的通孔112之间的漏电流增加。
为了尝试克服以上问题，可以用日本公开的待审专利申请No.H3-209828和No.H8-139194中介绍的无机材料例如氧化膜覆盖通孔的侧壁。然而，在以上的技术中，在制成通孔后在通孔中淀积绝缘膜例如氧化膜，因此，完成的通孔的有效直径小于初始计划的通孔的直径。因此通孔中的电阻增加。此外，通孔的直径不能控制，因此，通孔中的电阻不固定。为了减少通孔中的电阻并除去在通孔底部暴露的布线层上的自然氧化膜，在日本公开的待审专利申请No.H8-046038中提出等离子处理法。然而，当使用扩散型等离子源以减少等离子处理法期间离子照射引起的损伤时，实质上增加了半导体器件的制造成本。
本发明的目的是防止布线之间的距离减少时相邻布线之间的漏电流增加。
本发明的另一目的是提供一种半导体器件和制造半导体器件的方法，其中可防止布线可靠性的退化。
本发明的另一目的是提供一种半导体器件和制造半导体器件的方法，其中可防止通孔中电阻的增加、减小通孔中没有产生开口的几率、防止电迁移造成的通孔电阻的退化、以及防止流过通孔的漏电流。
为了达到以上和其它目的，提供一种半导体器件。该器件包括：衬底；第一布线层；形成在所述第一布线层上的第一氧化膜；在所述第一氧化膜上形成低介电常数的介质膜；形成在所述第一氧化膜中含氮的第一氮层；第二布线层，其中所述介质膜设置在所述第二布线层和所述第一布线层之间；通孔，其穿过所述介质膜形成并设置在所述第一布线层和所述第二布线层之间，以电连接所述第一布线层和所述第二布线层；形成在所述通孔侧壁上的含氮的第二氮层。
为了进一步达到以上和其它目的，提供一种制造半导体器件的方法。该方法包括以下步骤：(a)根据预定图形至少间接地在衬底上形成第一布线层；(b)在所述第一布线层上形成第一氧化膜；(c)通过向所述第一氧化膜提供氮气在所述第一氧化膜内形成第一氮层；(d)在所述第一氧化膜上形成低介电常数的介质膜；(e)形成第二布线层，其中所述介质膜设置在所述第一布线层和所述第二布线层之间；(f)形成通孔，穿过所述介质膜连接所述第一布线层和所述第二布线层；以及(g)通过向所述侧壁提供氮气在所述通孔内形成第二氮层。
下面参考附图详细说明优选实施例，本发明的以上目的和优点将变得很明显，其中：
图1为根据本发明的半导体器件的第一实施例的剖面图；
图2A和2B为制造图1所示半导体器件第一组步骤的剖面图；
图3A和3B为制造图1所示半导体器件第二组步骤的剖面图；
图4A和4B为制造图1所示半导体器件第三组步骤的剖面图；
图5为分析图1所示半导体的由于电迁移的布线寿命、相邻布线之间的漏电流、以及相邻布线之间的电容的图形；
图6为就通孔中的电阻、通孔未开的概率、以及通孔的电迁移电阻而论，对比对通孔进行氨等离子体处理的情况和不进行等离子处理的情况的图形；
图7A和7B为制造半导体器件第一组步骤的剖面图；
图8A和8B为制造半导体器件第二组步骤的剖面图；
图9A和9B为制造半导体器件第三组步骤的剖面图；
图10为半导体器件的剖面图；
图11A和11B为制造图10所示半导体器件第一组步骤的剖面图；
图12A和12B为制造图10所示半导体器件第二组步骤的剖面图。
下面对优选实施例的说明公开了具体的构形、数值和工艺。然而优选实施例仅为本发明的例子，因此下面介绍的具体特征仅是为了更容易地介绍这些实施例以更全面地理解本发明。因此，本领域的技术人员很容易发现本发明并不局限于以下介绍的具体实施例。此外，为清楚和简洁起见，省略了公知的本发明的不同构形、数值和工艺的说明。
图1为根据本发明的半导体器件的第一实施例的剖面图。如图所示，器件包括半导体衬底1和半导体衬底1上提供的元件隔离区2。扩散层区3形成在半导体衬底1内由元件隔离区102分离出的衬底1的区域内。许多不同类型的器件可以形成在半导体衬底1的扩散层区3上。然而，在说明性而非限定性的实施例中，MOS晶体管形成在扩散层区3上。MOS晶体管包括源和漏区21、栅氧化膜22、栅电极23和侧壁氧化膜24。
约800nm厚的第一层间绝缘膜4形成在元件隔离区2和扩散层区3上，在第一层间绝缘膜4中选择性地形成至少一个接触开口5。接触开口5的内壁镶有阻挡层金属6，接触开口5由延伸到第一层间绝缘膜4上表面的钨7填充。阻挡层金属6包括约为30nm厚的钛层和设置在钛层顶部约100nm厚的氮化钛层。
然后，根据预定图形在第一层间绝缘膜4上至少接触开口5上的区域内形成主要含铝的第一布线层8。第一布线层8的相邻布线之间的间距约为0.3μm。通过等离子体CVD工艺在第一布线层8上形成第一氧化膜9，由此覆盖第一布线层8的上表面和侧面。在CVD工艺期间，通过各向异性工艺形成SiO2，产生膜9，由此，第一布线层8侧面上的那部分第一氧化膜9薄于第一布线层8的上表面的那部分第一氧化膜9。例如，如果上表面的那部分第一氧化膜9厚度约为50nm，那么侧面上的那部分第一氧化膜9厚度约为25nm。
用氮气掺杂第一氧化膜9，从膜9的表面到约20nm的深度在第一氧化膜9内形成区域19a。此外，区域19a内氮气的密度约为2×1021/cm3。当用氮气掺杂膜9(即SiO2膜)时，形成氮硅氧化物(“SiON”)膜。
HSQ层10作为低介电常数膜形成在第一氧化膜9上。在本实施例中，HSQ层10的介电常数约为3.0，但也可以为小于或等于3.5的任何值。此外，代替使用HSQ层10作为低介电常数的，也可以使用如聚对苯二甲基、聚合体旋涂玻璃(“SOG”)、聚四氟乙烯、聚酰亚胺或非晶碳作为这种膜。在HSQ层10的上表面上形成约500nm厚的第二氧化膜11，平坦化第二氧化膜11的上表面。
在第一氧化膜9、HSQ层10和第二氧化膜11中选择性地形成通孔12。然后，在通孔12的内壁中(即第一氧化膜9、HSQ层10和第二氧化膜11的内壁中)形成含氮的区域19b。在区域19b的表面和表面下约15nm深度之间区域19b内氮气的密度约为1×1021/cm3或更大。通孔12的下表面和内壁镶有延伸到第二氧化膜11的上表面的阻挡层金属13。阻挡层金属13包括氮化钛，约100nm厚。之后，用钨14填充通孔12。根据预定的图形在第二氧化膜11上至少通孔12上的区域内形成含铝合金的第二布线层15。然后，在第二布线层15上形成厚约1μm的包括等离子体SiON的覆盖膜16。
如上所示，半导体器件具有两层布线结构。然而，根据本发明也可以形成多于两层布线结构的半导体器件。
下面结合图2A、2B、3A、3B、4A和4B介绍制造图1所示半导体器件的方法。如图2A所示，通过LOCOS法和/或其它方法在半导体衬底1上形成元件隔离区2，在元件隔离区2限定的半导体衬底1的区域内，使用光刻胶(未显示)通过离子注入形成扩散层区3。然后，形成栅氧化膜22、栅电极23、和侧壁氧化膜24，通过离子注入在扩散层区3内形成源和漏区21。
然后在元件隔离区2、扩散层区3和MOS晶体管上形成第一层间绝缘膜4。此外，第一层间绝缘膜4含有约100nm厚的氧化膜层和在氧化膜层上形成的约700nm厚的BPSG层。在MOS晶体管的源和漏区21上选择性地形成接触开口5，将金属淀积在接触开口5的内表面上形成阻挡层金属6。然后，通过CVD工艺用钨7填充接触开口5。
在第一层间绝缘膜4上淀积厚度为0.4μm的铝合金，腐蚀合金膜和阻挡层金属6至少在接触开口5上形成第一布线层8。第一布线层8的厚度为0.4μm，第一布线层8的相邻布线之间的距离约0.3μm。
然后，如图2B所示，通过等离子体CVD工艺，在第一层间绝缘膜4和第一布线层8上形成第一氧化膜9，以使第一氧化膜9在第一布线层8的上表面上约50nm厚并且在侧面上约25nm厚。然后，用NH3等离子体17a掺杂第一布线层8，由层8的表面到约20nm的深度，形成含氮的区域19a。代替具体的20nm的深度，层8的掺杂可从表面到10nm到20nm的深度。此外，区域19a内氮气的密度约2×1021/cm3。然而，密度可以为大于或等于1×1021/cm3的任何值。在说明性而非限定性的实施例中，在等离子处理期间，NH3的流量为500到1000sccm，气压为200到300Torr，温度为300℃，功率(即，射频功率或电功率)为500到1000W。
如图3A所示，通过旋涂法在区域19a上形成HSQ层10，以使平坦部分中的HSQ层10约为400nm厚。此后，在约350℃的温度下烘焙HSQ层10。然后，在约400℃下对层10进行热处理，以消除作为溶剂的如异甲基丁酮等有机成分。
然后，如图3B所示，在HSQ层10上形成约2μm厚的第二氧化膜11。此后，通过CMP工艺和/或其它工艺使第二氧化膜11平坦化。通过光刻工艺接着用反应离子腐蚀工艺可以选择性地制成穿过第一氧化膜9、HSQ层10和第二氧化膜11的通孔12。通过使用氧等离子体的灰化工艺和使用H2SO4和H2O2的混合溶液的润湿工艺剥离形成通孔12的光刻胶(未显示)。
然后，如图4A所示，向第二氧化膜11中和在第二氧化膜11以及HSQ层10的内表面形成的通孔12的内壁中掺杂氮气形成区域19b。可以通过使用NH3的等离子处理工艺形成区域19b，其中NH3的流量为500到1000sccm，气压为200到300Torr，温度为300℃，功率为500到1000W。进行工艺的时间约30分钟。区域19b内的氮气的密度最好大于或等于1×1021/cm3。此外，该区域是通过由表面到10nm至20nm的深度的通孔12内壁的掺杂而形成的。
如图4B所示，在第二氧化膜11和通孔12的内表面上形成含氮化钛的阻挡层金属13。然后，通过平铺CVD工艺用钨14填充通孔12，并进行深腐蚀工艺。之后，在区域19b上和通孔12内的钨14上形成约0.4μm厚的铝合金，通过构图铝合金形成第二布线层15。然后，通过在第二布线层15上形成约1μm厚的含等离子体SiON的覆盖膜16完成半导体器件。
用于以上提到的NH3的等离子处理的等离子源可以为通常的平板型。然而，也可以使用如电子回旋共振(ECR)源或螺旋波等扩散型等离子源。
在图1所示的半导体器件中，在第一氧化膜9内位于第一布线层8和HSQ层10之间产生含氮的区域19a。因此，即使HSQ层10吸收湿气，也可以防止湿气由HSQ层10扩散到第一布线层8。因此，第一布线层8中布线的可靠性显著地提高，并且可减小布线间的漏电流。
图5为图解第一实施例的半导体器件的各种优点的图形。图形示出了由于电迁移布线的寿命T50对氮密度大于或等于1×1021/cm3处距第一氧化膜9的表面的深度的关系图。由于电迁移布线的寿命T50是指由于电迁移效应使布线(或通孔)的电阻增加10％的时间。具体地，当监视每个布线的电阻时，由于电迁移布线的寿命T50被定义为一半布线的电阻增加10％以上的时间。图形也显示出第一布线层8的相邻布线之间漏电流的量对氮密度大于或等于1×1021/cm3处距第一氧化膜9的表面的深度的关系图。此外，图形显示出第一布线层8中布线的线电容对氮密度大于或等于1×1021/cm3处距第一氧化膜9的表面的深度的关系图。
此外，在下面条件下得到用于产生图形的数据。第一布线层8的布线之间的距离为0.3μm，布线由厚度为50nm的TiN上层、厚度为400nm的AlCu中层和厚度为100nm的TiN下层形成。此外，第一布线层8的侧面上的第一氧化膜9的厚度为25nm。最后，布线中的电流密度等于2×106A/cm2且温度为200℃时，测量由于电迁移布线的寿命(即50％的布线的电阻增加10％的时间T50)。
如图5所示，对第一氧化膜9进行的NH3等离子处理越长(即由膜9的表面掺杂氮气的距离越大)，由于电迁移布线的寿命T50就变得越大。此外，随着对膜9进行的NH3等离子处理的时间增加，相邻布线之间的漏电流就减少，因此相邻布线之间的电容增加。然而，当相邻布线之间的电容增加时，电流穿过布线的速度就降低，半导体电路的运作被延迟。为了优化半导体器件的以上三个特性，氮气掺杂到第一氧化膜9中的深度应优选从表面算起10nm到20nm。在以上的范围中，相邻布线之间的电容增加可以限制到仅增加5％，由于电迁移布线的寿命T50延伸约10％，布线之间的漏电流减少约10％。
此外，在本实施例的半导体器件中通过在通孔12的侧壁上形成含氮的区域19b，当紧接润湿工艺由溅射工艺形成阻挡层金属13时，可以防止HSQ层10吸收的湿气渗入到通孔12中。此外，即使在润湿工艺期间当产生通孔12期间剥离光刻胶时，由HSQ层10吸收湿气，区域19b可以防止湿气渗入到通孔12中。因此，不仅通孔12中的电阻增加，通孔12无开口的几率降低，但使由于电迁移通孔的电阻增加。
下面结合图6介绍以上优点和特性。图6为图解第一实施例的半导体器件的各种优点的图形。图形显示出通孔12中的电阻对通孔12的直径的关系、在通孔12中未形成开口的几率对通孔12的直径的关系、通孔12由于电迁移的寿命T50对通孔12的直径的关系。此外，图形显示出还未形成含氮的区域19b的通孔12和已形成含氮的区域19b的通孔12的以上关系的每个图形。此外，当布线中的电流密度等于2×106A/cm2并且温度为200℃时，测量由于电迁移布线的寿命T50(即50％的布线的电阻增加10％的时间T50)。
如图6所示，如果通孔12的直径小于或等于0.5μm并且没有通过等离子处理形成区域19b，那么通孔12中的电阻快速增加，在通孔12中未形成开口的几率显著增加，并且由于电迁移通孔12的寿命T50变坏。另一方面，如果通孔12的直径小于或等于0.3μm并且通过等离子处理形成区域19b，通孔中的电阻相对小，那么在通孔12中未形成开口的几率极小，并且由于电迁移的寿命T50比区域19b未形成的情况中高约10％。在本实施例中，HSQ层10用做低介电常数的膜。然而，如果使用具有较高吸湿性的有机膜，那么可得到更好的效果。
下面结合图7到9介绍根据第二实施例的制造半导体器件的方法。图7A显示了由制造工艺开始到形成第一布线层8的形成半导体器件的步骤。这种工艺与以上结合图2A介绍的工艺相同。
然后，如图7B所示，通过等离子CVD工艺在第一层间绝缘膜4和第一布线层8上形成第一氧化膜9，以使第一布线层8的上表面上的第一氧化膜9约50nm厚，层8侧面上为25nm厚。然后，通过注入含氮的离子形成含氮的区域19a，将氮气掺杂到第一氧化膜9中。为了注入含氮的离子，加速能量设置为20kev，注入剂量设置为1×1017/cm2，含氮的离子可由与旋转轴成7°的角度注入。通过以这种角度注入离子，嵌入到第一氧化膜9的侧壁中的离子量增加。实际上，将离子注入到类似于通过等离子处理施加离子时的深度。
如图8A所示，通过旋涂法在区域19a上形成HSQ层10，以使平坦部分中的HSQ层10约400nm厚。此后，在约350℃的温度下烘锫HSQ层10。然后，在约400℃下对层10进行热处理，以消除作为溶剂的如异甲基丁酮等有机成分。
然后，如图8B所示，在HSQ层10上形成约2μm厚的第二氧化膜11。此后，通过CMP工艺和/或其它工艺使第二氧化膜11平坦化。可以通过光刻工艺接着用反应离子腐蚀工艺选择性地形成穿过第一氧化膜9、HSQ层10和第二氧化膜11的通孔12。通过使用氧等离子体的灰化工艺和使用H2SO4和H2O2的混合溶液的润湿工艺剥离形成通孔12的光刻胶(未显示)。
然后，如图9A所示，向第二氧化膜11中和第二氧化膜11以及HSQ层10的内表面形成的通孔12的内壁中掺杂氮气形成区域19b。为了注入含氮的离子，加速能量设置为20kev，注入剂量设置为1×1017/cm2，含氮的离子可由与旋转轴成7°的角度注入。
如图9B所示，在第二氧化膜11和通孔12的内表面上形成含氮化钛的阻挡层金属13。然后，通过平铺CVD工艺用钨14填充通孔12，并进行深腐蚀工艺。之后，在区域19b上和通孔12内的钨14上形成约0.4μm厚的铝合金，通过构图铝合金形成第二布线层15。然后，通过在第二布线层15上形成约1μm厚的含等离子体SiON的覆盖膜16完成半导体器件。
在第二实施例中，将氮气掺杂到第一氧化膜9和通孔12的侧壁中形成含氮的区域19a和19b的方法与第一实施例中的方法不同，是由于注入了含氮的离子。此外，在第二实施例中，含氮的离子由旋转中的斜线方向注入。此外，在第一实施例中氮气密度的各范围和掺杂区域19a和19b的深度类似地应用于第二实施例的区域19a和19b中。
在第二实施例中，如果氮气剂量的峰值从第一氧化膜9的第一布线层10的侧壁上的表面算起约15nm，那么可防止HSQ层10吸收的湿气扩散到第一布线层8，而不会增加相邻布线之间的电容。因此，可增强布线的可靠性。此外，布线之间的漏电流减少。
在以上介绍的本发明的实施例中，用氮气掺杂第一氧化膜9以便在第一布线层8和HSQ层10之间形成区域19a。因此，即使HSQ层10吸收湿气，也可以防止湿气扩散到第一布线层8的布线。因此，即使当布线之间的距离减小时，布线的可靠性也可以提高，即使布线之间的空间减小，布线之间的漏电流也降低。
此外，在通孔12的侧壁上形成含氮的区域19b，因此，相邻通孔12之间的漏电流降低。而且，进行润湿工艺剥离形成通孔12的光刻胶之后，将氮气掺杂到通孔12的侧壁中。因此，通孔中的电阻增加，在通孔12中没有开口的几率减小，可以防止由于电迁移通孔12的电阻退化，是由于当随后溅射阻挡层金属13时，可防止湿气渗入到通孔12内。此外，即使在润湿工艺期间剥离光刻胶时，HSQ层10从通孔12的侧壁吸收了湿气，在随后的加热工艺中也可以防止湿气渗入通孔12内。
以上对优选实施例的说明可使本领域的技术人员制造或使用本发明。而且，对本领域的技术人员来说，显然很容易对这些实施例作出各种修改，不必付出创造性的劳动就可以这里限定的基本原则应用于其它实施例。因此，本发明并不受这里介绍的实施例的局限，而是依据权利要求书限定的最宽的范围。

Claims (54)

1.一种半导体器件，包括：
衬底；
第一布线层；
第一氧化膜，其中所述第一布线层设置在所述第一氧化膜和所述衬底之间；
具有低介电常数的介质膜，其中所述第一氧化膜设置在所述介质膜和所述第一布线层之间；以及
含氮的第一层，其中所述第一层形成在所述氧化膜和所述介质膜之间。
2.根据权利要求1的半导体器件，其中向所述第一氧化膜的一层提供氮离子形成所述第一层。
3.根据权利要求1的半导体器件，其中所述第一氧化膜在所述第一布线层上形成，所述介质膜形成在所述第一层上。
4.根据权利要求3的半导体器件，其中所述第一层是通过向所述第一氧化膜的一层提供氮离子形成的。
5.根据权利要求2的半导体器件，其中所述第一层是通过用NH3等离子体掺杂所述第一氧化膜的所述层形成的。
6.根据权利要求2的半导体器件，其中所述第一层是通过将含氮离子注入到所述第一氧化膜的所述层形成的。
7.根据权利要求4的半导体器件，其中所述第一层是通过用NH3等离子体掺杂所述第一氧化膜的所述层形成的。
8.根据权利要求4的半导体器件，其中所述第一层是通过将含氮离子注入到所述第一氧化膜的所述层形成的。
9.根据权利要求2的半导体器件，其中由所述第一层的表面到10nm的第一深度的所述氮离子的第一氮密度大于或等于1×1021/cm3。
10.根据权利要求2的半导体器件，其中由所述第一层的表面到20nm的第一深度的所述氮离子的第一氮密度大于或等于1×1021/cm3。
11.根据权利要求4的半导体器件，其中由所述第一层的表面到10nm的第一深度的所述氮离子的第一氮密度大于或等于1×1021/cm3。
12.根据权利要求4的半导体器件，其中由所述第一层的表面到20nm的第一深度的所述氮离子的第一氮密度大于或等于1×1021/cm3。
13.根据权利要求2的半导体器件，其中所述介质膜的所述介电常数小于或等于3.5。
14.根据权利要求4的半导体器件，其中所述介质膜的所述介电常数小于或等于3.5。
15.具有多个布线层的半导体器件，包括：
第一布线层；
第二布线层；
具有低介电常数的介质膜，设置在所述第一布线层和所述第二布线层之间；
通孔，其穿过所述介质膜并设置在所述第一布线层和所述第二布线层之间，以电连接所述第一布线层和所述第二布线层；以及
形成在所述通孔侧壁上的含氮的第一层。
16.根据权利要求15的半导体器件，其中所述第一层是通过向所述所述通孔的所述侧壁提供氮离子形成的。
17.根据权利要求16的半导体器件，其中所述第一层是通过用NH3等离子体掺杂所述通孔的所述侧壁形成的。
18.根据权利要求16的半导体器件，其中所述第一层是通过将含氮离子注入到所述通孔的所述侧壁形成的。
19.根据权利要求17的半导体器件，其中由所述第一层的表面到10nm的第一深度的所述氮离子的第一氮密度大于或等于1×1021/cm3。
20.根据权利要求17的半导体器件，其中由所述第一层的表面到20nm的第一深度的所述氮离子的第一氮密度大于或等于1×1021/cm3。
21.根据权利要求18的半导体器件，其中由所述第一层的表面到10nm的第一深度的所述氮离子的第一氮密度大于或等于1×1021/cm3。
22.根据权利要求18的半导体器件，其中由所述第一层的表面到20nm的第一深度的所述氮离子的第一氮密度大于或等于1×1021/cm3。
23.根据权利要求16的半导体器件，其中所述介质膜的所述介电常数小于或等于3.5。
24.根据权利要求1的半导体器件，还包括：
第二布线层，其中所述介质膜设置在所述第一布线层和所述第二布线层之间；
通孔，其穿过所述介质膜并设置在所述第一布线层和所述第二布线层之间，以电连接所述第一布线层和所述第二布线层；以及
形成在所述通孔侧壁上的含氮的第二层。
25.根据权利要求24的半导体器件，其中所述第二层是通过向所述通孔的所述侧壁提供氮离子形成的。
26.根据权利要求25的半导体器件，其中所述第二层是通过用NH3等离子体掺杂所述通孔的所述侧壁形成的。
27.根据权利要求25的半导体器件，其中所述第二层是通过将含氮离子注入到所述通孔的所述侧壁形成的。
28.根据权利要求26的半导体器件，其中由所述第二层的表面到10nm深度的所述氮离子的第一氮密度大于或等于1×1021/cm3。
29.根据权利要求26的半导体器件，其中由所述第二层的表面到10nm深度的所述氮离子的第一氮密度大于或等于1×1021/cm3。
30.一种半导体器件，包括：
衬底；
至少间接地形成在所述衬底上的第一布线层；
形成在所述第一布线层上的第一氧化膜；
形成在所述第一氧化膜上具有低介电常数的介质膜；
形成在所述第一氧化膜中含氮的第一层；
第二布线层，其中所述介质膜设置在所述第二布线层和第一布线层之间；
通孔，其穿过所述介质膜并设置在所述第一布线层和所述第二布线层之间，以电连接所述第一布线层和所述第二布线层；以及
形成在所述通孔侧壁中的含氮的第二层。
31.根据权利要求30的半导体器件，其中用NH3等离子体掺杂所述第一氧化膜形成所述第一层，并且
其中用NH3等离子体掺杂所述通孔的所述侧壁形成所述第二层。
32.根据权利要求30的半导体器件，其中将含氮离子注入到所述第一氧化膜形成所述第一层，并且
其中将含氮离子注入到所述通孔的所述侧壁形成所述第二层。
33.根据权利要求31的半导体器件，其中由所述第一层的表面到10nm的第一深度的所述氮离子的第一氮密度大于或等于1×1021/cm3，并且
其中由所述第二层的表面到10nm的第二深度的所述氮离子的第二氮密度大于或等于1×1021/cm3。
34.根据权利要求31的半导体器件，其中由所述第一层的表面到10nm的第一深度的所述氮离子的第一氮密度大于或等于1×1021/cm3，并且
其中由所述第二层的表面到10nm的第二深度的所述氮离子的第二氮密度大于或等于1×1021/cm3。
35.一种制造半导体器件的方法，包括步骤：
(a)根据预定图形至少间接地在衬底上形成第一布线层；
(b)在所述第一布线层上形成第一氧化膜；
(c)向所述第一氧化膜提供氮离子在所述第一氧化膜内形成第一层；
(d)在所述第一氧化膜上形成低介电常数的介质膜；
36.根据权利要求35的方法，其中所述步骤(c)包括步骤：
(c1)用NH3等离子体将氮气掺杂到所述第一氧化膜中。
37.根据权利要求35的方法，其中所述步骤(c)包括步骤：
(c1)通过将含氮的离子注入到所述第一氧化膜中将氮掺杂到所述第一氧化膜中。
38.根据权利要求35的方法，其中所述步骤(d)包括步骤：
(d1)提供应用的膜；以及
(d2)烘焙所述应用的膜形成所述介质膜。
39.根据权利要求36的方法，其中由所述第一层的表面到10nm的第一深度的所述氮离子的第一氮密度大于或等于1×1021/cm3。
40.根据权利要求37的方法，其中由所述第一层的表面到10nm的第一深度的所述氮离子的第一氮密度大于或等于1×1021/cm3。
41.根据权利要求35的方法，其中所述介电常数小于或等于3.5。
42.一种制造半导体器件的方法，包括步骤：
(a)根据预定图形至少间接地在衬底上形成第一布线层；
(b)形成低介电常数的介质膜；
(c)形成第二布线层，其中所述介质膜设置在所述第一布线层和所述第二布线层之间；
(d)穿过所述介质膜形成通孔，连接所述第一布线层和所述第二布线层；以及
(e)通过向所述侧壁提供含氮的离子在所述通孔的所述侧壁内形成第一层。
43.根据权利要求42的方法，其中所述步骤(d)包括步骤：
(d1)在所述介质膜上选择性地形成光刻胶；
(d2)使用光刻胶做掩模通过所述介质膜选择性地产生所述通孔；以及
(d3)从所述介质膜上剥离所述光刻胶。
44.根据权利要求43的方法，其中所述步骤(d3)包括步骤：
(d3a)使用润湿工艺剥离光刻胶。
45.根据权利要求42的方法，其中所述步骤(e)包括步骤：
(e1)用NH3等离子体将氮气掺杂到所述侧壁。
46.根据权利要求42的方法，其中所述步骤(e)包括步骤：
(e1)通过将含氮的离子注入到所述侧壁将氮气掺杂到所述侧壁。
47.根据权利要求45的方法，其中由所述第一层的表面到10nm的第一深度的所述氮离子的第一氮密度大于或等于1×1021/cm3。
48.根据权利要求46的方法，其中由所述第一层的表面到10nm的第一深度的所述氮离子的第一氮密度大于或等于1×1021/cm3。
49.根据权利要求42的方法，其中所述介电常数小于或等于3.5。
50.根据权利要求35的方法，还包括步骤：
(e)形成第二布线层，其中所述介质膜设置在所述第一布线层和所述第二布线层之间；
(f)穿过所述介质膜形成通孔，以连接所述第一布线层和所述第二布线层；以及
(g)通过向所述侧壁提供含氮的离子在所述通孔的侧壁内形成第二层。
51.根据权利要求50的方法，其中所述步骤(c)包括步骤：
(c1)用NH3等离子体掺杂所述第一氧化膜形成所述第一层。
其中所述步骤(g)包括步骤：
(g1)用NH3等离子体掺杂所述通孔的所述侧壁形成所述第二层。
52.根据权利要求50的方法，其中所述步骤(c)包括步骤：
(c1)将含氮的离子注入到所述第一氧化膜形成所述第一层。
其中所述步骤(g)包括步骤：
(g1)将含氮的离子注入到所述通孔的所述侧壁形成所述第二层。
53.根据权利要求51的方法，其中由所述第一层的表面到10nm的第一深度的所述氮离子的第一氮密度大于或等于1×1021/cm3，并且
其中由所述第二层的表面到10nm的第二深度的所述氮离子的第二氮密度大于或等于1×1021/cm3。
54.根据权利要求52的方法，其中由所述第一层的表面到10nm的第一深度的所述氮离子的第一氮密度大于或等于1×1021/cm3，并且
其中由所述第二层的表面到10nm的第二深度的所述氮离子的第二氮密度大于或等于1×1021/cm3。
CN98109607A 1997-05-30 1998-06-01 半导体器件及其制造方法 Pending CN1203450A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP9142447A JPH10335458A (ja) 1997-05-30 1997-05-30 半導体装置及びその製造方法
JP142447/97 1997-05-30

Publications (1)

Publication Number Publication Date
CN1203450A true CN1203450A (zh) 1998-12-30

Family

ID=15315532

Family Applications (1)

Application Number Title Priority Date Filing Date
CN98109607A Pending CN1203450A (zh) 1997-05-30 1998-06-01 半导体器件及其制造方法

Country Status (4)

Country Link
US (1) US6633082B1 (zh)
JP (1) JPH10335458A (zh)
KR (1) KR100311755B1 (zh)
CN (1) CN1203450A (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1314100C (zh) * 2001-11-07 2007-05-02 株式会社日立制作所 半导体器件的制造方法和半导体器件
US7229921B2 (en) 2002-03-13 2007-06-12 Nec Electronics Corporation Semiconductor device and manufacturing method for the same
CN100340004C (zh) * 2003-08-14 2007-09-26 台湾积体电路制造股份有限公司 半导体装置
US7589014B2 (en) 2001-06-12 2009-09-15 Kabushiki Kaisha Toshiba Semiconductor device having multiple wiring layers and method of producing the same

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3226021B2 (ja) * 1997-09-02 2001-11-05 日本電気株式会社 半導体装置の製造方法
JP2001118842A (ja) 1999-10-15 2001-04-27 Nec Corp 半導体装置とその製造方法
US7042095B2 (en) * 2002-03-29 2006-05-09 Renesas Technology Corp. Semiconductor device including an interconnect having copper as a main component
TWI300971B (en) 2002-04-12 2008-09-11 Hitachi Ltd Semiconductor device
US6686662B2 (en) * 2002-05-21 2004-02-03 Agere Systems Inc. Semiconductor device barrier layer
KR100465835B1 (ko) * 2002-06-29 2005-01-13 주식회사 하이닉스반도체 반도체소자 제조방법
JP2004111796A (ja) * 2002-09-20 2004-04-08 Hitachi Ltd 半導体装置
US20060183317A1 (en) * 2003-03-14 2006-08-17 Junji Noguchi Semiconductor device and a method of manufacturing the same
JP2005229001A (ja) 2004-02-16 2005-08-25 Toshiba Corp 半導体装置及び半導体装置の製造方法
US7256498B2 (en) * 2004-03-23 2007-08-14 Taiwan Semiconductor Manufacturing Co., Ltd. Resistance-reduced semiconductor device and methods for fabricating the same
KR100703971B1 (ko) * 2005-06-08 2007-04-06 삼성전자주식회사 반도체 집적 회로 장치 및 그 제조 방법
JP2006086545A (ja) * 2005-11-28 2006-03-30 Sony Corp 半導体装置
JP2006157062A (ja) * 2006-03-10 2006-06-15 Toshiba Corp 半導体装置及び半導体装置の製造方法
JP2008294123A (ja) * 2007-05-23 2008-12-04 Nec Electronics Corp 半導体装置及び半導体装置の製造方法
US7843064B2 (en) * 2007-12-21 2010-11-30 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and process for the formation of TSVs

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2940041B2 (ja) 1990-01-12 1999-08-25 日本電気株式会社 多層構造半導体装置の製造方法
JPH056939A (ja) 1991-06-27 1993-01-14 Kawasaki Steel Corp 半導体装置の製造方法
US5532516A (en) * 1991-08-26 1996-07-02 Lsi Logic Corportion Techniques for via formation and filling
JPH05259297A (ja) 1992-03-09 1993-10-08 Oki Electric Ind Co Ltd 半導体素子の製造方法
JP2809018B2 (ja) * 1992-11-26 1998-10-08 日本電気株式会社 半導体装置およびその製造方法
JPH06349950A (ja) 1993-06-07 1994-12-22 Mitsubishi Electric Corp 半導体装置及びその製造方法
US5486493A (en) * 1994-02-25 1996-01-23 Jeng; Shin-Puu Planarized multi-level interconnect scheme with embedded low-dielectric constant insulators
JPH08139194A (ja) 1994-04-28 1996-05-31 Texas Instr Inc <Ti> 半導体デバイス上に電気接続を作製する方法および該方法により作製された電気接続を有する半導体デバイス
JP3326974B2 (ja) 1994-07-28 2002-09-24 ソニー株式会社 多層配線の形成方法および半導体装置の製造方法
DE69535488T2 (de) 1994-08-31 2008-01-03 Texas Instruments Inc., Dallas Verfahren zur Isolierung von Leitungen unter Verwendung von Materialien mit niedriger dielektrischer Konstante und damit hergestellte Strukturen
JP3789501B2 (ja) 1994-12-14 2006-06-28 ソニー株式会社 半導体装置に用いられる絶縁膜構造の製造方法
JP2679680B2 (ja) * 1995-04-24 1997-11-19 日本電気株式会社 半導体装置の製造方法
JP3070450B2 (ja) 1995-07-14 2000-07-31 ヤマハ株式会社 多層配線形成法
JPH0964034A (ja) 1995-08-18 1997-03-07 Toshiba Corp 半導体装置およびその製造方法
JP3961044B2 (ja) * 1996-05-14 2007-08-15 シャープ株式会社 電子回路装置
US5716890A (en) * 1996-10-18 1998-02-10 Vanguard International Semiconductor Corporation Structure and method for fabricating an interlayer insulating film

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7589014B2 (en) 2001-06-12 2009-09-15 Kabushiki Kaisha Toshiba Semiconductor device having multiple wiring layers and method of producing the same
US7745326B2 (en) 2001-06-12 2010-06-29 Kabushiki Kaisha Toshiba Semiconductor device having multiple wiring layers and method of producing the same
US7855141B2 (en) 2001-06-12 2010-12-21 Kabushiki Kaisha Toshiba Semiconductor device having multiple wiring layers and method of producing the same
CN1314100C (zh) * 2001-11-07 2007-05-02 株式会社日立制作所 半导体器件的制造方法和半导体器件
US7229921B2 (en) 2002-03-13 2007-06-12 Nec Electronics Corporation Semiconductor device and manufacturing method for the same
CN100429771C (zh) * 2002-03-13 2008-10-29 恩益禧电子股份有限公司 半导体器件及其制造方法
CN100340004C (zh) * 2003-08-14 2007-09-26 台湾积体电路制造股份有限公司 半导体装置

Also Published As

Publication number Publication date
US6633082B1 (en) 2003-10-14
JPH10335458A (ja) 1998-12-18
KR19980087543A (ko) 1998-12-05
KR100311755B1 (ko) 2002-02-19

Similar Documents

Publication Publication Date Title
CN1203450A (zh) 半导体器件及其制造方法
US6265303B1 (en) Integrated circuit dielectric and method
US6351039B1 (en) Integrated circuit dielectric and method
US6509277B1 (en) Method of manufacturing semiconductor integrated circuit device having insulatro film formed from liquid containing polymer of silicon, oxygen, and hydrogen
US5496776A (en) Spin-on-glass planarization process with ion implantation
US6133137A (en) Semiconductor device and method of manufacturing the same
US5861345A (en) In-situ pre-PECVD oxide deposition process for treating SOG
JP2003332418A (ja) 半導体装置及びその製造方法
TW200400560A (en) Method of manufacturing semiconductor device having multilevel wiring
KR20000041424A (ko) 강유전체 기억 소자의 캐패시터 형성 방법
US6436850B1 (en) Method of degassing low k dielectric for metal deposition
US20010026952A1 (en) Integrated circuit configuration and production method
US6800928B1 (en) Porous integrated circuit dielectric with decreased surface porosity
CN1467838A (zh) 具有多层铜线路层的半导体器件及其制造方法
US6472751B1 (en) H2 diffusion barrier formation by nitrogen incorporation in oxide layer
CN1096704C (zh) 包括绝缘膜的半导体器件及其制造方法
JP4257252B2 (ja) 半導体装置の製造方法
US6917110B2 (en) Semiconductor device comprising an interconnect structure with a modified low dielectric insulation layer
US7271103B2 (en) Surface treated low-k dielectric as diffusion barrier for copper metallization
KR100515370B1 (ko) 반도체 소자의 플러그 제조 방법
US6211062B1 (en) Method for manufacturing semiconductor device having multiple wiring layer
KR100273224B1 (ko) 반도체소자의평탄화막형성방법
KR0172739B1 (ko) 반도체 소자의 스핀-온-글래스막 제조방법
KR100571415B1 (ko) 반도체 소자 및 이의 제조 방법
KR100609993B1 (ko) 반도체소자의 평탄화 방법

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
ASS Succession or assignment of patent right

Owner name: NEC ELECTRONICS TAIWAN LTD.

Free format text: FORMER OWNER: NIPPON ELECTRIC CO., LTD.

Effective date: 20030418

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20030418

Address after: Kanagawa, Japan

Applicant after: NEC Corp.

Address before: Tokyo, Japan

Applicant before: NEC Corp.

C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication