JP2006086545A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2006086545A
JP2006086545A JP2005341658A JP2005341658A JP2006086545A JP 2006086545 A JP2006086545 A JP 2006086545A JP 2005341658 A JP2005341658 A JP 2005341658A JP 2005341658 A JP2005341658 A JP 2005341658A JP 2006086545 A JP2006086545 A JP 2006086545A
Authority
JP
Japan
Prior art keywords
insulating film
wiring
copper
film
organic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005341658A
Other languages
English (en)
Inventor
Mitsuru Taguchi
充 田口
Shingo Kadomura
新吾 門村
Koji Miyata
幸児 宮田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2005341658A priority Critical patent/JP2006086545A/ja
Publication of JP2006086545A publication Critical patent/JP2006086545A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Formation Of Insulating Films (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】絶縁膜に形成された凹部に保護膜を形成することで、凹部の側壁が後退することなく水素プラズマによる凹部底部のクリーニングを可能とする。
【解決手段】有機絶縁膜(低誘電率有機膜17,19)を備えた絶縁膜16に形成された凹部23の側壁に、窒素と、前記低誘電率有機膜17,19から解離された炭素との化合物からなる保護膜31が形成されているものである。
【選択図】図1

Description

本発明は、半導体装置に関し、詳しくは接続孔の側壁に保護膜を備えた半導体装置に関するものである。
超LSIの微細化、高速化の要求が高まるにつれて、配線材料の低抵抗化、層間絶縁膜の低誘電率化が求められている。これにこたえ、配線材料としては、従来のアルミニウム合金に代えて銅が、また層間絶縁膜としては従来の酸化シリコンに代えて各種低誘電率材料が検討されている。
銅配線を形成する方法としては、銅のドライエッチングが一般的に困難であることから、いわゆるダマシン法が有望となっている。
一方、低誘電率有機膜の候補としては、ポリアリールエーテル等の有機絶縁膜が有望とされている。
ダマシン法により銅の多層配線を形成した場合の一例を図2によって説明する。図2に示すように、基板(図示せず)上に形成された絶縁膜111に溝配線構造の下層銅配線112を形成した後、絶縁膜111上に下層銅配線112を覆う層間絶縁膜113を形成する。そして既知のプロセスによって層間絶縁膜113に上層銅配線を形成するための溝114および下層銅配線112に達する接続孔115を形成する。
次いで、これから形成する上層銅配線と上記下層銅配線112との良好な電気的接続を得るために、接続孔115の底部に露出している下層銅配線112の表面に生成されている酸化膜等を、アルゴンスパッタリングによって、クリーニングして除去する。このアルゴンスパッタリングでは、酸化シリコン膜の膜厚換算で25nm〜30nm程度の膜厚をスパッタリングするように行う。
次いでスパッタリングによって、上記溝114および接続孔115の内面にバリア層116を例えば窒化タンタルで形成する。その際、層間絶縁膜113上にもバリア層(図示せず)が形成される。さらにバリア層116の表面に銅シード層(図示せず)を形成した後、電解メッキ法によって接続孔115および溝114の内部に銅を埋め込む。その際、層間絶縁膜113上にも銅が堆積される。その後、化学的機械研磨法によって、層間絶縁膜113上の余分な銅およびバリア層を除去し、溝114および接続孔115の内部にバリア層116を介して銅を残し、プラグ117と上層銅配線118を形成する。
しかしながら、上記アルゴンスパッタリングによるクリーニング方法は、従来のアルミニウム合金配線において行われてきた方法であり、配線の微細化が進むにつれて、より微細な接続孔の底部を十分にクリーニングすることは困難となっている。また、銅配線の場合には、図3に示すように、接続孔115の底部に露出している下層銅配線112の表面から叩きだされた銅が接続孔115の側壁に再付着し、この再付着物121が層間絶縁膜113中に拡散して配線間リークを引き起こす。
そこで、銅配線プロセスでは、水素プラズマ法により接続孔の底部の酸化層を、還元反応を利用して除去する方法が有望となっている。しかしながら、この水素プラズマ法では、図4に示すように、層間絶縁膜113の一部の層を有機絶縁膜113a、113bで形成した場合に、有機絶縁膜113a、113bが水素プラズマによってエッチングされるため、接続孔115や溝114の側壁部分が後退する(例えば、非特許文献1参照。)。この問題は、 に開示されている。
Proceedings of 1999 IITC(International Interconnect Technology Conference) p.198 1999年
解決しようとする問題点は、有機絶縁膜のエッチングで側壁の後退を阻止できない点である。
本発明は、有機絶縁膜の側壁に保護膜を形成して、エッチング時の側壁の後退を阻止することを可能にすることを課題とする。
本発明の半導体装置は、有機絶縁膜を備えた絶縁膜に形成された凹部の側壁に、窒素と、前記有機絶縁膜から解離された炭素との化合物からなる保護膜が形成されていることを特徴とする。
本発明の半導体装置では、有機絶縁膜を備えた絶縁膜に形成された凹部の側壁に、窒素と、前記有機絶縁膜から解離された炭素との化合物からなる保護膜が形成されていることから、凹部の側壁が後退するのが防止される。
本発明の半導体装置は、絶縁膜が有機絶縁材料で形成されたものであっても、凹部の側壁を窒素と、前記有機絶縁膜から解離された炭素との化合物からなる保護膜が形成されているため、凹部の側壁が後退するのを防止することができるという利点がある。よって、低抵抗で信頼性の高い銅配線の提供を図ることができる。
本発明の半導体装置に係る第1実施例を、図1の概略構成断面図によって説明する。
図1に示すように、基板11上に形成した半導体素子、配線等(図示せず)を覆う絶縁膜12に溝13が形成され、その溝13の内部にバリア層14を介して導電体材料(例えば銅)を埋め込んだ、いわゆる溝配線構造の第1の配線15が形成されている。上記絶縁膜12上には第1の配線15を覆う絶縁膜16が、例えば低誘電率有機膜17、酸化シリコン膜18、低誘電率有機膜19、酸化シリコン膜20を順に積層して形成されている。上記低誘電率有機膜17、19は、例えばポリアリールエーテルが用いられている。
上記絶縁膜16の酸化シリコン膜20と低誘電率有機膜19とには上層銅配線を形成するための溝21が形成されていて、上記酸化シリコン膜18と低誘電率有機膜17とには第1の配線15に達する接続孔22が形成されている。したがって、上記溝21とこの溝21の底部に形成された接続孔22によって凹部23が構成されている。
上記凹部23の側壁には、窒素と、上記有機絶縁膜である低誘電率有機膜17、19から解離された炭素との化合物からなる保護膜31が形成されている。
上記保護膜31は、水素と窒素とを含むガスを用いたプラズマ処理時に形成される。すなわち、凹部23が形成された後、凹部23の底部の酸化層を、還元反応を利用して除去する目的で、上記プラズマ処理が行われる。このプラズマ処理は、例えばヘリコン型プラズマ発生装置を用い、処理ガスには水素(例えば供給流量は100cm3/min)と窒素(例えば供給流量は100cm3/min)との混合ガスを用い、その処理条件は一例として、プラズマ処理雰囲気の圧力を1Pa、バイアスパワーを200W、ソースパワーを3kWに設定される。または、例えばヘリコン型プラズマ発生装置を用い、処理ガスにはアンモニア(NH3)(例えば供給流量は200cm3/min)を用い、その処理条件は一例として、プラズマ処理雰囲気の圧力を1Pa、バイアスパワーを200W、ソースパワーを3kWに設定される。これらのプラズマ処理では、有機絶縁膜である低誘電率有機膜17、19から解離された炭素と、プラズマ処理に用いた窒素ガスもしくはアンモニアガスの窒素との化合物からなる上記保護膜31が形成される。このため、凹部23の側壁が後退するのが防止されている。
さらに上記溝21および接続孔22の内面にはバリア層24が例えば窒化タンタルで形成されている。さらに上記溝21および接続孔22の内部に配線、上記バリア層24を介して銅を残し、プラグ25と第2の配線26が形成されている。
上記説明では、配線材料に銅を用いたが、銅ジルコニウムのような銅合金を用いることも可能である。また、バリア層には、窒化タンタルの他に、タンタル、窒化ケイ化タンタル、タングステン、窒化タングステン、窒化ケイ化タングステン、窒化チタン等を用いることも可能である。
また、上記半導体装置においては、上記水素プラズマ処理を行う前にアルゴンスパッタリングを行うことにより、接続孔22の底部に付着している有機物等の汚染物質をさらに効果的に除去することができ、水素プラズマ処理のみを行う場合より、クリーニング効果を高めることができる。
上記半導体装置では、有機絶縁膜の低誘電率有機膜17、19を備えた絶縁膜16に形成された凹部23の側壁に、窒素と、低誘電率有機膜17、19から解離された炭素との化合物からなる保護膜31が形成されていることから、凹部23の底部を還元作用によりクリーニングする水素プラズマ処理を、凹部23の側壁が後退するのを防止しつつできるという利点がある。よって、低抵抗で信頼性の高い銅配線の提供を図ることができる。
半導体装置に係る一実施の形態の一例を示した概略構成断面図である。 従来の半導体装置の製造方法を示す概略構成断面図である。 アルゴンスパッタリングによる接続孔底部のクリーニングの問題を説明する概略構成断面図である。 水素プラズマ処理による接続孔底部のクリーニングの問題を説明する概略構成断面図である。
符号の説明
16…絶縁膜、17,19…低誘電率有機膜、23…凹部、31…保護膜

Claims (1)

  1. 有機絶縁膜を備えた絶縁膜に形成された凹部の側壁に、窒素と、前記有機絶縁膜から解離された炭素との化合物からなる保護膜が形成されている
    ことを特徴とする半導体装置。
JP2005341658A 2005-11-28 2005-11-28 半導体装置 Pending JP2006086545A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005341658A JP2006086545A (ja) 2005-11-28 2005-11-28 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005341658A JP2006086545A (ja) 2005-11-28 2005-11-28 半導体装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP29519999A Division JP3783488B2 (ja) 1999-10-18 1999-10-18 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2006086545A true JP2006086545A (ja) 2006-03-30

Family

ID=36164735

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005341658A Pending JP2006086545A (ja) 2005-11-28 2005-11-28 半導体装置

Country Status (1)

Country Link
JP (1) JP2006086545A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200034076A (ko) * 2018-09-20 2020-03-31 삼성전자주식회사 반도체 소자 및 이의 제조 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06310467A (ja) * 1993-04-22 1994-11-04 Sony Corp ドライエッチング方法
JPH10335458A (ja) * 1997-05-30 1998-12-18 Nec Corp 半導体装置及びその製造方法
JPH1116912A (ja) * 1997-06-25 1999-01-22 Hitachi Ltd 半導体集積回路装置の製造方法および半導体集積回路装置の製造装置
JPH11154705A (ja) * 1997-08-29 1999-06-08 Motorola Inc デュアル・インレイド構造を有する半導体素子の形成方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06310467A (ja) * 1993-04-22 1994-11-04 Sony Corp ドライエッチング方法
JPH10335458A (ja) * 1997-05-30 1998-12-18 Nec Corp 半導体装置及びその製造方法
JPH1116912A (ja) * 1997-06-25 1999-01-22 Hitachi Ltd 半導体集積回路装置の製造方法および半導体集積回路装置の製造装置
JPH11154705A (ja) * 1997-08-29 1999-06-08 Motorola Inc デュアル・インレイド構造を有する半導体素子の形成方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200034076A (ko) * 2018-09-20 2020-03-31 삼성전자주식회사 반도체 소자 및 이의 제조 방법
KR102635828B1 (ko) 2018-09-20 2024-02-15 삼성전자주식회사 반도체 소자 및 이의 제조 방법

Similar Documents

Publication Publication Date Title
JP4492947B2 (ja) 半導体装置の製造方法
TW441015B (en) Dual-damascene interconnect structures and methods for fabricating same
KR100516337B1 (ko) 반도체 디바이스 및 그 제조 방법
US8080475B2 (en) Removal chemistry for selectively etching metal hard mask
KR20140089383A (ko) 수증기 처리를 이용하여 기판으로부터 재료 층을 제거하는 방법들
JP3783488B2 (ja) 半導体装置の製造方法
KR20110003562A (ko) 반도체 디바이스들 내에 비아를 패터닝하는 동안 금속 캡층의 부식을 줄이는 방법
JP2005142369A (ja) 半導体装置の製造方法
JP2002353308A (ja) 半導体装置及びその製造方法
JP2005340808A (ja) 半導体装置のバリア構造
JP2006324414A (ja) 半導体装置及びその製造方法
JP4419025B2 (ja) 半導体装置の製造方法
JP4567587B2 (ja) 半導体装置の製造方法
JP2004247675A (ja) 半導体装置の製造方法
US20060099802A1 (en) Diffusion barrier for damascene structures
JP2005116801A (ja) 半導体装置の製造方法
JP2007027347A (ja) 半導体装置およびその製造方法
JP2005167081A (ja) 半導体装置およびその製造方法
JP4963815B2 (ja) 洗浄方法および半導体装置の製造方法
JP2003309170A (ja) 半導体装置及びその製造方法
JP2006086545A (ja) 半導体装置
JP2004119539A (ja) レジストパターンの除去方法
JP2010040771A (ja) 半導体装置の製造方法
TWI539523B (zh) Semiconductor device manufacturing method and recording medium
US7977228B2 (en) Methods for the formation of interconnects separated by air gaps

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060130

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090924

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090929

RD02 Notification of acceptance of power of attorney

Effective date: 20091009

Free format text: JAPANESE INTERMEDIATE CODE: A7422

RD04 Notification of resignation of power of attorney

Effective date: 20091105

Free format text: JAPANESE INTERMEDIATE CODE: A7424

A521 Written amendment

Effective date: 20091116

Free format text: JAPANESE INTERMEDIATE CODE: A523

A131 Notification of reasons for refusal

Effective date: 20091222

Free format text: JAPANESE INTERMEDIATE CODE: A131

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100413