KR100609993B1 - 반도체소자의 평탄화 방법 - Google Patents

반도체소자의 평탄화 방법 Download PDF

Info

Publication number
KR100609993B1
KR100609993B1 KR1019990003621A KR19990003621A KR100609993B1 KR 100609993 B1 KR100609993 B1 KR 100609993B1 KR 1019990003621 A KR1019990003621 A KR 1019990003621A KR 19990003621 A KR19990003621 A KR 19990003621A KR 100609993 B1 KR100609993 B1 KR 100609993B1
Authority
KR
South Korea
Prior art keywords
planarization
film
layer
semiconductor device
plasma treatment
Prior art date
Application number
KR1019990003621A
Other languages
English (en)
Other versions
KR20000055159A (ko
Inventor
한찬희
김원주
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1019990003621A priority Critical patent/KR100609993B1/ko
Publication of KR20000055159A publication Critical patent/KR20000055159A/ko
Application granted granted Critical
Publication of KR100609993B1 publication Critical patent/KR100609993B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76819—Smoothing of the dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02129—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being boron or phosphorus doped silicon oxides, e.g. BPSG, BSG or PSG
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02362—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment formation of intermediate layers, e.g. capping layers or diffusion barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명에 따른 반도체소자의 평탄화 방법을 제시한다. 본 발명은 평탄화막 및 캡핑층을 증착하고나서 인-시튜 방식으로 평탄화막을 O2 플라즈마 처리한 후 고온 열처리공정을 진행함으로서 소자의 평탄화를 향상시킨다.
따라서, 평탄화 향상을 위해 실시하던 에치-백 공정 및 표면처리 등의 공정 단계를 생략할 수 있어 공정을 단순화한다. 또한, 인-시튜 방식으로 O2 플라즈라 처리를 진행함으로서 스웰링 현상도 방지할 수 있다.

Description

반도체소자의 평탄화 방법{Method of planarization for semiconductor device}
도 1 은 종래 반도체소자의 평탄화 방법을 도시한 플로우차트
도 2 는 종래 평탄화 방법에 따라 발생된 스웰링 현상을 도시한 도면
도 3 은 본 발명에 따른 반도체소자의 평탄화 방법을 도시한 플로우차트
* 도면의 주요 부분에 대한 부호의 설명 *
10 : 반도체기판 12 : 하부구조층
14 : 층간절연막 16 : 캐패시터용 폴리실리콘막
18 : 평탄화막 20 : 감광막
본 발명은 반도체 제조공정에 있어서 평탄화(Planarization) 공정에 관한 것으로, 특히 평탄화 공정을 단순화시키며 스웰링(Swelling, 감광막과의 접착력 저하로 감광막이 들뜨는 것) 현상을 최소화하도록 한 반도체소자의 평탄화 방법에 관한 것이다.
일반적으로, 반도체 제조공정에 있어서 소자와 소자간의 전기적으로 연결시 키는 금속배선 공정은 필수적으로 진행된다. 다층 금속배선 공정에 있어서는 화학적.기계적연마(Chemical Mechanical Polish : CMP)기술 등을 적용하여 평탄화 공정의 최적화를 실현함에 따라 층간절연막이 두꺼워지고 디자인룰도 미세화 되어가고 있다.
특히, 금속배선의 하부층 단차는 소자의 고집적화 및 셀 사이즈의 축소로 인해 계속 심화되는 추세로서 고도의 평탄화 기술이 요구되며 이에 따른 문제도 심각하게 대두되어 진다.
도 1 은 종래 반도체소자의 평탄화 방법을 도시한 플로우차트를 나타내고, 도 2 는 종래 평탄화 방법에 따라 발생된 스웰링 현상을 도시한 도면으로써 단차가 심한 고집적 소자의 예이다.
단계 S10에서는 먼저, 반도체기판(10) 상에 하부구조층(12)으로서 예컨대, 트랜지스터의 게이트전극인 제 1폴리실리콘막과 비트라인인 제 2폴리실리콘막을 형성한 다음, 후속 공정의 캐패시터용 폴리실리콘막과 전기적으로 절연시키기 위하여 산화막 재질의 층간절연막(14)을 형성한다.
그 후, 층간절연막(14) 상에 캐패시터의 접지전극으로 사용되는 캐패시터용 제 4폴리실리콘막(16)을 형성한 다음, 평탄화막(18)으로 예컨대, BPSG막(Borophosphorsilicate Glass)을 증착한다. 이어서, 평탄화막(18)인 BPSG막 상에 캡핑층(Capping Layer, 도시안됨)으로 붕소(B)나 인(P)이 도핑되지 않거나 붕소(B)나 인(P)이 소량 도핑된 언도프드(Undoped) 실리콘산화막을 증착한다.
단계 S20에서는 상기 BPSG막을 로(Furnace)에서 700 ∼ 900℃ 온도로 고온 열처리한다. 그 후, 단계 S30에서는 BPSG막의 평탄화를 향상시키기 위해 BPSG막을 리플로우시켜 평탄도를 확보하고나서 적정 두께의 BPSG막을 남기기 위해 에치-백 공정을 실시한다.
이어서, 단계 S40에서는 에치-백 공정으로 표면의 캡핑층이 제거되며 후속 공정에서의 스웰링을 개선시키기 위해 에치-백 처리된 BPSG막의 표면을 O2 플라즈라 처리한 후, BPSG막 상에 감광막(20)의 패턴을 형성하고 이를 마스크로 하여 콘택으로 예정된 부분을 식각하여 콘택홀을 형성한다.
상기와 같은 종래 기술에 따르면 다음과 같은 문제점이 발생된다.
첫째, 평탄화 기술을 실현하는데 가장 광범위하게 사용되는 막질인 BPSG막을 단차가 적은 저급 소자에 적용하는 경우 BPSG막을 증착한 후 로에서 고온 열처리하여 BPSG막을 플로우하는 것만으로도 평탄화도를 만족 시켰으나, BPSG막을 단차가 심한 고집적 소자에 적용하는 경우 평탄화를 향상시키기 위해서는 BPSG막을 플로우시킨 후 에치-백 및 표면처리 등의 공정 단계를 진행해야 함으로서 제조 공정이 복잡해진다.
둘째, BPSG막의 평탄화가 확보되지 않은 상태에서 감광막의 패턴을 형성한 후 이를 마스크로 하여 콘택홀을 형성하는 경우 콘택홀 입구를 넓혀주기 위하여 처리하게 되는 습식식각에 의해 측면이 식각되는 부위에 습식 경계(Boundary)가 형성된다. 따라서, 감광막과 BPSG막간의 접착력이 저하되어 감광막이 들뜨게 되는 스웰링 현상(도 2의 A 부분)을 유발한다.
상기한 문제점을 해결하기 위한 본 발명의 목적은 평탄화막을 증착한 후 인-시튜(In-situ) 방식으로 O2 플라즈라 처리를 실시함으로서 평탄화 공정을 단순화시키도록 한 반도체소자의 평탄화 방법을 제공하는 데 있다.
본 발명의 다른 목적은 평탄화를 향상시킴으로서 스웰링 현상을 방지하도록 한 반도체소자의 평탄화 방법을 제공하는 데 있다.
상기한 목적을 달성하기 위하여 본 발명에 따른 반도체소자의 평탄화방법은
하부구조층을 구비하는 반도체기판 상에 평탄화막을 증착하는 단계;
상기 평탄화막 상에 캡핑층을 증착하는 단계;
후속공정에서의 스웰링 현상을 방지하기 위하여 상기 평탄화막을 인-시튜 방식으로 O2 플라즈마 처리하는 단계; 및
상기 평탄화막을 700 ～ 900℃ 온도에서 고온열처리하는 단계를 포함한다.
삭제
상기 평탄화막은 BSG(Boro-Silicate Glass)막, PSG(Phospho-Silicate Glass)막, BPSG막 중에서 선택된 어느 하나로 막질로 형성된다.
상기와 같은 본 발명에 따르면, 평탄화막을 증착하고나서 인-시튜(In-situ) 방식으로 O2 플라즈라 처리를 실시한 후 고온 열처리공정을 진행함으로서 평탄화 공정을 단순화시킬 수 있으며 또한, 스웰링 현상을 방지할 수 있다.
이하, 첨부된 도면을 참조하여 본 발명에 따른 반도체소자의 평탄화 방법에 대하여 상세하게 설명하면 다음과 같다.
도 3 은 본 발명에 따른 반도체소자의 평탄화 방법을 도시한 플로우차트이다.
단계 S50에서는 먼저, 반도체기판 상에 하부구조층으로서 예컨대, 트랜지스터의 게이트전극인 제 1폴리실리콘막과 비트라인인 제 2폴리실리콘막을 형성한 다음, 후속 공정의 캐패시터용 폴리실리콘막과 전기적으로 절연시키기 위하여 산화막 재질의 층간절연막을 형성한다.
그 후, 상기 층간절연막 상에 캐패시터의 접지전극으로 사용되는 캐패시터용 제 4폴리실리콘막을 형성한 다음 평탄화막을 증착한다. 이 때, 상기 평탄화막은 평탄화가 우수한 BSG막, PSG막, BPSG막 중에서 선택된 어느 하나로 막질로 형성한다.
이어서, 상기 평탄화막 상에 캡핑층으로 언도프드 실리콘산화막을 증착한 다음 인-시튜 방식으로 평탄화막의 표면을 O2 플라즈마 처리한다. 이 때, 필요에 따라 상기 평탄화층 상에 증착하게 되는 캡핑층의 증착 공정을 생략할 수 있다.
여기서, 인-시튜 방식으로 평탄화막의 표면을 O2 플라즈마 처리함으로서 후속 공정의 콘택홀 입구를 넓혀주기 위한 습식식각 진행시에 측면이 식각되어 발생되는 습식 경계(Boundary)를 방지할 수 있다. 따라서, 플로우 향상을 위한 고농도 도핑에 따라 취약해지는 스웰링 현상을 방지하게 된다.
다음, 단계 S60에서는 평탄화막을 700 ∼ 900℃ 온도에서 고온 열처리하여 평탄화를 확보한 상태에서 후속 공정을 진행한다. 이 때, 종래 기술에서 평탄화 향상을 위해 실시하던 에치-백 공정 등의 후속 공정을 생략할 수 있어 공정을 단순화한다.
이상에서와 같이 본 발명에 따르면, 평탄화막 및 캡핑층을 증착하고나서 인-시튜 방식으로 평탄화막을 O2 플라즈마 처리한 후 고온 열처리공정을 진행함으로서 소자의 평탄화를 향상시킨다.
따라서, 평탄화 향상을 위해 실시하던 에치-백 공정 및 표면처리 등의 공정 단계를 생략할 수 있어 공정을 단순화한다. 또한, 인-시튜 방식으로 O2 플라즈라 처리를 진행함으로서 스웰링 현상도 방지할 수 있다.

Claims (2)

  1. 하부구조층을 구비하는 반도체기판 상에 평탄화막을 증착하는 단계;
    상기 평탄화막 상에 캡핑층을 증착하는 단계;
    후속공정에서의 스웰링 현상을 방지하기 위하여 상기 평탄화막을 인-시튜 방식으로 O2 플라즈마 처리하는 단계; 및
    상기 평탄화막을 700 ~ 900 ℃의 온도에서 고온 열처리하는 단계를 포함하는 반도체소자의 평탄화 방법.
  2. 제 1 항에 있어서, 상기 평탄화막은 BSG막, PSG막, BPSG막 중에서 선택된 어느 하나로 막질로 형성된 것을 특징으로 하는 반도체소자의 평탄화 방법.
KR1019990003621A 1999-02-03 1999-02-03 반도체소자의 평탄화 방법 KR100609993B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990003621A KR100609993B1 (ko) 1999-02-03 1999-02-03 반도체소자의 평탄화 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990003621A KR100609993B1 (ko) 1999-02-03 1999-02-03 반도체소자의 평탄화 방법

Publications (2)

Publication Number Publication Date
KR20000055159A KR20000055159A (ko) 2000-09-05
KR100609993B1 true KR100609993B1 (ko) 2006-08-09

Family

ID=19573265

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990003621A KR100609993B1 (ko) 1999-02-03 1999-02-03 반도체소자의 평탄화 방법

Country Status (1)

Country Link
KR (1) KR100609993B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100720527B1 (ko) * 2005-12-28 2007-05-22 동부일렉트로닉스 주식회사 시모스 이미지 센서 및 그 제조 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58223334A (ja) * 1982-06-21 1983-12-24 Fujitsu Ltd 凹凸基板の平担化方法
JPH01238147A (ja) * 1988-03-18 1989-09-22 Fuji Electric Co Ltd 半導体装置の製造方法
JPH02181952A (ja) * 1989-01-07 1990-07-16 Sony Corp 平坦化方法
JPH08203893A (ja) * 1995-01-27 1996-08-09 Nec Corp 半導体装置の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58223334A (ja) * 1982-06-21 1983-12-24 Fujitsu Ltd 凹凸基板の平担化方法
JPH01238147A (ja) * 1988-03-18 1989-09-22 Fuji Electric Co Ltd 半導体装置の製造方法
JPH02181952A (ja) * 1989-01-07 1990-07-16 Sony Corp 平坦化方法
JPH08203893A (ja) * 1995-01-27 1996-08-09 Nec Corp 半導体装置の製造方法

Also Published As

Publication number Publication date
KR20000055159A (ko) 2000-09-05

Similar Documents

Publication Publication Date Title
KR100575180B1 (ko) 반도체집적회로장치의제조방법
KR100329773B1 (ko) 에프램 소자 제조 방법
KR100252039B1 (ko) 자기정렬 콘택홀 형성방법
KR100609993B1 (ko) 반도체소자의 평탄화 방법
US20090140352A1 (en) Method of forming interlayer dielectric for semiconductor device
KR100688023B1 (ko) 반도체 소자의 제조 방법
KR100434187B1 (ko) 반도체 장치의 절연막 패턴 형성 방법
US6835615B2 (en) Method of manufacturing buried gate MOS semiconductor device having PIP capacitor
KR0154766B1 (ko) 반도체장치의 접촉창 형성방법
JPH08288295A (ja) 半導体装置の製造方法
KR100224788B1 (ko) 반도체 소자의 제조방법
KR100307968B1 (ko) 플러그폴리를 갖는 반도체장치의 층간절연막 형성방법
KR0176195B1 (ko) 반도체 장치의 배선 형성 방법
US6277754B1 (en) Method of planarizing dielectric layer
KR100520514B1 (ko) 반도체 소자 및 그의 제조방법
JP3555319B2 (ja) 半導体装置の製造方法
KR100745075B1 (ko) 반도체 장치의 랜딩플러그 콘택 형성 방법
KR19990004567A (ko) 반도체 소자의 평탄화 방법
KR20030067379A (ko) 반도체 소자의 층간 절연막 평탄화 방법
KR100306879B1 (ko) 폴리실리콘 배선 형성방법
KR100591123B1 (ko) 반도체 소자 및 그 제조 방법
KR100253337B1 (ko) 반도체소자의 금속배선 형성방법
KR19990004604A (ko) 반도체 소자의 평탄화 방법
KR100428655B1 (ko) 캐패시터의 제조 방법
KR100533646B1 (ko) 피엠디막 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090714

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee