JP2014508422A - 少なくとも１つの導電性素子を形成する方法、半導体構造を形成する方法、メモリセルおよび関連する半導体構造を形成する方法 - Google Patents

少なくとも１つの導電性素子を形成する方法、半導体構造を形成する方法、メモリセルおよび関連する半導体構造を形成する方法 Download PDF

Info

Publication number
JP2014508422A
JP2014508422A JP2013558103A JP2013558103A JP2014508422A JP 2014508422 A JP2014508422 A JP 2014508422A JP 2013558103 A JP2013558103 A JP 2013558103A JP 2013558103 A JP2013558103 A JP 2013558103A JP 2014508422 A JP2014508422 A JP 2014508422A
Authority
JP
Japan
Prior art keywords
conductive material
forming
conductive
silver
opening
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013558103A
Other languages
English (en)
Other versions
JP5582326B2 (ja
Inventor
ディー． タン，サン
イー． シルス，スコット
エル． ウェスト，ホイットニー
ビー． グッドウィン，ロブ
シンハ，ニシャン
Original Assignee
マイクロン テクノロジー， インク．
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by マイクロン テクノロジー， インク． filed Critical マイクロン テクノロジー， インク．
Publication of JP2014508422A publication Critical patent/JP2014508422A/ja
Application granted granted Critical
Publication of JP5582326B2 publication Critical patent/JP5582326B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684—Smoothing; Planarisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76849—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned on top of the main fill metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer
    • H01L21/76858—After-treatment introducing at least one additional element into the layer by diffusing alloying elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76882—Reflowing or applying of pressure to better fill the contact hole
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76883—Post-treatment or after-treatment of the conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53242—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a noble metal, e.g. gold
    • H01L23/53247—Noble-metal alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53242—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a noble metal, e.g. gold
    • H01L23/53252—Additional layers associated with noble-metal layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of switching materials, e.g. deposition of layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H10N70/245—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies the species being metal cations, e.g. programmable metallization cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/841—Electrodes
    • H10N70/8416—Electrodes adapted for supplying ionic species
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8822—Sulfides, e.g. CuS
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8825—Selenides, e.g. GeSe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

半導体構造およびメモリセル用の、相互接続子および電極などの導電性素子を形成する方法。本方法は、少なくとも１つの開口の一部に銀を含む第１の導電性材料および第２の導電性材料を形成することと、研磨過程を行って、前記少なくとも１つの開口を前記第１の導電性材料および第２の導電性材料のうちの少なくとも１つで充填することとを含んでいる。焼鈍過程を行って、前記銀および前記材料の混合物または合金を形成することができる。本方法によれば、寸法の短い（例えば約２０ｎｍ未満）導電性素子を含む銀を形成することが可能である。得られた導電性素子は、望ましい抵抗を有している。本方法は、例えば、能動デバイスを電気的に接続するための相互接続子の形成およびメモリセル用の電極の形成に用いることができる。このような導電性構造を含む半導体構造およびメモリセルもまた開示する。
【選択図】図３Ａ

Description

＜優先権の主張＞
本出願は、「ＭＥＴＨＯＤＳ ＯＦ ＦＯＲＭＩＮＧ ＡＴ ＬＥＡＳＴ ＯＮＥ ＣＯＮＤＵＣＴＩＶＥ ＥＬＥＭＥＮＴ，ＭＥＴＨＯＤＳ ＯＦ ＦＯＲＭＩＮＧ Ａ ＳＥＭＩＣＯＮＤＵＣＴＯＲ ＳＴＲＵＣＴＵＲＥ，ＭＥＴＨＯＤＳ ＯＦ ＦＯＲＭＩＮＧ Ａ ＭＥＭＯＲＹ ＣＥＬＬ ＡＮＤ ＲＥＬＡＴＥＤ ＳＥＭＩＣＯＮＤＵＣＴＯＲ ＳＴＲＵＣＴＵＲＥＳ」について、２０１１年３月１７日に出願された米国特許出願番号第１３／０５０，７２５号の出願日の利益を主張する。
本開示の実施形態は、半導体デバイス用の導電性素子を形成する方法、さらに、かかる導電性素子を含む半導体構造に関する。
集積回路（ＩＣ）は、多くの電子装置の重要な部品であり、通常は、共通の土台、すなわち基板の上に製作された電機部品が相互に接続されたネットワークを含んでいる。導電性相互接続子は、コンデンサまたはトランジスタといった半導体デバイスを電気的に接続したり、コンピュータのメモリまたはマイクロプロセッサといった特定のＩＣを特徴付けるのに使用されている。導電性相互接続子の品質は、一般的にＩＣの製造可能性、性能、および寿命の全てに影響する。それゆえ、導電性相互接続子を形成するのに使用される材料が、ますます集積回路の性能、密度、および信頼性を決定している。
例えば、相互接続子の導電率は、集積回路（ＩＣ）の処理速度にとって極めて重要である。アルミニウム（Ａｌ）およびその合金は、低抵抗であり、二酸化ケイ素（ＳｉＯ２）など層間の誘電性材料にも接着しやすいため、半導体デバイスにおいて相互接続材料として幅広く使用されている。ただ残念なことに、アルミニウムは、腐食の影響を受けやすく、電子移動に対する耐性の低さをもたらし、これによってボイドや短絡による開回路の可能性を高めてしまう。
導電性相互接続子の性能、信頼性、および密度を向上させる試みにおいて、アルミニウムおよびアルミニウム合金の代替金属物質が模索されている。配線内の導電性を向上させるために、導電性相互接続子の形成に銅（Ｃｕ）およびその合金を使用することがこれまで提案されている。しかしながら、銅は、多くの汎用の誘電性材料に素早く拡散し、好ましくない酸化銅化合物を形成する。さらに、銅は、汎用の誘電性材料やそれ自身ともうまく接着しない。
銀（Ａｇ）もアルミニウム含有導電性相互接続子の代替材料として提案されているが、銀は、導電性ブリッジランダムアクセスメモリ（ＣＢＲＡＭ）セルなどのプログラミング可能なメモリセルの電極の、電気化学的活性材料としての使用に非常に重要性が高まっている。銀は、抵抗が極めて低いが、現在利用できる析出技術の制限から、微小ギャップ（例えば、２０ｎｍ以下の寸法のギャップ）で配置することが困難である。銀は、スパッタ（物理的）析出技術によって析出できるが、これらの技術は、銀を用いた微小ギャップの充填には適していない。さらに、接着の問題や温度上昇時の凝塊のため、銀から相互接続子を形成することは困難である。銀は、ドライエッチング過程に対して耐性があるので、半導体の導電性素子（例えば、相互接続子、および電極）の形成に用いる汎用の技術は、そのような導電性素子を銀から形成するのは実用的でない。
一実施形態において、本開示は、少なくとも１つの導電性素子を形成する方法を含んでいる。そのような方法は、誘電性材料の側壁によって画定される少なくとも１つの開口を含む構造の上に第１の導電性材料を形成することと、第１の導電性材料の上に銀を含む第２の導電性材料を形成することと、構造を焼鈍して第１の導電性材料および第２の導電性材料の少なくとも一部を含む材料を形成することとを含むことができる。
導電性素子を形成する方法は、誘電性材料の側壁によって画定される少なくとも１つの開口を含む構造の表面上に銀を含む導電性材料を形成すること、導電性材料の上に別の導電性材料を形成すること、および研磨過程を行って導電性材料および前記材料のうちの少なくとも１つを、少なくとも１つの開口の非充填領域に実質的に再分配することを含むこともできる。
さらなる実施形態においては、本開示は、半導体構造を形成する方法を含んでいる。この形成方法には、基板を被覆する誘電性材料の一部を除去して、その中に少なくとも１つの開口を形成し、誘電性材料および露呈した少なくとも１つの開口の表面の上に第１の導電性材料を形成し、材料の上に銀を含む第２の導電性材料を形成し、少なくとも１つの開口に非充填領域を残し、研磨過程を行って少なくとも１つの開口の非充填領域を実質的に充填することを含むことができる。
さらに別の実施形態においては、本開示は、メモリセルを形成する方法を含んでいる。この方法は、第１の電極の上に重なる少なくとも１つの開口を含む構造の表面の上に第１の導電性材料を形成すること、第１の導電性材料の上にメモリ材料を形成すること、材料の上に銀を含む第２の導電性材料を形成すること、少なくとも１つの開口に非充填領域を残すこと、および、過程を行って、少なくとも１つの開口を、材料および導電性材料で実質的に充填することを含んでいる。
メモリセルを形成する方法は、第１の電極の上に重なる少なくとも１つの開口で露呈されるメモリ材料の表面の上に銀を含む第１の導電性材料を形成すること、第１の導電性材料上に第二の導電性材料を形成し、少なくとも１つの開口に非充填領域を残し、および、プロセスを実行して少なくとも１つの開口を材料および導電性材料で実質的に充填することを含むことができる。
さらに別の実施形態においては、本開示は、半導体構造を含んでいる。この半導体構造は、電極の上に重なる導電性構造と、導電性構造と接触しているカルコゲナイド材料および酸化物材料のうちの少なくとも１つと、カルコゲナイド材料の上に重なる導電性材料であって、銀および含む導電性材料、および別の材料を含む少なくとも１つの領域を含む、導電性材料と、含むことができる。
さらなる実施形態において、本開示は、メモリセルを含んでいる。このメモリセル電極の上に重なるメモリ材料、ならびに銀および別の材料を含む導電性材料、導電性材料は、メモリ材料を被覆し、少なくとも１つの開口に配することができる。
半導体構造の部分断面図を示すものであり、本開示の実施形態に関連する相互接続子を形成する方法を示している。 半導体構造の部分断面図を示すものであり、本開示の実施形態に関連する相互接続子を形成する方法を示している。 半導体構造の部分断面図を示すものであり、本開示の実施形態に関連する相互接続子を形成する方法を示している。 半導体構造の部分断面図を示すものであり、本開示の実施形態に関連する相互接続子を形成する方法を示している。 半導体構造の部分断面図を示すものであり、本開示の実施形態に関連する相互接続子を形成する方法を示している。 半導体構造の部分断面図を示すものであり、本開示の実施形態に関連する別の相互接続子を形成する方法を示している。 半導体構造の部分断面図を示すものであり、本開示の実施形態に関連する別の相互接続子を形成する方法を示している。 半導体構造の部分断面図を示すものであり、本開示の実施形態に関連する別の相互接続子を形成する方法を示している。 半導体構造の部分断面図を示すものであり、本開示の実施形態に関連する別の相互接続子を形成する方法を示している。 半導体構造の部分断面図を示すものであり、本開示の実施形態に関連する別の相互接続子を形成する方法を示している。 導電性ブリッジランダムアクセスメモリ（ＣＢＲＡＭ）セルの部分断面図を示している。 半導体構造の部分断面図を示すものであり、本開示の実施形態に関連する、図３Ａに示すＣＢＲＡＭセルを形成する方法を示している。 半導体構造の部分断面図を示すものであり、本開示の実施形態に関連する、図３Ａに示すＣＢＲＡＭセルを形成する方法を示している。 半導体構造の部分断面図を示すものであり、本開示の実施形態に関連する、図３Ａに示すＣＢＲＡＭセルを形成する方法を示している。
相互接続子および電極などの導電性素子を形成する方法、ならびに、そのような導電性素子を含む半導体構造およびメモリデバイスについて開示される。導電性素子は、銀または銀合金などの銀材料から形成される。銀は抵抗が低く、別の材料と合金や混合物となるので、導電性素子の抵抗を、銅から形成される導電性素子の抵抗以下にすることができる。
さらに、銀合金または混合物の使用は、そのような導電性素子を含む半導体処理の最終段階において行われる銀の熱処理中の凝塊に関する問題を実質的に低減もしくは排除することができる。銀、銀合金、または銀混合物を使用することで、少なくとも１つの寸法が約２０ｎｍ未満といった充填される微小な開口を形成することも可能である。
本明細書において用いられる、「合金」という用語は、複数の材料（例えば金属または非金属）の均一な混合物、または固溶体で、材料のうちの１つの原子がその材料のうちの別のものの原子の間の格子間位置を占めることを意味し含んでいる。一例であって限定はされないが、合金には、銀と、白金、アルミニウム、すず、銅、イリジウム、チタニウム、ニッケル、コバルト、ルテニウム、およびロジウムから選ばれる金属との混合物を含むことができる。
本明細書において用いられる、「混合物」という用語は、複数の金属、または金属と非金属とを混合して製造される材料を意味し含んでいる。一例であって限定はされないが、銀と、タングステンなどの金属との混合物を含むことができる。
本明細書において用いられる、「ライナー」という用語は、少なくとも１つの材料の表面の上に重なるいかなる構造も意味し含んでいる。一例であって限定はされないが、ライナーは、別の材料の上に配された材料の層を含むことができる。
本明細書において用いられる、「接着材料」という用語は、第１の材料と第１の材料にすぐに隣接する第２の材料との接着を容易にするために選択された材料を意味し含んでいる。
本明細書において用いられる、「カルコゲナイド」という用語は、ガラスまたは結晶材料を含む金属を意味し含んでおり、元素周期表の６Ａ族（１６族とも識別される）からの元素を含んでいる。６Ａ族元素は、しばしば「カルコゲン」と呼ばれ、硫黄（Ｓ）、セレニウム（Ｓｅ）、テルル（Ｔｅ）、ポロニウム（Ｐｏ）、および酸素（Ｏ）を含んでいる。カルコゲナイドの例は、特に限定されないが、セレン化ゲルマニウム（ＧｅＳｅ）、硫化ゲルマニウム（ＧｅＳ）、テルル化ゲルマニウム（ＧｅＴｅ）、セレン化インジウム（ＩｎＳｅ）、およびセレン化アンチモン（ＳｂＳｅ）を含んでいる。典型的なカルコゲナイドは各元素が一原子の化学量論比を有しているが、カルコゲナイドは、他の化学量論比を有することもできる。
本明細書において用いられる、「再配分する」および「再配分すること」という用語は、表面にわたって、構造中の部分的に充填され、被覆され、またはあらかじめ充填されていない開口（例えば、ビアホールや溝）に、材料を拡げるか塗りつけて、開口を材料で充填または実質的に充填すること意味し含んでいる。
本明細書において用いられる、「基板」という用語は、その上に付加的な材料が形成される土台の材料または構造を意味し含んでいる。基板は、半導体基板、支持構造上のベース半導体層、金属電極、または、１以上の層、構造もしくはそれらの上に形成された領域を有する半導体基板とすることができる。基板は従来からあるシリコン基板または半導体材料の層を含む別のバルク基板とすることもできる。本開示において、「バルク基板」は、シリコンウェハの他に、シリコンオンサファイア（ＳＯＳ）基板およびシリコンオングラス（ＳＯＧ）基板などのシリコンオンインシュレータ（ＳＯＩ）基板、ベース半導体素地上のシリコンのエピタキシャル層、ならびにシリコン−ゲルマニウム、ゲルマニウム、ヒ化ガリウム、窒化ガリウム、およびリン化インジウムなどのほかの半導体または光電子材料を意味し含んでいる。基板は、ドープされていてもよいしドープされていなくてもよい。
以下の説明は、本開示の実施形態を十分な説明を提供するために、材料の種類や過程条件などの具合的詳細を提供するものである。しかしながら、本開示の実施形態は、これらの具体的詳細を採用しなくても実施できることは、当業者によって理解し得る。実際に、本開示の実施形態は、この産業において採用されている従来からある技術と併せて実施される。さらに、以下に提供する説明は、半導体デバイスの製造のための完全な過程フローを形成してはいない。以下に説明する半導体構造は、必ずしも完全な半導体デバイスを形成していない。本開示の実施形態を理解するために必要な過程行為および構造のみ以下に詳細に説明する。この半導体構造から完全な半導体デバイスを形成するための付加的な行為は、従来からある製造技術によって行うことができる。
図１Ａ〜１Ｅは、半導体構造１００の簡略化した部分断面図であり、相互接続子を形成する方法の実施形態を示している。図１Ａを参照すると、半導体構造１００は、基板１０２の上に重なる材料１０４内に、開口１０６を含むことができる。材料１０４は、例えば、窒化ケイ素（Ｓｉ３Ｎ４）、二酸化ケイ素（ＳｉＯ２）、または酸窒化ケイ素（ＳｉＯｘＮｙ）から形成することができる。材料１０４は、化学気相析出過程、原子層析出過程、または物理気相析出過程などの従来からある析出過程を使用し、基板１０２上に形成することができる。
半導体構造１００は、任意で、材料１０４と基板１０２との間に電極材料１０８（破線で表示）を含むことができる。電極材料１０８は、タングステン（Ｗ）、白金（Ｐｔ）、窒化チタニウム（ＴｉＮ）、またはニッケル（Ｎｉ）などの導電性材料から形成することができる。電極材料１０８は、化学気相析出過程または原子層析出過程などの従来からある析出過程を使用し、基板１０２上に形成することができる。図１Ａ〜１Ｅにおいては、電極材料１０８が存在するが、電極材料１０８は任意であり、材料１０４が直接基板１０２に接し、開口１０６が少なくとも部分的に材料１０４を通して伸びていてもよい。
開口１０６は、例えば、集積回路製造の技術分野において知られている、従来からあるフォトリソグラフィー技術（例えば、マスキングおよびエッチング）を使用し、材料１０４の一部を除去することによって形成することができる。一例であって限定はされないが、開口１０６は、図１Ａの面を貫くように長く伸びていてよい。材料１０４を部分的に除去することで、材料１０４の表面、またはもし存在する場合は電極材料１０８の表面を露呈させることができる。一例であって限定はされないが、開口１０６の幅Ｗ１は、約１００ｎｍ未満、特に約２０ｎｍ未満にすることができる。開口１０６のアスペクト比は、約１：１〜約２０：１、特に、約５：１〜約１０：１にすることができる。図１Ａおよびそれ以降の図に示す素子は、説明図の目的で描かれており、正確な縮尺で描かれてはいないことは理解し得るだろう。
図１Ｂを参照すると、ライナー材料１１０は、半導体構造１００（すなわち、材料１０４の露呈された表面、および存在する場合は、電極材料１０８）の表面の上に形成することができる。例えば、ライナー材料１１０は、開口１０６の範囲内の露呈された表面（すなわち、材料１０４の露呈された側壁、および存在する場合は、電極材料１０８の露呈された表面）および材料１０４の露呈された凹んでいない表面の上に形成することができる。電極材料１０８の存在する実施形態においては、ライナー材料１１０は、電極材料１０８への接着を容易にするおよび接触抵抗を低減する材料、または両方の特性を与える材料から形成することができる。例えば、ライナー材料１１０は、白金（Ｐｔ）、タンタル（Ｔａ）、アルミニウム（Ａｌ）、すず（Ｓｎ）、銅（Ｃｕ）、イリジウム（Ｉｒ）、チタニウム（Ｔｉ）、ニッケル（Ｎｉ）、コバルト（Ｃｏ）、ルテニウム（Ｒｕ）、およびロジウム（Ｒｈ）のうちの少なくとも１つから形成することができる。ライナー材料１１０は、化学気相析出過程、物理気相析出過程、またはスパッタ過程などの従来からある析出過程を使用して形成することができる。一例であって限定はされないが、ライナー材料１１０は、約０．５ｎｍ〜約２０ｎｍ、特に、約１ｎｍ〜約５ｎｍの厚さに形成することができる。
図１Ｃを参照すると、導電性材料１１２は、ライナー材料１１０の上に形成することができる。導電性材料１１２は、物理気相析出過程または物理析出過程などの従来からある析出過程を使用し、銀（Ａｇ）もしくはその合金またはその混合物から形成することができる。従来からある気相析出過程（例えば化学気相析出および物理気相析出）は、微小な開口（例えば、少なくとも１つの寸法が２０ｎｍ以下の開口）に銀を効果的に析出できないかもしれない。ゆえに、開口１０６の少なくとも１つの寸法（すなわち幅Ｗ１）が約２０ｎｍ以下の実施形態では、スパッタ過程を使用し、開口１０６の範囲内に導電性材料１１２を形成することができる。特に限定されることのない例として、導電性材料１１２は、ライナー材料１１０の全体に露呈された表面の上に実質的に対応して析出することができる。導電性材料１１２は、開口１０６の残っている部分を少なくとも部分的に充填するに十分な厚さに形成することができる。図１Ｃに示すように、開口１０６の一部は、導電性材料１１２が半導体構造１００の上に形成された後も、充填されないままにすることができる（すなわち、非充填領域１１６）。一例であって限定はされないが、導電性材料１１２は、銀から形成することができ、約５ｎｍ〜約３０ｎｍ、特に、約１０ｎｍ〜約２０ｎｍの厚さにすることができる。
ライナー材料１１０および導電性材料１１２の厚さは、材料の所望の比に基づいて選択することができる。ライナー材料１１０が白金を含み、導電性材料１１２が銀を含む実施形態においては、ライナー材料１１０の導電性材料１１２に対する比は、約１〜２以下とすることができる。
図１Ｄを参照すると、ライナー材料１１０（破線で図示）が導電性材料１１２と合金を形成する材料を含む場合の実施形態においては、任意で、焼鈍を行い、ライナー材料１１０および導電性材料１１２の合金を形成することができる。ライナー材料１１０と導電性材料１１２とが反応することによって、金属間化合物が形成される。例えば、導電性材料１１２は銀を含み、ライナー材料１１０は、例えば白金、アルミニウム、すず、銅、イリジウム、チタニウム、ニッケル、コバルト、ルテニウム、およびロジウムのうちの少なくとも１つの材料（銀と反応して合金を形成する）を含むことができる。一例であって限定はされないが、焼鈍過程は、半導体構造１００を約１００℃〜約５００℃の温度、特に、約２００℃の温度に曝露することを含むことができる。焼鈍の間に、合金を含む材料１１４（破線で図示）が導電性材料１１２と、導電性材料１１２の残り（すなわち、合金となっていない）の部分の下にある材料１０４との界面において形成されることがある。この合金は、ライナー材料１１０および導電性材料１１２の実質的に均一な混合物、または、ライナー材料１１０の導電性材料１１２に対する比が異なる領域を含む不均質な混合物であってもよい。ライナー材料１１０が白金を含み、導電性材料１１２が銀を含む実施形態においては、半導体構造１００は、白金と銀とが結合し銀−白金合金を形成する約２００℃の温度に曝露することができる。ライナー材料１１０は少なくとも実質的に完全に導電性材料１１２と合金化して、材料１１４を形成することもできるし、または、ライナー材料１１０の一部を、材料１１４と材料１０４の表面との間の界面、存在する場合には電極材料１０８との界面に残すこともできる。
ライナー材料１１０が導電性材料１１２と合金を形成しない材料から形成される実施形態においては、焼鈍過程を迂回することができ、ライナー材料１１０を、導電性材料１１２と材料１０４との間、存在する場合は電極材料１０８（図１Ｃに図示）との間の界面に残すことができる。例えば、導電性材料１１２は銀を含むことができ、ライナー材料１１０はタンタルを含むことができ、タンタルは、銀と、材料１０４との間、存在する場合は電極材料１０８との間に配することができる。
半導体構造１００の露呈された表面には、例えば化学機械研磨（ＣＭＰ）過程または機械研磨過程の形で、いわゆる研磨過程などの材料の除去過程を施し、図１Ｅに示すような相互接続子１２０を形成することができる。例えば、採用する過程は、ライナー材料１１０、導電性材料１１２、および存在する場合は材料１０４の上に重なる、材料１１４（図１Ｄ）のそれぞれの部分を除去するのに使用することができる。さらに、その過程は、少なくとも、導電性材料１１２、ライナー材料１１０、および存在する場合は材料１０４のうちの少なくとも１つを、開口１０６の非充填領域１１６（図１Ｄ）に再配分するのに使用し、開口１０６を実質的に完全に充填することができる。特定の理論に従うことを望んではいないが、研磨過程中に、導電性材料１１２ならびに任意のライナー材料１１０および材料１１４などの展性材料は、ボイド（例えば、非充填領域１１６）内に機械的に押されるかまたは再配分されると、その結果開口１０６の非充填領域１１６が充填されることが考えられる。しかしながら、研磨過程中に展性材料にかかる機械的圧力によって、展性材料が開口１０６の外に引き出されることが起こる場合がある。そのような機械的圧力は、開口１０６の一部を充填されないままにするか、導電性材料１１２と下にある材料（すなわち、材料１０４、または存在する場合は電極材料１０８）との接着を改善することで、実質的に低減または取り除くことができる。例えば、導電性材料１１２が、下にある領域（例えば、電極材料１０８）と弱い接着性を示す材料（例えば、銀）から形成されている実施形態においては、ライナー材料１１０は、実質的に導電性材料１１２と下にある領域との接着性を実質的に改善することによって、導電性材料１１２が、機械的圧力によって開口１０６から除去されることを防ぐことができる。
研磨過程は、従来からある化学機械研磨装置およびスラリーを使用した化学機械研磨過程とすることができ、展性のある材料（例えば、導電性材料１１２および、任意で、ライナー材料１１０）を開口１０６の非充填領域１１６に再配分可能にして相互接続子１２０を形成する。そのようなスラリーは、例えば、中性または、実質的に酸化剤を含まないわずかに塩基性のｐＨのアルミナ系スラリーとすることができる。研磨過程は、従来からある化学機械研磨装置、および化学スラリーに代えて水（例えば、脱イオン水）を使用した機械研磨過程とすることもできる。化学的エッチング剤を添加せずに、研磨過程内の液体成分に水を使用することによって、そのような材料を実質的に除去することなく、導電性材料１１２、存在する場合はライナー材料１１０を開口１０６の非充填領域に再配分することが可能である。
相互接続子１２０を形成した後、別の焼鈍過程を、任意で行うこともできる。一例であって限定はされないが、この焼鈍は、図１Ｅの半導体構造１００を約１００℃〜約５００℃の温度、特に、約２００℃に曝露することを含むことができる。この焼鈍過程は、上述のように、相互接続子１２０の材料（導電性材料１１２およびライナー材料１１０）の合金を結果的に形成することがある。焼鈍後、相互接続子１２０は、導電性材料１１２、ライナー材料１１０、および合金の領域を含むこともできるし、あるいは実質的な合金を含むこともできる。
簡略化を目的として、図１Ａ〜１Ｅに関して説明した方法は、単一の相互接続子１２０を形成する方法を示している。しかしながら、複数の相互接続子、または金属配線（例えば、メタライゼーション層）のネットワークを、図１Ａ〜１Ｅに関して説明した方法によって形成することは、当業者であれば理解し得るであろう。相互接続子１２０が多様な半導体デバイス内に配置し得ることは、当業者であれば理解し得るであろう。例えば、相互接続子１２０は、トランジスタ、コンデンサなどの電気的に接続される能動デバイスに使用することもできる。相互接続子１２０は、能動デバイスなどの電気的に接続されている金属配線のネットワークの一部を含むことができる。
図２Ａ〜２Ｅは、半導体構造２００の簡略化した部分断面図であり、相互接続子を形成する方法の別の実施形態を示している。図２Ａに示したように、半導体構造２００は、基板２０２の上に重なる材料２０４内に、開口２０６を含んで形成することができる。開口２０６の幅Ｗ２は、約１００ｎｍ未満、特に約２０ｎｍ未満にすることができる。開口２０６は、材料２０４、またはもし存在する場合は、材料２０４と基板２０２との間に配された任意の電極材料２０８の表面を露呈させることができる。図２Ａに示した半導体構造２００は、図１Ａに示した半導体構造１００と実質的に同じ方法を使用して形成することができる。図２Ａ〜２Ｅには、電極材料２０８が存在することを示しているが、電極材料２０８は任意であり、材料２０４が直接基板２０２と接触し、開口２０６が少なくとも部分的に材料２０４を通して伸びていてもよい。
図２Ｂを参照すると、導電性材料２１２は、半導体構造２００の上方（例えば、材料２０４および存在すれば電極材料２０８のそれぞれの露呈された表面の上方）に形成することができる。導電性材料２１２は、物理気相析出過程または物理析出過程といった従来からある析出過程を使用し、銀（Ａｇ）もしくはその合金またはその混合物から形成することができる。従来からある気相析出過程（例えば、化学気相析出および物理気相析出）は、微小な開口（例えば、少なくとも１つの寸法が２０ｎｍ以下の開口）に銀を効果的に析出できないかもしれない。このような、開口２０６の少なくとも１つの寸法（例えば幅Ｗ２）が約２０ｎｍ以下の実施形態では、スパッタ過程を使用し、開口２０６の範囲内で導電性材料２１２を形成することができる。限定はされない一例として、導電性材料２１２は、半導体構造２００の全体に露呈された表面の上に実質的に対応して析出することができる。導電性材料２１２は、開口２０６を少なくとも部分的に充填するに十分な厚さに形成することができる。開口２０６の一部は、導電性材料２１２の配された後も、充填されないままにすることができる（すなわち、非充填領域２１６）。一例であって限定はされないが、導電性材料２１２は、銀から形成することができ、約５ｎｍ〜約３０ｎｍ、特に、約１０ｎｍ〜約２０ｎｍの厚さにすることができる。
図２Ｃを参照すると、ライナー材料２１０は、導電性材料２１２の表面の上に形成することができる。ライナー材料２１０は、さらに詳細に説明されるが、完成した相互接続子の上に形成することができる上部電極（図示せず）との、接着をし易くするおよび／または接触抵抗を下げる材料から形成することができる。例えば、ライナー材料２１０は、白金、アルミニウム、すず、銅、イリジウム、チタニウム、ニッケル、コバルト、ルテニウム、およびロジウムのうちの少なくとも１つから形成することができる。ライナー材料２１０は、化学気相析出過程、物理気相析出過程、またはスパッタ過程といった従来からある析出過程を使用して形成することができる。図２Ｃに示したように、ライナー材料２１０が導電性材料２１２の上に形成された後に、開口２０６の非充填領域２１６の一部を残すこともできる。一例であって限定はされないが、ライナー材料２１０は、約０．５〜約２０ｎｍ、特に、約１ｎｍ〜約５ｎｍの厚さに形成することができる。
ライナー材料２１０および導電性材料２１２の厚さは、材料の所望の比に基づいて選択することができる。ライナー材料２１０に白金を含み、導電性材料２１２に銀を含む実施形態においては、ライナー材料２１０の導電性材料２１２に対する比は、約１〜２以下とすることができる。
図２Ｄを参照すると、ライナー材料２１０（破線で図示）が導電性材料２１２と合金を形成する材料を含む実施形態においては、焼鈍過程を任意で行い、導電性材料２１２とライナー材料２１０との合金を形成することができる。例えば、導電性材料２１２は銀を含み、ライナー材料２１０は、例えば白金、アルミニウム、すず、銅、イリジウム、チタニウム、ニッケル、コバルト、ルテニウム、およびロジウムのうちの少なくとも１つの材料（銀と反応して合金を形成する）を含むことができる。一例であって限定はされないが、焼鈍過程は、半導体構造２００を約１００℃〜約５００℃、特に、約２００℃の温度に曝露することを含むことができる。焼鈍過程の間に、導電性材料２１２およびライナー材料２１０の少なくとも一部が、被覆され、合金を含む材料２１４（破線で図示）が形成されることがある。この材料２１４内の合金は、ライナー材料２１０と導電性材料２１２との実質的に均一な混合物、または、ライナー材料２１０の導電性材料２１２に対する比が異なる領域を含む不均質な混合物であってもよい。ライナー材料１１０が白金を含み、導電性材料２１２が銀を含む実施形態においては、半導体構造２００は、白金と銀とが結合し銀−白金合金を形成するように約２００℃の温度に曝露することができる。ライナー材料２１０は少なくとも実質的に完全に導電性材料２１２と合金化して、材料２１４を形成することもできるし、または、ライナー材料２１０の一部を、材料２１４を被覆して残すこともできる。
ライナー材料２１０が導電性材料２１２と合金を形成しない材料から形成される実施形態においては、焼鈍過程を省略することができ、ライナー材料２１０を、導電性材料２１２（図２Ｃに図示）上に残すことができる。例えば、導電性材料２１２は、銀を含むことができ、ライナー材料２１０は、タンタルを含むことができ、タンタルは、銀の上に配することができる。
半導体構造２００の露呈された表面には、例えば化学機械研磨（ＣＭＰ）過程または機械研磨過程の形で、いわゆる研磨過程などの材料の除去過程を施し、図２Ｅに示すような相互接続子２２０を形成することができる。例えば、採用する過程は、材料２０４の上に重なる、導電性材料２１２および存在する場合は材料１１４および／またはライナー材料２１０（図２Ｄ）のそれぞれの一部を除去するのに使用することができる。さらに、その研磨過程は、少なくとも、導電性材料２１２、材料２１４、および／またはライナー材料２１０の１つを、開口２０６の非充填領域２１６（図２Ｄ）に再配分するのに使用し、開口２０６を実質的に完全に充填することができる。特定の理論に従うことを望んではいないが、研磨過程中に、展性材料（例えば、導電性材料２１２ならびに任意のライナー材料２１０および／または材料２１４）は、ボイド（例えば、開口２０６の非充填領域２１６）内に機械的に押されるかまたは再配分されると、その結果開口２０６の非充填領域２１６を充填することが考えられる。しかしながら、研磨過程中に展性材料にかかる機械的圧力によって、展性材料が開口２０６の外に引き出されることが起こる場合がある。そのような機械的圧力は、開口２０６の一部を充填されないままにするか、導電性材料２１２と下にある材料（すなわち、材料２０４、または存在する場合は電極材料２０８）との接着を改善することで、実質的に低減または取り除くことができる。研磨過程は、図１Ｅに関して先に議論したように、化学機械研磨過程または機械研磨過程とすることができる。
相互接続子２２０を形成した後、別の焼鈍過程を、任意で行うこともできる。一例であって限定はされないが、この焼鈍過程は、半導体構造２００を約１００℃〜約５００℃、特に、約２００℃の温度に曝露することを含むことができる。この焼鈍過程は、上述のように、相互接続子２２０の材料（導電性材料２１２およびライナー材料２１０）の合金を結果的に形成することがある。焼鈍後、相互接続子２２０は、導電性材料２１２、ライナー材料２１０および合金の領域を含むこともできるし、あるいは実質的な合金を含むこともできる。
簡略化を目的として、図２Ａ〜２Ｅに関して説明した方法は、単一の相互接続子２２０を形成する方法を示している。しかしながら、複数の相互接続子、または金属配線（例えば、メタライゼーション層）のネットワークを、図２Ａ〜２Ｅに関して説明した方法によって形成することは、当業者であれば理解し得る。相互接続子２２０が多様な半導体デバイス内に配置し得ることは、当業者であれば理解し得る。例えば、相互接続子２２０は、トランジスタ、コンデンサなどの電気的に接続される能動デバイスに使用することもできる。相互接続子２２０は、能動デバイスなどの電気的に接続されている金属配線のネットワークの一部を含むことができる。
図３Ａ〜３Ｄは、半導体構造３００の簡略化した部分断面図であり、導電性ブリッジランダムアクセスメモリ（ＣＢＲＡＭ）デバイスの電極３１１といった半導体デバイス用の導電性素子を形成する方法の実施形態を示している。ＣＢＲＡＭは、複数のメモリセルを含むことができ、その１つは、図３Ａに示されている。ＣＢＲＡＭセル３３０は、第１の電極３０８および第２の電極３１１の間に配された、メモリ材料３０９を含むことができる。例えば、さらに詳細に説明されるように、メモリ材料３０９は、下にある材料または開口３０６の露呈された表面の上に配することができる。メモリ材料３０９および第２の電極３１１は、第１および第２の電極３０８および３１１の間の電気的接合を提供する半導体構造３０３の上に重なることができる。第２の電極３１１は銀から形成することができる。
特定の理論に従うことを望んではいないが、ＣＢＲＡＭセル３３０の動作は、メモリ材料３０９内への銀の電子的移動によって形成される導電性ブリッジの選択的形成と分解とに起因して起こると考えられる。ゆえに、第２の電極３１１の析出中に、メモリ材料３０９内への銀イオンの拡散を制御することは重要である。
図３Ｂ〜３Ｄは、図３Ａに示したＣＢＲＡＭセル３３０を形成する方法の実施形態を示している。図３Ｂ１に示すように、半導体構造３００は、誘電性材料３０４内に開口３０６を含み、開口３０６が、第１の電極３０８の上に重なる層間誘電性材料３０５の内の導電性構造３０３の上に重なるように形成することができる。第１の電極３０８は、タングステン、白金、窒化チタン（ＴｉＮ）、またはニッケルなどの導電性材料から形成することができる。第１の電極３０８は、化学気相析出過程または原子層析出過程などの従来からある析出過程を使用して基板（図示せず）上に形成することができる。半導体構造３００は、導電性構造３０３のおよび層間誘電性材料３０５の表面の上に重なるメモリセル３０９を含むことができる。
層間誘電性材料３０５は、例えば、窒化ケイ素、二酸化ケイ素、または酸窒化ケイ素から形成することができる。層間誘電性材料３０５は、従来からある化学気相析出過程、原子層析出過程、または物理気相析出過程などの従来からある析出技術を使用し、第１の電極３０８上に形成することができる。
導電性構造３０３は、たとえば、窒化チタン、タングステン、窒化タングステン、タンタル、および窒化タンタルのうちの少なくとも１つの導電性材料から形成することができる。導電性構造３０３は、第１の電極３０８と電気的に接触して形成することができる。導電性構造３０３は、従来からある技術を使用し、層間誘電性材料３０５内に形成することができ、その詳細はこの技術分野において知られており、それゆえに、ここでは詳細に説明しない。例えば、従来からあるダマシン過程を使用し、層間誘電性材料３０５内に溝を形成し、層間誘電性材料３０５の上に導電性材料を形成してトレンチを充填し、化学機械研磨過程（ＣＭＰ）を行って層間誘電性材料３０５の上に重なる導電性材料の一部を除去することによって、層間誘電性材料３０５内に導電性構造３０３を形成することができる。
メモリ材料３０９は、セレン化ゲルマニウムもしくは硫化ゲルマニウムなどのカルコゲナイド材料、または高誘電率酸化物などの酸化物材料から形成することができる。好ましい高誘電率材料の例は、限定されるものではないが、二酸化ケイ素、酸化タンタル、酸化チタン、酸化窒素、酸化ジルコニウム、および酸化ハフニウムが含まれる。例えば、メモリ材料３０９は、物理気相析出過程、化学気相析出過程、または原子層析出過程などの従来からある析出過程を使用して析出させることができる。
誘電性材料３０４は、例えば、窒化ケイ素、テトラエチルオルトシリケート（ＴＥＯＳ）二酸化ケイ素、または酸窒化ケイ素から形成することができる。誘電性材料３０４は、化学気相析出過程、原子層析出過程、または物理気相析出過程などの従来からある析出過程を使用し、層間誘電性材料３０５および導電性構造３０３の上に形成することができる。いくつかの実施形態では、誘電性材料３０４は、一体構造として形成することができる。また他の実施形態では、誘電性材料３０４は、破線で示すように、複数の材料３０４Ａ、３０４Ｂ、３０４Ｃを含む積層構造として形成することができる。例えば、材料３０４Ａおよび３０４Ｃは窒化ケイ素から形成し、材料３０４Ｂはテトラエチルオルトシリケートから形成することができる。
開口３０６は、例えば、集積回路製造の技術分野において知られている、従来からあるフォトリソグラフィー技術（例えばマスキングおよびエッチング）を使用し、誘電性材料３０４の一部を除去することによって、誘電性材料３０４内に形成することができる。開口３０６を形成するために除去された誘電性材料３０４の部分は、開口３０６が導電性構造３０３の表面、そして任意で、導電性構造３０３の表面に隣接する層間誘電性材料３０５の表面を露呈するように、導電性構造３０３の上に重なることができる。一例であって限定はされないが、開口３０６の幅Ｗ３は、約１００ｎｍ未満、特に約２０ｎｍ未満とすることができる。
図３Ｂ２を参照すると、メモリ材料３０９は、誘電性材料３０４および誘電性材料３０４内に開口３０６を形成した後に、誘電性材料３０４の側面ならびに導電性構造３０３および層間誘電性材料３０５の表面の上に、代わりに形成することもできる。図３Ｂ１に関して先に議論したように、メモリ材料３０９は、物理気相析出過程、化学気相析出過程、または原子層析出過程などの従来からある析出過程を使用し、セレン化ゲルマニウムもしくは硫化ゲルマニウムなどのカルコゲナイド材料、または高誘電率酸化材料などの酸化物材料から形成することができる。
メモリ材料３０９の析出後、焼鈍過程を任意で行うことができる。一例であって限定はされないが、焼鈍は、半導体構造３００を約１００℃〜約５００℃の温度、特に約２００℃の温度に曝露することを含むことができる。
図３Ｃに示したように、銀を含む導電性材料３１２は、メモリ材料３０９の上に形成することができる。簡略化のために、半導体構造３００は、開口３０６内の表面の上および誘電性材料３０４の表面の上に配されたメモリ材料３０９（破線で図示）を用いて示されている。しかしながら、構成されている様に、図３Ｂ１に示すように、メモリ材料３００は、層間誘電性材料３０５と誘電性材料３０４との間、メモリ材料３０９に配することもできる。
物理気相析出過程（ＰＶＤ）や化学気相析出過程（ＣＶＤ）などの従来からある気相析出過程によって銀を形成することは、第２電極３１１の形成中に、銀のメモリ材料３０９内への好ましくない拡散を引き起こすかもしれない。そのような銀の拡散は、ＣＢＲＡＭデバイスのセル間過程における変動をもたらすことがある。ゆえに、導電性材料３１２は、従来からあるスパッタ過程を使用して銀（Ａｇ）または銀合金から形成することができる。一例であって限定はされないが、導電性材料３１２は、メモリ材料３０９の全体に露呈された表面の上に実質的に対応して析出することができる。導電性材料３１２の厚さは、開口３０６の一部が充填されないままにすることができる（すなわち非充填領域３１６）。一例であって限定はされないが、導電性材料３１２は約１０ｎｍ〜約２０ｎｍの厚さに形成することができる。
図３Ｄを参照すると、ライナー材料３１０は、導電性材料３１２の表面の上に形成することができる。例えば、ライナー材料３１０は、白金、タンタル、アルミニウム（Ａｌ）、鉛（Ｓｂ）、銅、イリジウム、チタニウム、ニッケル、コバルト、ルテニウム、およびロジウムのうちの少なくとも１つから形成することができる。ライナー材料３１０は、化学気相析出過程、物理気相析出過程、またはスパッタ過程などの従来からある析出過程を使用して形成することができる。一例であって限定はされないが、ライナー材料３１０は、約０．５ｎｍ〜約２０ｎｍ、特に約１ｎｍ〜約５ｎｍの厚さに形成することができる。
現在他の材料に対して銀を選択的に除去するためのエッチング剤が無いため、望ましくない領域からの銀の除去は、複雑であるかもしれない。ゆえに、図３Ｄに関して説明したように、半導体構造３００の露呈した表面に研磨過程を施すことによって、材料（すなわち、導電性材料３１２およびライナー材料３１０）は、誘電性材料３０４の上面からボイド（例えば、開口３０６の非充填領域３１６）内に押されるかまたは再配分されることができる。研磨過程の間に、非充填領域３１６（図３Ｃおよび３Ｄ）を充填し、図３Ａに示す第２の電極３１１を形成することができる。任意で、その後に焼鈍過程して、導電性材料３１２およびライナー材料３１０の合金を形成することもできる。例えば、ライナー材料３１０が白金、アルミニウム（Ａｌ）、鉛（Ｓｂ）、銅、イリジウム、チタニウム、ニッケル、コバルト、ルテニウム、およびロジウムを含む実施形態においては、焼鈍過程により合金を形成することができる。導電性材料３１２の析出前に焼鈍を行う実施形態では、この段階で焼鈍過程を省略することができる。焼鈍過程は、半導体構造３００を約１００℃〜約５００℃、特に約２００℃の温度に曝露することを含むことができる。一例であって限定はされないが、導電性材料３１２は銀から形成することができ、ライナー材料３１０は白金から形成し、さらに焼鈍過程の間に銀−白金合金から形成することができる。合金の大部分または実質的に全部の合金は、相互接続子３２０がメモリ材料３０９に接触または接着する部分が実質的に銀を含むように、相互接続子３２０の領域内でメモリ材料３０９の表面に対向して位置することができる。
図３Ａ〜３Ｄには、ＣＢＲＡＭセル３３０内における銀含有導電性素子（すなわち、第２電極３１１）を形成する方法の実施形態が示されている。しかしながら、そのような方法は、多様な半導体構造およびデバイス内の別の導電性素子を形成するにも利用することができることは、当業者であれば理解し得るであろう。
＜実施例＞
実施例１
シリコンウェハを被覆する二酸化ケイ素材料内に、複数の溝を形成した。各複数の溝は、約５０ｎｍの深さとした。従来からあるスパッタ過程によってシリコンウェハの表面に銀を堆積させた。このスパッタ過程は、市販のスパッタコート装置によって行った。銀をシリコンウェハの表面に約２分間スパッタした。その間に銀の厚さは約１５ｎｍに達した。その後、同じスパッタコート装置によって、銀の上に白金を形成した。白金をシリコンウェハの表面に約３０秒間スパッタした。その間に白金の厚さは約６ｎｍに達した。
脱イオン水および市販の研磨パッドを使用し、銀および白金を形成したシリコンウェハの機械研磨過程を行った。この機械研磨過程の間は、化学スラリーは使用しなかった。白金表面の研磨は、約１００ＲＰＭの回転速度の研磨パッドで行った。機械研磨過程後、走査型電子顕微鏡（ＳＥＭ）を使用し、材料（すなわち、銀および白金）で溝が実質的に充填されていることを確認した。
その後、市販の工業用オーブンを使用し、焼鈍を行った。工業用オーブンを２００℃に設定し、表面に銀および白金を形成したシリコンウェハを約１０分間その中に入れた。焼鈍後の銀−白金合金は、実質的に平坦で低い抵抗を有していた。
本発明は、種々の修正および代替形態が可能であり、ここでは、特定の実施形態を、図中の例で示し、その詳細な説明を行った。しかしながら、本発明は、開示された特定の形態に限定されるものではない。正しくは、本発明は、以下に添付の特許請求の範囲および法的に等価な書面において定義される発明の範囲内に含まれる、修正、均等物、および代替形態を全て網羅する。

Claims (20)

  1. 半導体構造を形成する方法であって、
    誘電性材料の側壁によって画定される少なくとも１つの開口を含む構造の上に、第１の導電性材料を形成することと、
    前記第１の導電性材料の上に第２の導電性材料を形成することと、
    前記構造を焼鈍して、前記第１の導電性材料および前記第２の導電性材料の少なくとも一部を含む材料を形成することと、研磨過程を行って、前記第１の導電性材料および前記第２の導電性材料のうちの少なくとも１つを前記少なくとも１つの開口の非充填領域に実質的に再分配することと、のうちの少なくとも１つを実行することと、
    を含む、方法。
  2. 誘電性材料の側壁によって画定される少なくとも１つの開口を含む構造の上に第１の導電性材料を形成することは、前記誘電性材料の前記側壁およびその間の電極の表面の上に前記第１の導電性材料を形成することを含む、請求項１に記載の方法。
  3. 誘電性材料の側壁によって画定される少なくとも１つの開口を含む構造の上に第１の導電性材料を形成することは、約２０ｎｍ未満の少なくとも１つの寸法を有する前記少なくとも１つの開口の上に前記第１の導電性材料を形成することを含む、請求項１に記載の方法。
  4. 前記第１の導電性材料の上に第２の導電性材料を形成することは、前記少なくとも１つの開口を実質的に充填することなく、前記第１の導電性材料の上に銀を形成することを含む、請求項１に記載の方法。
  5. 前記構造を焼鈍して、前記第１の導電性材料および前記第２の導電性材料の少なくとも一部を含む材料を形成することは、前記構造を焼鈍して、銀およびタンタルの混合物を含む材料を形成することを含む、請求項１に記載の方法。
  6. 前記構造を焼鈍して、前記第１の導電性材料および前記第２の導電性材料の少なくとも一部を含む材料を形成することは、前記構造を焼鈍して、銀、ならびに白金、アルミニウム、すず、銅、イリジウム、チタニウム、ニッケル、コバルト、ルテニウム、およびロジウムのうちの少なくとも１つからなる合金を含む材料を形成することを含む、請求項１に記載の方法。
  7. 前記構造を焼鈍して、前記第１の導電性材料および前記第２の導電性材料の少なくとも一部を含む材料を形成することは、前記構造を約２００℃〜約６００℃の温度に曝露することを含む、請求項１に記載の方法。
  8. 研磨過程を行って、前記第１の導電性材料および前記第２の導電性材料のうちの少なくとも１つを前記少なくとも１つの開口の非充填領域に実質的に再分配することは、前記少なくとも１つの開口を前記第１の導電性材料および前記第２の導電性材料のうちの少なくとも１つで実質的に充填することと、前記少なくとも１つの開口に隣接する前記誘電性材料の表面から材料を除去することと、のうちの少なくとも１つ含む、請求項１に記載の方法。
  9. 研磨過程を行って、前記第１の導電性材料および前記第２の導電性材料のうちの少なくとも１つを前記少なくとも１つの開口の非充填領域に再分配することは、水からなる液体成分を使用して前記研磨過程を行うことを含む、請求項１に記載の方法。
  10. 前記誘電性材料の側壁によって画定される前記少なくとも１つの開口を含む前記構造の上にメモリ材料を形成することをさらに含む、請求項１に記載の方法。
  11. 前記構造の上にメモリ材料を形成することは、前記構造の上にカルコゲナイド材料および酸化物材料のうちの少なくとも１つを形成することを含む、請求項１０に記載の方法。
  12. 前記構造の上にメモリ材料を形成することは、前記構造の上に、硫化ゲルマニウム、セレン化ゲルマニウム、酸化ケイ素、酸化タンタル、酸化チタニウム、酸化窒素、酸化ジルコニウム、および酸化ハフニウムのうちの少なくとも１つを形成することを含む、請求項１０に記載の方法。
  13. 誘電性材料の側壁によって画定される少なくとも１つの開口を含む構造の上に第１の導電性材料を形成することは、１：１〜約２０：１のアスペクト比を有する前記少なくとも１つの開口を形成することを含む、請求項１に記載の方法。
  14. 構造の上に第１の導電性材料を形成することは、前記構造の上に銀を含む前記第１の導電性材料を形成することを含む、請求項１に記載の方法。
  15. 構造の上に第１の導電性材料を形成することは、前記構造の上に、白金、タンタル、アルミニウム、すず、銅、イリジウム、チタニウム、ニッケル、コバルト、ルテニウム、およびロジウムのうちの少なくとも１つを含む前記第１の導電性材料を形成することを含む、請求項１に記載の方法。
  16. 前記第１の導電性材料の上に第２の導電性材料を形成することは、前記第１の導電性材料の上に銀を含む前記第２の導電性材料を形成することを含む、請求項１に記載の方法。
  17. 前記第１の導電性材料の上に第２の導電性材料を形成することは、前記第１の導電性材料の上に、白金、タンタル、アルミニウム、すず、銅、イリジウム、チタニウム、ニッケル、コバルト、ルテニウム、およびロジウムのうちの少なくとも１つを含む前記第２の導電性材料を形成することを含む、請求項１に記載の方法。
  18. 電極の上に重なる導電性構造と、
    前記導電性構造と接触しているカルコゲナイド材料および酸化物材料のうちの少なくとも１つと、
    カルコゲナイド材料および酸化物材料のうちの前記少なくとも１つの上に重なる導電性材料であって、銀およびタンタル、ならびに別の材料を含む少なくとも１つの領域を含む、導電性材料と、
    を含んでいる、半導体構造。
  19. 前記導電性材料は、前記銀の上に重なるタンタルを含む、請求項１８に記載の半導体構造。
  20. 前記電極の上に重なる前記導電性構造は、銀、ならびに、白金、アルミニウム、すず、銅、イリジウム、チタニウム、ニッケル、コバルト、ルテニウム、およびロジウムのうちの少なくとも１つの合金を含む、請求項１８または請求項１９に記載の半導体構造。
JP2013558103A 2011-03-17 2012-03-13 少なくとも１つの導電性素子を形成する方法、半導体構造を形成する方法、メモリセルおよび関連する半導体構造を形成する方法 Active JP5582326B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/050,725 US8524599B2 (en) 2011-03-17 2011-03-17 Methods of forming at least one conductive element and methods of forming a semiconductor structure
US13/050,725 2011-03-17
PCT/US2012/028878 WO2012125610A2 (en) 2011-03-17 2012-03-13 Methods of forming at least one conductive element, methods of forming a semiconductor structure, methods of forming a memory cell and related semiconductor structures

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2014135499A Division JP5805275B2 (ja) 2011-03-17 2014-07-01 導電性材料を含む半導体構造及びメモリセル

Publications (2)

Publication Number Publication Date
JP2014508422A true JP2014508422A (ja) 2014-04-03
JP5582326B2 JP5582326B2 (ja) 2014-09-03

Family

ID=46827755

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2013558103A Active JP5582326B2 (ja) 2011-03-17 2012-03-13 少なくとも１つの導電性素子を形成する方法、半導体構造を形成する方法、メモリセルおよび関連する半導体構造を形成する方法
JP2014135499A Active JP5805275B2 (ja) 2011-03-17 2014-07-01 導電性材料を含む半導体構造及びメモリセル

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2014135499A Active JP5805275B2 (ja) 2011-03-17 2014-07-01 導電性材料を含む半導体構造及びメモリセル

Country Status (8)

Country Link
US (5) US8524599B2 (ja)
EP (1) EP2686875B1 (ja)
JP (2) JP5582326B2 (ja)
KR (1) KR101481934B1 (ja)
CN (2) CN103503116A (ja)
SG (1) SG193501A1 (ja)
TW (2) TWI446489B (ja)
WO (1) WO2012125610A2 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8524599B2 (en) 2011-03-17 2013-09-03 Micron Technology, Inc. Methods of forming at least one conductive element and methods of forming a semiconductor structure
US9412790B1 (en) * 2012-12-04 2016-08-09 Crossbar, Inc. Scalable RRAM device architecture for a non-volatile memory device and method
US9947722B2 (en) 2016-03-16 2018-04-17 Toshiba Memory Corporation Semiconductor memory device
US9991122B2 (en) * 2016-08-31 2018-06-05 Micron Technology, Inc. Methods of forming semiconductor device structures including two-dimensional material structures
CN107123600A (zh) * 2017-05-19 2017-09-01 武汉新芯集成电路制造有限公司 一种改善晶圆表面缺陷的刻蚀方法
US20220277994A1 (en) * 2021-02-26 2022-09-01 Taiwan Semiconductor Manufacturing Co., Ltd. Conductive feature of semiconductor device and method of forming same

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002237493A (ja) * 1994-02-21 2002-08-23 Toshiba Corp 半導体装置の製造方法
JP2002261099A (ja) * 2001-02-27 2002-09-13 Tokyo Electron Ltd 半導体装置及び半導体装置の配線形成方法
US20040038523A1 (en) * 2002-01-30 2004-02-26 Michael Kozhukh Interconnect structures in a semiconductor device and processes of formation
JP2004214654A (ja) * 2002-12-30 2004-07-29 Samsung Electronics Co Ltd 二重キャッピング膜を有する半導体素子の配線及びその形成方法
JP2004235620A (ja) * 2003-01-07 2004-08-19 Toshiba Corp 半導体装置
JP2005513780A (ja) * 2001-11-19 2005-05-12 マイクロン テクノロジー インコーポレイテッド 集積回路において使用する電極構造
JP2006507675A (ja) * 2002-11-23 2006-03-02 インフィネオン テクノロジーズ アクチエンゲゼルシャフト 金属、特に銅を電着する方法、この方法の使用、および集積回路構造
JP2007027769A (ja) * 2005-07-20 2007-02-01 Samsung Electronics Co Ltd 二重キャッピング膜を有する半導体素子の配線及びその形成方法
US20080253165A1 (en) * 2007-04-10 2008-10-16 Philippe Blanchard Method of Manufacturing a Memory Device, Memory Device, Cell, Integrated Circuit, Memory Module, and Computing System
JP2010165803A (ja) * 2009-01-14 2010-07-29 Toshiba Corp 半導体記憶装置の製造方法及び半導体記憶装置

Family Cites Families (56)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4400200C2 (de) * 1993-01-05 1997-09-04 Toshiba Kawasaki Kk Halbleitervorrichtung mit verbesserter Verdrahtungsstruktur und Verfahren zu ihrer Herstellung
US5719447A (en) 1993-06-03 1998-02-17 Intel Corporation Metal alloy interconnections for integrated circuits
DE19640273C1 (de) * 1996-09-30 1998-03-12 Siemens Ag Verfahren zur Herstellung barrierenfreier Halbleiterspeicheranordnungen
US6143655A (en) 1998-02-25 2000-11-07 Micron Technology, Inc. Methods and structures for silver interconnections in integrated circuits
US6100194A (en) 1998-06-22 2000-08-08 Stmicroelectronics, Inc. Silver metallization by damascene method
US6165864A (en) * 1998-07-28 2000-12-26 Siemens Aktiengesellschaft Tapered electrode for stacked capacitors
US6465345B1 (en) * 1999-05-28 2002-10-15 Advanced Micro Devices, Inc. Prevention of inter-channel current leakage in semiconductors
US6610151B1 (en) 1999-10-02 2003-08-26 Uri Cohen Seed layers for interconnects and methods and apparatus for their fabrication
US6569699B1 (en) * 2000-02-01 2003-05-27 Chartered Semiconductor Manufacturing Ltd. Two layer mirror for LCD-on-silicon products and method of fabrication thereof
US7253076B1 (en) * 2000-06-08 2007-08-07 Micron Technologies, Inc. Methods for forming and integrated circuit structures containing ruthenium and tungsten containing layers
US6482736B1 (en) * 2000-06-08 2002-11-19 Micron Technology, Inc. Methods for forming and integrated circuit structures containing enhanced-surface-area conductive layers
US6696360B2 (en) * 2001-03-15 2004-02-24 Micron Technology, Inc. Barrier-metal-free copper damascene technology using atomic hydrogen enhanced reflow
US6757971B2 (en) 2001-08-30 2004-07-06 Micron Technology, Inc. Filling plugs through chemical mechanical polish
US6511906B1 (en) 2001-08-30 2003-01-28 Micron Technology, Inc. Selective CMP scheme
US6586761B2 (en) * 2001-09-07 2003-07-01 Intel Corporation Phase change material memory device
KR20030023143A (ko) 2001-09-12 2003-03-19 주식회사 하이닉스반도체 반도체 소자 및 그 제조 방법
US6794704B2 (en) * 2002-01-16 2004-09-21 Micron Technology, Inc. Method for enhancing electrode surface area in DRAM cell capacitors
JP2003289134A (ja) * 2002-03-28 2003-10-10 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP2004040742A (ja) 2002-07-01 2004-02-05 Emuka:Kk ドアスコープ画像拡大表示ユニット
WO2004017438A1 (en) * 2002-08-14 2004-02-26 Intel Corporation Adhesive material for programmable device
US7902062B2 (en) * 2002-11-23 2011-03-08 Infineon Technologies Ag Electrodepositing a metal in integrated circuit applications
US20040155349A1 (en) 2003-01-07 2004-08-12 Naofumi Nakamura Semiconductor device and method of fabricating the same
US6740392B1 (en) 2003-04-15 2004-05-25 Micron Technology, Inc. Surface barriers for copper and silver interconnects produced by a damascene process
KR100725690B1 (ko) * 2003-07-08 2007-06-07 마츠시타 덴끼 산교 가부시키가이샤 반도체장치 및 그 제조방법
US6936545B1 (en) 2003-10-01 2005-08-30 Advanced Micro Devices, Inc. Organic memory cell formation on Ag substrate
US7189292B2 (en) 2003-10-31 2007-03-13 International Business Machines Corporation Self-encapsulated silver alloys for interconnects
US7118707B2 (en) 2004-03-31 2006-10-10 American Bullion Investment Company, Inc. Silver-platinum alloy and methods of manufacturing same
JP2006041453A (ja) 2004-06-22 2006-02-09 Ebara Corp 配線形成方法及び配線形成装置
JP4571836B2 (ja) * 2004-07-23 2010-10-27 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
CN1738026A (zh) * 2004-08-20 2006-02-22 松下电器产业株式会社 电介质存储器及其制造方法
US7098128B2 (en) * 2004-09-01 2006-08-29 Micron Technology, Inc. Method for filling electrically different features
DE102004047630A1 (de) 2004-09-30 2006-04-13 Infineon Technologies Ag Verfahren zur Herstellung eines CBRAM-Halbleiterspeichers
US20060084271A1 (en) 2004-10-20 2006-04-20 Yang Andy C Systems, methods and slurries for chemical mechanical polishing
US7189626B2 (en) * 2004-11-03 2007-03-13 Micron Technology, Inc. Electroless plating of metal caps for chalcogenide-based memory devices
JP5135798B2 (ja) * 2004-12-27 2013-02-06 日本電気株式会社 スイッチング素子、スイッチング素子の駆動方法、書き換え可能な論理集積回路、およびメモリ素子
CN100449709C (zh) * 2005-02-14 2009-01-07 东京毅力科创株式会社 基板处理方法、清洗方法、电子设备的制造方法和程序
KR100675280B1 (ko) * 2005-06-22 2007-01-29 삼성전자주식회사 반도체소자의 선택적 구리 합금 배선 및 그 형성방법
CN1929160A (zh) * 2005-09-07 2007-03-14 财团法人工业技术研究院 改善相变化存储器特性的方法及结构
JP2007157941A (ja) 2005-12-02 2007-06-21 Sony Corp 記憶素子及び記憶装置
JP4396621B2 (ja) 2005-12-02 2010-01-13 ソニー株式会社 記憶素子及び記憶装置
JP4485466B2 (ja) 2005-12-27 2010-06-23 株式会社神戸製鋼所 半導体装置の配線用金属薄膜及び半導体装置用配線
US7423282B2 (en) 2006-07-06 2008-09-09 Infineon Technologies Ag Memory structure and method of manufacture
CN100423283C (zh) * 2006-07-20 2008-10-01 复旦大学 一种新型的沟槽结构相变存储器
DE102006056620B4 (de) 2006-11-30 2010-04-08 Advanced Micro Devices, Inc., Sunnyvale Halbleiterstruktur und Verfahren zu ihrer Herstellung
CN100511685C (zh) * 2006-12-22 2009-07-08 上海宏力半导体制造有限公司 电容器装置及其制造方法
KR20080064605A (ko) * 2007-01-05 2008-07-09 삼성전자주식회사 상변화 메모리 소자 및 그 제조 방법
US20080265239A1 (en) * 2007-04-26 2008-10-30 Jan Boris Philipp Integrated circuit including spacer material layer
CN101312230B (zh) * 2007-05-25 2010-10-13 财团法人工业技术研究院 相变化存储装置及其制造方法
KR20090013419A (ko) * 2007-08-01 2009-02-05 삼성전자주식회사 상변화 기억 소자 및 그 형성 방법
WO2009117639A2 (en) 2008-03-20 2009-09-24 Interplex Nas, Inc. Press fit (compliant) terminal and other connectors with tin-silver compound
JP2010087094A (ja) * 2008-09-30 2010-04-15 Nec Electronics Corp 半導体装置及び半導体装置の製造方法
US8753933B2 (en) * 2008-11-19 2014-06-17 Micron Technology, Inc. Methods for forming a conductive material, methods for selectively forming a conductive material, methods for forming platinum, and methods for forming conductive structures
KR101279966B1 (ko) * 2008-12-29 2013-07-05 제일모직주식회사 금속 배선 연마용 ｃｍｐ 슬러리 조성물 및 이를 이용한 연마 방법
TWI401796B (zh) 2008-12-30 2013-07-11 Ind Tech Res Inst 導通微通道記憶體元件及其製造方法
US8134138B2 (en) 2009-01-30 2012-03-13 Seagate Technology Llc Programmable metallization memory cell with planarized silver electrode
US8524599B2 (en) 2011-03-17 2013-09-03 Micron Technology, Inc. Methods of forming at least one conductive element and methods of forming a semiconductor structure

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002237493A (ja) * 1994-02-21 2002-08-23 Toshiba Corp 半導体装置の製造方法
JP2002261099A (ja) * 2001-02-27 2002-09-13 Tokyo Electron Ltd 半導体装置及び半導体装置の配線形成方法
JP2005513780A (ja) * 2001-11-19 2005-05-12 マイクロン テクノロジー インコーポレイテッド 集積回路において使用する電極構造
US20040038523A1 (en) * 2002-01-30 2004-02-26 Michael Kozhukh Interconnect structures in a semiconductor device and processes of formation
JP2006507675A (ja) * 2002-11-23 2006-03-02 インフィネオン テクノロジーズ アクチエンゲゼルシャフト 金属、特に銅を電着する方法、この方法の使用、および集積回路構造
JP2004214654A (ja) * 2002-12-30 2004-07-29 Samsung Electronics Co Ltd 二重キャッピング膜を有する半導体素子の配線及びその形成方法
JP2004235620A (ja) * 2003-01-07 2004-08-19 Toshiba Corp 半導体装置
JP2007027769A (ja) * 2005-07-20 2007-02-01 Samsung Electronics Co Ltd 二重キャッピング膜を有する半導体素子の配線及びその形成方法
US20080253165A1 (en) * 2007-04-10 2008-10-16 Philippe Blanchard Method of Manufacturing a Memory Device, Memory Device, Cell, Integrated Circuit, Memory Module, and Computing System
JP2010165803A (ja) * 2009-01-14 2010-07-29 Toshiba Corp 半導体記憶装置の製造方法及び半導体記憶装置

Also Published As

Publication number Publication date
US20120235106A1 (en) 2012-09-20
US20180114901A1 (en) 2018-04-26
US10411186B2 (en) 2019-09-10
JP5805275B2 (ja) 2015-11-04
CN107275282A (zh) 2017-10-20
EP2686875A4 (en) 2014-09-03
TW201244005A (en) 2012-11-01
US10862030B2 (en) 2020-12-08
US20170092855A1 (en) 2017-03-30
CN103503116A (zh) 2014-01-08
KR101481934B1 (ko) 2015-01-12
TWI590378B (zh) 2017-07-01
US9520558B2 (en) 2016-12-13
US9865812B2 (en) 2018-01-09
US20130320291A1 (en) 2013-12-05
WO2012125610A3 (en) 2012-12-06
EP2686875B1 (en) 2016-09-28
EP2686875A2 (en) 2014-01-22
US8524599B2 (en) 2013-09-03
WO2012125610A2 (en) 2012-09-20
SG193501A1 (en) 2013-10-30
JP2014222760A (ja) 2014-11-27
KR20130133025A (ko) 2013-12-05
US20190363253A1 (en) 2019-11-28
TWI446489B (zh) 2014-07-21
JP5582326B2 (ja) 2014-09-03
TW201438148A (zh) 2014-10-01

Similar Documents

Publication Publication Date Title
US10862030B2 (en) Semiconductor devices comprising silver
JP5154942B2 (ja) カルコゲニド型メモリ・デバイスのための金属キャップの無電解メッキ
US7851924B2 (en) Method of manufacturing semiconductor device, and semiconductor device
JP4647184B2 (ja) 半導体装置の製造方法
JP5264187B2 (ja) 半導体装置及びその製造方法
TW201533845A (zh) 基於鈷的互連及其製造方法
US9385025B2 (en) E-fuses containing at least one underlying tungsten contact for programming
TWI423412B (zh) 半導體裝置
US20090166867A1 (en) Metal interconnect structures for semiconductor devices
US20090096103A1 (en) Semiconductor device and method for forming barrier metal layer thereof
US11476417B2 (en) Phase change memory and method of fabricating the same
JP4463555B2 (ja) 低抵抗値の、粒径の大きい配線を得るために、三元系の銅合金を使用する方法
TW201349349A (zh) 金屬導線製造方法與具有金屬導線的元件

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20130913

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20130930

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130930

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20140203

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140203

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20140203

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20140318

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140325

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140508

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20140508

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140610

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140701

R150 Certificate of patent or registration of utility model

Ref document number: 5582326

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250