JPS63204631A - 半導体集積回路装置 - Google Patents
半導体集積回路装置Info
- Publication number
- JPS63204631A JPS63204631A JP3696587A JP3696587A JPS63204631A JP S63204631 A JPS63204631 A JP S63204631A JP 3696587 A JP3696587 A JP 3696587A JP 3696587 A JP3696587 A JP 3696587A JP S63204631 A JPS63204631 A JP S63204631A
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- holes
- semiconductor integrated
- circuit device
- hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 10
- 150000004767 nitrides Chemical class 0.000 claims description 12
- 229910052782 aluminium Inorganic materials 0.000 claims description 11
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 11
- 239000011229 interlayer Substances 0.000 claims description 7
- 238000000034 method Methods 0.000 abstract description 3
- 230000008033 biological extinction Effects 0.000 abstract 2
- 239000010410 layer Substances 0.000 description 7
- 230000008034 disappearance Effects 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- 239000000463 material Substances 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000001953 recrystallisation Methods 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体集積回路装置（以下ＩＣという）に関し
、特に多層配線間を接続するため層間絶縁膜に開孔する
コンタクト孔（以下スルーホールという）の配線構造に
関する。
、特に多層配線間を接続するため層間絶縁膜に開孔する
コンタクト孔（以下スルーホールという）の配線構造に
関する。
従来、この種の配線構造としては、第３図（ａ）。
（ｂ）に示す様な構造になっていた。この構造は、まず
半導体基板１１に集積回路素子（図示していない）を形
成し、この基板１１の表面の絶縁膜１２にコンタクト孔
（図示していない）を開孔し、一層目の配線であるアル
ミニウム配線（厚さは例えば１．２μｒｎ）１３をパタ
ーニングする。次に、層間絶縁膜としてプラズマ窒化膜
（厚さは例えば０６５μｍ）１４を被着し、段だらしの
ためにシリカフィルム１５を塗布し、再びプラズマ窒化
膜（厚さは例えば０．５μｍ）１６を被着する。次に、
一層目と二層目配線を接続するために、層間絶縁膜にス
ルーホール（サイズは例えば４×６μｍ２）１’５を開
孔する。次いで、二層目の配線であるアルミニウム配線
（厚さは例えば１．６μｍ）１７をパターニングし、こ
のスルーホール１５の電気的接続を良好にするため、約
４００℃で熱処理後、ＩＣの保護膜としてＣＶＤ酸化膜
（厚さは例えば０．５μｍ、成長温度約４００℃）１８
、プラズマ窒化膜（厚さは例えば０．５μｍ）１９を被
着し、ホンディングバッド（図示していない）を開孔す
る。
半導体基板１１に集積回路素子（図示していない）を形
成し、この基板１１の表面の絶縁膜１２にコンタクト孔
（図示していない）を開孔し、一層目の配線であるアル
ミニウム配線（厚さは例えば１．２μｒｎ）１３をパタ
ーニングする。次に、層間絶縁膜としてプラズマ窒化膜
（厚さは例えば０６５μｍ）１４を被着し、段だらしの
ためにシリカフィルム１５を塗布し、再びプラズマ窒化
膜（厚さは例えば０．５μｍ）１６を被着する。次に、
一層目と二層目配線を接続するために、層間絶縁膜にス
ルーホール（サイズは例えば４×６μｍ２）１’５を開
孔する。次いで、二層目の配線であるアルミニウム配線
（厚さは例えば１．６μｍ）１７をパターニングし、こ
のスルーホール１５の電気的接続を良好にするため、約
４００℃で熱処理後、ＩＣの保護膜としてＣＶＤ酸化膜
（厚さは例えば０．５μｍ、成長温度約４００℃）１８
、プラズマ窒化膜（厚さは例えば０．５μｍ）１９を被
着し、ホンディングバッド（図示していない）を開孔す
る。
ここでアルミニウム配線は、他の金属と比較し、あらゆ
る面で最適の配線材料であり、またプラズマ窒化膜は、
ＩＣの耐湿性、耐温度サイクル性向上のため必要不可欠
の材料である。
る面で最適の配線材料であり、またプラズマ窒化膜は、
ＩＣの耐湿性、耐温度サイクル性向上のため必要不可欠
の材料である。
上述した従来の構造では、プラズマ窒化膜１４゜１６と
アルミニウム配線１７とが接触しており、この場合約４
００°Ｃ以上の熱処理を行うと部分的にアルミニウムが
消えて無くなる現象（以下人！消失という）が発生し易
い。このＡｆｆ消失に関しては現在の段階ではまだ発生
のメカニズムが明確になっていないが、アルミニウムの
再結晶化、プラズマ窒化膜とアルミニウムの反応等の考
察がなされている。いづれにせよこの人２消失は、アル
ミニウムとプラズマ窒化膜および熱処理の三つの要素の
結果として発生する現象である。このＡＪ？消失は、図
に示すように、特にスルーホール１５の部分に発生し易
い。このため、スルーホール部における電流密度が異常
に高くなり、エレクトロマイクレージョン作用により、
ＩＣの寿命が短かくなったり、最悪の場合はＩＣの歩留
が低下するという欠点がある。
アルミニウム配線１７とが接触しており、この場合約４
００°Ｃ以上の熱処理を行うと部分的にアルミニウムが
消えて無くなる現象（以下人！消失という）が発生し易
い。このＡｆｆ消失に関しては現在の段階ではまだ発生
のメカニズムが明確になっていないが、アルミニウムの
再結晶化、プラズマ窒化膜とアルミニウムの反応等の考
察がなされている。いづれにせよこの人２消失は、アル
ミニウムとプラズマ窒化膜および熱処理の三つの要素の
結果として発生する現象である。このＡＪ？消失は、図
に示すように、特にスルーホール１５の部分に発生し易
い。このため、スルーホール部における電流密度が異常
に高くなり、エレクトロマイクレージョン作用により、
ＩＣの寿命が短かくなったり、最悪の場合はＩＣの歩留
が低下するという欠点がある。
本発明の目的は、このような欠点を除き、Ａ！！消失現
象を生じても対応できるようにして、ＩＣの寿命を長く
し、歩留りを低下させないようにした半導体集積回路装
置を提供することにある。
象を生じても対応できるようにして、ＩＣの寿命を長く
し、歩留りを低下させないようにした半導体集積回路装
置を提供することにある。
本発明の構成は、多層配線の少くとも一部がアルミニウ
ムからなり、層間絶縁膜の少くとも一部がプラズマ窒化
膜である半導体集積回路装置において、前記多層配線間
の全ての接続が、前記層間絶縁膜に開孔された複数個の
孔を介して行われたことを特徴とする。
ムからなり、層間絶縁膜の少くとも一部がプラズマ窒化
膜である半導体集積回路装置において、前記多層配線間
の全ての接続が、前記層間絶縁膜に開孔された複数個の
孔を介して行われたことを特徴とする。
次に、本発明について図面を参照して説明する。
第１図（ａ＞、（ｂ）は本発明の一実施例の上面図およ
び断面図である。本実施例の製造工程は従来技術の場合
と同様であるが、本実施例では一層目と二層目の配線の
接続に２個のスルーホール２１．２２を形成したことを
特徴とする。この様にすると、たとえ−個のスルーホー
ル２１の一部に１’消失部３０を発生しても、電流は他
のスルーホール２２を介して流れるので、スルーホール
部の電流密度は異常に高くなることはない。
び断面図である。本実施例の製造工程は従来技術の場合
と同様であるが、本実施例では一層目と二層目の配線の
接続に２個のスルーホール２１．２２を形成したことを
特徴とする。この様にすると、たとえ−個のスルーホー
ル２１の一部に１’消失部３０を発生しても、電流は他
のスルーホール２２を介して流れるので、スルーホール
部の電流密度は異常に高くなることはない。
第２図（ａ）、（ｂ）は本発明の他の実施例の上面図お
よび断面図である。この実施例は、層間絶縁膜としてＣ
ＶＤ酸化膜（厚さは例えば０．２μｍ）２０とプラズマ
窒化膜（厚さは例えば０．５μｍ）１６を設けたもので
、スルーホール２１゜２２．２３として３個設けている
。
よび断面図である。この実施例は、層間絶縁膜としてＣ
ＶＤ酸化膜（厚さは例えば０．２μｍ）２０とプラズマ
窒化膜（厚さは例えば０．５μｍ）１６を設けたもので
、スルーホール２１゜２２．２３として３個設けている
。
なお、この他の保護膜構造がプラズマ窒化膜のみの構造
でも有効である。
でも有効である。
以上説明したように、本発明は、全ての配線層間の接続
を複数個のスルーホールを介して行うことにより、ＩＣ
の寿命を長くしたり、歩留の低下を防止できる効果があ
る。
を複数個のスルーホールを介して行うことにより、ＩＣ
の寿命を長くしたり、歩留の低下を防止できる効果があ
る。
第１図（ａ）、（ｂ）は本発明の第１の実施例の上面図
および断面図、第２図（ａ）、（ｂ）は本発明の第２の
実施例の上面図および断面図、第３図（ａ）、（ｂ）は
従来の半導体装置の一例の上面図および断面図である。 １１・・・半導体基板、１２・・・絶縁膜、１３・・・
アルミニウム配線、１４，１６．１９・・・プラズマ窒
化膜、１５・・・シリカフィルム、１８．２０・・・Ｃ
ＶＤ酸化膜、２１〜２３・・・スルーホール、３０・・
・人！消失部。 （ム） 第 １ 図 第２ 回 第、３ 切
および断面図、第２図（ａ）、（ｂ）は本発明の第２の
実施例の上面図および断面図、第３図（ａ）、（ｂ）は
従来の半導体装置の一例の上面図および断面図である。 １１・・・半導体基板、１２・・・絶縁膜、１３・・・
アルミニウム配線、１４，１６．１９・・・プラズマ窒
化膜、１５・・・シリカフィルム、１８．２０・・・Ｃ
ＶＤ酸化膜、２１〜２３・・・スルーホール、３０・・
・人！消失部。 （ム） 第 １ 図 第２ 回 第、３ 切
Claims (1)
- 多層配線の少くとも一部がアルミニウムからなり、層
間絶縁膜の少くとも一部がプラズマ窒化膜である半導体
集積回路装置において、前記多層配線間の全ての接続が
、前記層間絶縁膜に開孔された複数個の孔を介して行わ
れたことを特徴とする半導体集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3696587A JPS63204631A (ja) | 1987-02-19 | 1987-02-19 | 半導体集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3696587A JPS63204631A (ja) | 1987-02-19 | 1987-02-19 | 半導体集積回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63204631A true JPS63204631A (ja) | 1988-08-24 |
Family
ID=12484446
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3696587A Pending JPS63204631A (ja) | 1987-02-19 | 1987-02-19 | 半導体集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63204631A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61225837A (ja) * | 1985-03-29 | 1986-10-07 | Fujitsu Ltd | 半導体装置の層間接続方法 |
-
1987
- 1987-02-19 JP JP3696587A patent/JPS63204631A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61225837A (ja) * | 1985-03-29 | 1986-10-07 | Fujitsu Ltd | 半導体装置の層間接続方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI405300B (zh) | 半導體裝置及其製造方法 | |
| JPH04167449A (ja) | 半導体装置 | |
| JPS63204631A (ja) | 半導体集積回路装置 | |
| JPS61225837A (ja) | 半導体装置の層間接続方法 | |
| JPS60161637A (ja) | 電子装置 | |
| JPS63308924A (ja) | 半導体装置 | |
| JPH0456237A (ja) | 半導体装置 | |
| JPS6325951A (ja) | 半導体装置 | |
| JPH0456239A (ja) | 半導体装置 | |
| JP2599349B2 (ja) | 半導体装置 | |
| JPS5929430A (ja) | 半導体装置 | |
| JPS61112349A (ja) | 半導体集積回路装置 | |
| JPH0621061A (ja) | 半導体装置 | |
| JPH0618239B2 (ja) | 半導体装置 | |
| JPS63283042A (ja) | 半導体素子 | |
| JPS63252445A (ja) | 半導体装置の製造方法 | |
| JPH02170431A (ja) | 半導体装置の製造方法 | |
| JPS6310542A (ja) | 半導体装置 | |
| JPH01286444A (ja) | 半導体装置 | |
| JPS6290930A (ja) | 化合物半導体素子の電極形成方法 | |
| JPS60142544A (ja) | 半導体装置の製造方法 | |
| JPH02114657A (ja) | 半導体装置の多層配線構造 | |
| JPS60111442A (ja) | 半導体装置 | |
| JPS5885550A (ja) | 積層集積回路素子の製造方法 | |
| JPH0497529A (ja) | 半導体集積回路 |