JPH04167449A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH04167449A JPH04167449A JP2293958A JP29395890A JPH04167449A JP H04167449 A JPH04167449 A JP H04167449A JP 2293958 A JP2293958 A JP 2293958A JP 29395890 A JP29395890 A JP 29395890A JP H04167449 A JPH04167449 A JP H04167449A
- Authority
- JP
- Japan
- Prior art keywords
- metal wiring
- electrode pad
- film
- hole
- upper layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 12
- 239000010410 layer Substances 0.000 claims abstract description 55
- 230000001681 protective effect Effects 0.000 claims abstract description 11
- 239000011229 interlayer Substances 0.000 claims abstract description 8
- 229910052751 metal Inorganic materials 0.000 claims description 56
- 239000002184 metal Substances 0.000 claims description 56
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 14
- 229910052782 aluminium Inorganic materials 0.000 claims description 12
- 238000002844 melting Methods 0.000 claims description 9
- 230000008018 melting Effects 0.000 claims description 9
- 239000000956 alloy Substances 0.000 claims description 6
- 229910045601 alloy Inorganic materials 0.000 claims description 6
- 150000002736 metal compounds Chemical class 0.000 claims description 3
- 229910052721 tungsten Inorganic materials 0.000 abstract description 14
- 239000010937 tungsten Substances 0.000 abstract description 14
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 abstract description 13
- 238000000034 method Methods 0.000 abstract description 4
- 238000005268 plasma chemical vapour deposition Methods 0.000 abstract description 2
- 238000004544 sputter deposition Methods 0.000 abstract description 2
- 238000000926 separation method Methods 0.000 abstract 2
- 239000004020 conductor Substances 0.000 abstract 1
- 238000009413 insulation Methods 0.000 abstract 1
- 238000000059 patterning Methods 0.000 abstract 1
- 229910052814 silicon oxide Inorganic materials 0.000 abstract 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 150000003657 tungsten Chemical class 0.000 description 1
- 238000001947 vapour-phase growth Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
- H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
- H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
- H01L2224/02165—Reinforcing structures
- H01L2224/02166—Collar structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05553—Shape in top view being rectangular
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05556—Shape in side view
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は半導体装置に関し、特に二層以上の金属配線層
を有する半導体装置に関する。
を有する半導体装置に関する。
半導体集積回路の微細化、高集積化に伴って配線の多層
化が進み、さらに配線層間の電気的接続孔（ビア・ホー
ル）の面積は、益々縮小されつつある。このため、ビア
・ホールのアスペクト比（開孔幅／開孔深さ）が増大し
、ビア・ホール内での金属配線のステップ・カバレッジ
（段差被覆性）が急速に悪化し、接続抵抗の増大、信顛
性の低下をもたらしている。
化が進み、さらに配線層間の電気的接続孔（ビア・ホー
ル）の面積は、益々縮小されつつある。このため、ビア
・ホールのアスペクト比（開孔幅／開孔深さ）が増大し
、ビア・ホール内での金属配線のステップ・カバレッジ
（段差被覆性）が急速に悪化し、接続抵抗の増大、信顛
性の低下をもたらしている。
このような問題を解決する技術として、最近低抵抗のタ
ングステン（Ｗ）膜を気相成長法によって下層配線層上
のビア・ホール内部に選択的に埋込み形成する方法が試
みられている。
ングステン（Ｗ）膜を気相成長法によって下層配線層上
のビア・ホール内部に選択的に埋込み形成する方法が試
みられている。
例えば、第３図（ａ）および（ｂ）は、外部接続用リー
ドフレームにワイヤを接続する、いわゆる電極バンド部
に採用されている従来以前の構造を示しており、同図＜
ａ）は平面図、同図（ｂ）はそのＣ−配線に沿う断面図
である。ここでは、シリコン基板１上の絶縁膜２にアル
ミニウムからなる下層金属配線３を形成し、この上に設
けた層間絶縁膜４にビア・ホール５Ａを開設し、このビ
ア・ホール５Ａ上に上層金属配線６を形成し、これを表
面保護膜７で覆うとともに、その一部に開孔７１を設け
ることで、上層金属配線６の一部に電極パッド部６１を
構成している。
ドフレームにワイヤを接続する、いわゆる電極バンド部
に採用されている従来以前の構造を示しており、同図＜
ａ）は平面図、同図（ｂ）はそのＣ−配線に沿う断面図
である。ここでは、シリコン基板１上の絶縁膜２にアル
ミニウムからなる下層金属配線３を形成し、この上に設
けた層間絶縁膜４にビア・ホール５Ａを開設し、このビ
ア・ホール５Ａ上に上層金属配線６を形成し、これを表
面保護膜７で覆うとともに、その一部に開孔７１を設け
ることで、上層金属配線６の一部に電極パッド部６１を
構成している。
このような電極パッド部の構成では、ビア・ホールの縮
小化に伴って前記したような問題が生じるため、第４図
（ａ）および（ｂ）にそれぞれ平面図とＤ−Ｄ線断面図
を示すように、層間絶縁膜４に設けたビア・ホール５Ａ
内にタングステン層５１を埋設し、このタングステン層
５１を介して下層の金属配線３と上層の金属配線６を電
気接続する構成が提案されている。
小化に伴って前記したような問題が生じるため、第４図
（ａ）および（ｂ）にそれぞれ平面図とＤ−Ｄ線断面図
を示すように、層間絶縁膜４に設けたビア・ホール５Ａ
内にタングステン層５１を埋設し、このタングステン層
５１を介して下層の金属配線３と上層の金属配線６を電
気接続する構成が提案されている。
なお、この例では、下層の金属配線３はＡｆ２−３ｉ−
Ｃｕ膜３１と、ＴｉＷ膜３２との積層膜として構成され
、上層の金属配線６はＡ／２−３ｉ −Ｃｕ膜とされて
いる。
Ｃｕ膜３１と、ＴｉＷ膜３２との積層膜として構成され
、上層の金属配線６はＡ／２−３ｉ −Ｃｕ膜とされて
いる。
しかしながら、このような第４図（ａ）、（ｂ）に示す
構成では、ビア・ホール内に埋込まれたタングステン層
５１は熱膨張係数や硬度がアルミニウム形配線材料で構
成される上層および下層の各金属配線３．６に比べて大
きく異なっている。このため、組立時や実使用時におけ
る温度サイクルによる応力等により、表面保護膜７で覆
われていない上層金属配線６の電極パッド部６１で金属
配線６とタングステン層５１との間、あるいは金属配線
６と層間絶縁膜４および表面保護膜７との界面での剥が
れ等が発生し易くなっている。
構成では、ビア・ホール内に埋込まれたタングステン層
５１は熱膨張係数や硬度がアルミニウム形配線材料で構
成される上層および下層の各金属配線３．６に比べて大
きく異なっている。このため、組立時や実使用時におけ
る温度サイクルによる応力等により、表面保護膜７で覆
われていない上層金属配線６の電極パッド部６１で金属
配線６とタングステン層５１との間、あるいは金属配線
６と層間絶縁膜４および表面保護膜７との界面での剥が
れ等が発生し易くなっている。
したがって、このような剥がれが生じると、ワイヤの接
続の信較性が低下するとともに、剥離されたときに下層
の金属配線が露呈され、耐湿性が劣化されるという問題
が生しることになる。
続の信較性が低下するとともに、剥離されたときに下層
の金属配線が露呈され、耐湿性が劣化されるという問題
が生しることになる。
本発明の目的は、このような剥離を防止した半導体装置
を提供することにある。
を提供することにある。
本発明の半導体装置は、電極パッド部を有する上層金属
配線と、その下層の金属配線との接続を行うためのビア
・ホールを、電極パッド部以外の表面保護膜で覆われた
領域に配設している。
配線と、その下層の金属配線との接続を行うためのビア
・ホールを、電極パッド部以外の表面保護膜で覆われた
領域に配設している。
この場合、ビア・ホールは、小さい面積をした複数個の
ビア・ホールで構成することが好ましい。
ビア・ホールで構成することが好ましい。
また、金属配線は、アルミニウムまたはナルミニラムを
主成分とする合金膜、あるいは高融点金属または高融点
金属化合物とアルミニウムまたはアルミニウムを主成分
とする合金膜との積層膜で構成される。
主成分とする合金膜、あるいは高融点金属または高融点
金属化合物とアルミニウムまたはアルミニウムを主成分
とする合金膜との積層膜で構成される。
本発明によれば、ビア・ホールは電極パッド部の直下を
避けて表面保護膜で覆われた領域に配設されることで、
電極パッド部において上層金属配線とビア・ホール内に
埋設された高融点金属との間で応力が発生することはな
く、電極パッド部における上層金属配線の剥がれが防止
される。
避けて表面保護膜で覆われた領域に配設されることで、
電極パッド部において上層金属配線とビア・ホール内に
埋設された高融点金属との間で応力が発生することはな
く、電極パッド部における上層金属配線の剥がれが防止
される。
次に、本発明を図面を参照して説明する。
第１図は本発明の第１実施例を示しており、同図（ａ）
は平面図、同図（ｂ）はそのＡ−Ａ線に沿う断面図であ
る。これらの図において、シリコン基板ｌ上に絶縁膜２
を介して内部回路につながる下層金属配線３が形成され
る。この下層金属配線３は、ここではＡＩ！−３３−Ｃ
ｕ膜３１とＴｉＷ膜３２の積層膜で形成する。この下層
金属配線３上に層間絶縁膜４をプラズマＣＶＤ法等によ
り０．３μｍないし２μｍ程度堆積し、フォトリソグラ
フィ技術を用いて小さな面積をした複数個（ここでは２
個）のビア・ホール５を開孔する。そして、例えば選択
ＣＶＤ法等を用いてこのビア・ホール内にタングステン
（Ｗ）を埋込んでタングステン層５１を形成している。
は平面図、同図（ｂ）はそのＡ−Ａ線に沿う断面図であ
る。これらの図において、シリコン基板ｌ上に絶縁膜２
を介して内部回路につながる下層金属配線３が形成され
る。この下層金属配線３は、ここではＡＩ！−３３−Ｃ
ｕ膜３１とＴｉＷ膜３２の積層膜で形成する。この下層
金属配線３上に層間絶縁膜４をプラズマＣＶＤ法等によ
り０．３μｍないし２μｍ程度堆積し、フォトリソグラ
フィ技術を用いて小さな面積をした複数個（ここでは２
個）のビア・ホール５を開孔する。そして、例えば選択
ＣＶＤ法等を用いてこのビア・ホール内にタングステン
（Ｗ）を埋込んでタングステン層５１を形成している。
その後、上層金属配線６として例えばＡｆ−３ｉ−Ｃｕ
膜をスパッタ等により堆積し、バターニングする。゛そ
して、チップ表面上に例えば５ｉＯＮ膜等の表面保護膜
７を形成し、外部との接続を行うためのワイヤボンディ
ング用の領域にフォトリソグラフィ技術を用いて開孔７
１を設ける。この開孔７１は、第１図（ａ）に示すよう
に、上下層の金属配線３．６をつなぐビア・ホール５上
には開孔されないよう配置されている。
膜をスパッタ等により堆積し、バターニングする。゛そ
して、チップ表面上に例えば５ｉＯＮ膜等の表面保護膜
７を形成し、外部との接続を行うためのワイヤボンディ
ング用の領域にフォトリソグラフィ技術を用いて開孔７
１を設ける。この開孔７１は、第１図（ａ）に示すよう
に、上下層の金属配線３．６をつなぐビア・ホール５上
には開孔されないよう配置されている。
したがって、この構成によれば、開孔７１によって露呈
されている上層金属配線６の部分、すなわち電極パッド
部６１の直下にはビア・ホール５が存在しないため、こ
の電極パッド部６１においては上層金属配線６とタング
ステン層５１との熱膨張係数の相違が原因とされる応力
が発生することがない。これにより、少なくともこの電
極パッド部６１での上層金属配線６とタングステン層５
１との間で剥がれが生しることはなく、ワイヤボンディ
ングの信頬性を確保し、かつ耐湿性を確保する。
されている上層金属配線６の部分、すなわち電極パッド
部６１の直下にはビア・ホール５が存在しないため、こ
の電極パッド部６１においては上層金属配線６とタング
ステン層５１との熱膨張係数の相違が原因とされる応力
が発生することがない。これにより、少なくともこの電
極パッド部６１での上層金属配線６とタングステン層５
１との間で剥がれが生しることはなく、ワイヤボンディ
ングの信頬性を確保し、かつ耐湿性を確保する。
第２図（ａ）および（ｂ）は本発明の第２実施例を示し
ており、同図（ａ）は平面図、同図（ｂ）はそのＢ−Ｂ
線に沿う断面図である。なお、これらの図において、第
１実施例と同一または均等な部分には同一符号を付しで
ある。
ており、同図（ａ）は平面図、同図（ｂ）はそのＢ−Ｂ
線に沿う断面図である。なお、これらの図において、第
１実施例と同一または均等な部分には同一符号を付しで
ある。
下層金属配線３と上層金属配線６の接続は、第１の実施
例と同様にビア・ホール５内に埋込まれたタングステン
層５１により行われている。
例と同様にビア・ホール５内に埋込まれたタングステン
層５１により行われている。
そして、この実施例では、上層金属配線６は、アルミニ
ウム系金属層６２の下側にＴｉＮ、ＴｉＷ等のバリアメ
タル層６３を有する積層構造として構成している。また
、上下層の金属配線３．６を接続するビア・ホール５は
、開孔７１で画成される電極パッド部６１の直下は避け
、その周辺の表面保護膜７の下側に分散して配置してい
る。
ウム系金属層６２の下側にＴｉＮ、ＴｉＷ等のバリアメ
タル層６３を有する積層構造として構成している。また
、上下層の金属配線３．６を接続するビア・ホール５は
、開孔７１で画成される電極パッド部６１の直下は避け
、その周辺の表面保護膜７の下側に分散して配置してい
る。
なお、ビア・ホール５の寸法は、ここでは２μ口以下に
設定している。
設定している。
この構成によれば、ビア・ホール５が電極バンド部６１
の直下には設けられていないことから、第１実施例と同
様に電極パッド部６１における上層金属配線６の剥がれ
が防止でき、ワイヤボンディングの信転性を向上させ、
かつ耐湿性を向上することができる。また、この実施例
ではビア・ホール５の寸法を第１実施例よりもさらに小
さくしているため、金属配線の剥がれをさらに改善する
ことができる。
の直下には設けられていないことから、第１実施例と同
様に電極パッド部６１における上層金属配線６の剥がれ
が防止でき、ワイヤボンディングの信転性を向上させ、
かつ耐湿性を向上することができる。また、この実施例
ではビア・ホール５の寸法を第１実施例よりもさらに小
さくしているため、金属配線の剥がれをさらに改善する
ことができる。
なお、本発明は、金属配線層がアルミニウムまたはアル
ミニウムを主成分とする合金膜、あるい １は高融点
金属または高融点金属化合物とアルミニウムまたはアル
ミニウムを主成分とする合金膜との積層膜で構成される
半導体装置に適用することができる。
ミニウムを主成分とする合金膜、あるい １は高融点
金属または高融点金属化合物とアルミニウムまたはアル
ミニウムを主成分とする合金膜との積層膜で構成される
半導体装置に適用することができる。
以上説明したように本発明は、電極パッド部を有する上
層金属配線と、その下層の金属配線との接続を行うため
のビア・ホールを、電極パッド部以外の表面保護膜で覆
われた領域に配設しているので、電極パッド部において
上層金属配線とビア・ホール内に埋設された高融点金属
との間で応力が発生することはなく、電極パッド部にお
ける上層金属配線の剥がれが防止でき−、ワイヤボンデ
ィングの信軌性を改善し、かつ半導体装置の耐湿性を改
善することができる効果がある。
層金属配線と、その下層の金属配線との接続を行うため
のビア・ホールを、電極パッド部以外の表面保護膜で覆
われた領域に配設しているので、電極パッド部において
上層金属配線とビア・ホール内に埋設された高融点金属
との間で応力が発生することはなく、電極パッド部にお
ける上層金属配線の剥がれが防止でき−、ワイヤボンデ
ィングの信軌性を改善し、かつ半導体装置の耐湿性を改
善することができる効果がある。
また、ビア・ホールを、小さい面積をした複数個のビア
・ホールで構成することで、それぞれのビア・ホールに
おける上下層の金属配線間での応力をさらに効果的に防
止することができる。
・ホールで構成することで、それぞれのビア・ホールに
おける上下層の金属配線間での応力をさらに効果的に防
止することができる。
第１図は本発明の第１実施例を示し、同図（ａ）は平面
図、同図（ｂ）はそのＡ−Ａ線に沿う断面図、第２図は
本発明の第２実施例を示し、同図（ａ）は平面図、同図
（ｂ）はそのＢ−Ｂ線に沿う断面図、第３図は従来以前
に採用されていた構造を示し、同図（ａ）は平面図、同
図（ｂ）はそのＣ−Ｃ線に沿う断面図、第４図は従来の
改善された構造を示し、同図（ａ）は平面図、同図（ｂ
）はそのＤ−Ｄ線に沿う断面図である。 １・・・シリコン基板、２・・・絶縁膜、３・・・下層
金属配線、４・・・層間絶縁膜、５，５Ａ・・・ビア・
ホール、６・・・上層金属配線、７・・・表面保護膜、
３１・・・Ａ！−３１−Ｃｕ、３２＝−Ｔ ｉＷ、５１
・・・タングステン層、６１・・・電極パッド部、６
２・・・アルミニウム系金属、６３・・・バリアメタル
層、７１・・・開孔。 第１図 第２図 （ａ） 第３図 Ａ 第４図 （ａ） Ａ５１
図、同図（ｂ）はそのＡ−Ａ線に沿う断面図、第２図は
本発明の第２実施例を示し、同図（ａ）は平面図、同図
（ｂ）はそのＢ−Ｂ線に沿う断面図、第３図は従来以前
に採用されていた構造を示し、同図（ａ）は平面図、同
図（ｂ）はそのＣ−Ｃ線に沿う断面図、第４図は従来の
改善された構造を示し、同図（ａ）は平面図、同図（ｂ
）はそのＤ−Ｄ線に沿う断面図である。 １・・・シリコン基板、２・・・絶縁膜、３・・・下層
金属配線、４・・・層間絶縁膜、５，５Ａ・・・ビア・
ホール、６・・・上層金属配線、７・・・表面保護膜、
３１・・・Ａ！−３１−Ｃｕ、３２＝−Ｔ ｉＷ、５１
・・・タングステン層、６１・・・電極パッド部、６
２・・・アルミニウム系金属、６３・・・バリアメタル
層、７１・・・開孔。 第１図 第２図 （ａ） 第３図 Ａ 第４図 （ａ） Ａ５１
Claims (1)
- 【特許請求の範囲】 １、層間絶縁膜によって絶縁される二層以上の金属配線
を有し、前記層間絶縁膜に形成された開孔内に高融点金
属を埋設したビア・ホールを介して前記金属配線を電気
接続してなる半導体装置において、ワイヤを接続するた
めの電極パッド部を有する上層金属配線とその下層の金
属配線との接続を行うためのビア・ホールを、前記電極
パッド部以外の表面保護膜で覆われた領域に配設したこ
とを特徴とする半導体装置。 ２、前記ビア・ホールは、小さい面積をした複数個のビ
ア・ホールで構成されてなる特許請求の範囲第１項記載
の半導体装置。 ３、前記金属配線がアルミニウムまたはアルミニウムを
主成分とする合金膜、あるいは高融点金属または高融点
金属化合物とアルミニウムまたはアルミニウムを主成分
とする合金膜との積層膜で構成されてなる特許請求の範
囲第１項記載または第２項記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP02293958A JP3106493B2 (ja) | 1990-10-31 | 1990-10-31 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP02293958A JP3106493B2 (ja) | 1990-10-31 | 1990-10-31 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04167449A true JPH04167449A (ja) | 1992-06-15 |
| JP3106493B2 JP3106493B2 (ja) | 2000-11-06 |
Family
ID=17801390
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP02293958A Expired - Lifetime JP3106493B2 (ja) | 1990-10-31 | 1990-10-31 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3106493B2 (ja) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5502337A (en) * | 1994-07-04 | 1996-03-26 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device structure including multiple interconnection layers with interlayer insulating films |
| KR20020083576A (ko) * | 2001-04-27 | 2002-11-04 | 주식회사 하이닉스반도체 | 반도체 소자의 제조방법 |
| JP2003282574A (ja) * | 2003-02-26 | 2003-10-03 | Mitsubishi Electric Corp | 半導体装置 |
| US6756675B1 (en) | 1996-08-20 | 2004-06-29 | Seiko Epson Corporation | Semiconductor device and a method for making the same that provide arrangement of a connecting region for an external connecting terminal |
| JP2006351588A (ja) * | 2005-06-13 | 2006-12-28 | Nec Electronics Corp | 半導体装置及びその製造方法 |
| JP2010177248A (ja) * | 2009-01-27 | 2010-08-12 | Anritsu Corp | 半導体装置及びその製造方法 |
| JP2012138513A (ja) * | 2010-12-27 | 2012-07-19 | Toshiba Corp | 半導体装置 |
| JP2012243984A (ja) * | 2011-05-20 | 2012-12-10 | Fujikura Ltd | 半導体装置および半導体装置の製造方法 |
| US11594502B2 (en) | 2017-07-13 | 2023-02-28 | Fuji Electric Co., Ltd. | Semiconductor device having conductive film |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP7108392B2 (ja) | 2017-10-06 | 2022-07-28 | オルガノ株式会社 | シリカ含有水の処理装置および処理方法 |
-
1990
- 1990-10-31 JP JP02293958A patent/JP3106493B2/ja not_active Expired - Lifetime
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5502337A (en) * | 1994-07-04 | 1996-03-26 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device structure including multiple interconnection layers with interlayer insulating films |
| US6756675B1 (en) | 1996-08-20 | 2004-06-29 | Seiko Epson Corporation | Semiconductor device and a method for making the same that provide arrangement of a connecting region for an external connecting terminal |
| KR20020083576A (ko) * | 2001-04-27 | 2002-11-04 | 주식회사 하이닉스반도체 | 반도체 소자의 제조방법 |
| JP2003282574A (ja) * | 2003-02-26 | 2003-10-03 | Mitsubishi Electric Corp | 半導体装置 |
| JP2006351588A (ja) * | 2005-06-13 | 2006-12-28 | Nec Electronics Corp | 半導体装置及びその製造方法 |
| JP4717523B2 (ja) * | 2005-06-13 | 2011-07-06 | ルネサスエレクトロニクス株式会社 | 半導体装置及びその製造方法 |
| JP2010177248A (ja) * | 2009-01-27 | 2010-08-12 | Anritsu Corp | 半導体装置及びその製造方法 |
| JP2012138513A (ja) * | 2010-12-27 | 2012-07-19 | Toshiba Corp | 半導体装置 |
| US8994145B2 (en) | 2010-12-27 | 2015-03-31 | Kabushiki Kaisha Toshiba | Semiconductor device including capacitor under pad |
| JP2012243984A (ja) * | 2011-05-20 | 2012-12-10 | Fujikura Ltd | 半導体装置および半導体装置の製造方法 |
| US11594502B2 (en) | 2017-07-13 | 2023-02-28 | Fuji Electric Co., Ltd. | Semiconductor device having conductive film |
| US12068268B2 (en) | 2017-07-13 | 2024-08-20 | Fuji Electric Co., Ltd. | Semiconductor device having a wire bonding pad structure connected through vias to lower wiring |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3106493B2 (ja) | 2000-11-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2974022B1 (ja) | 半導体装置のボンディングパッド構造 | |
| JP3482779B2 (ja) | 半導体装置およびその製造方法 | |
| US4970574A (en) | Electromigrationproof structure for multilayer wiring on a semiconductor device | |
| JP2916326B2 (ja) | 半導体装置のパッド構造 | |
| KR20010060374A (ko) | 기계적으로 로버스트 패드 인터페이스 및 방법 | |
| JP2008091454A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JPH11330231A (ja) | 金属被覆構造 | |
| JP2001217242A (ja) | 半導体装置およびその製造方法 | |
| JPH04167449A (ja) | 半導体装置 | |
| JP2008091457A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JPH031538A (ja) | 半導体装置 | |
| JP5273920B2 (ja) | 半導体装置 | |
| JPH0621061A (ja) | 半導体装置 | |
| JPH02183536A (ja) | 半導体装置 | |
| JP2720863B2 (ja) | 半導体集積回路装置 | |
| JP3167455B2 (ja) | 半導体装置及びその製造方法 | |
| JP2008066450A (ja) | 半導体装置 | |
| JPH04188753A (ja) | 多層配線半導体装置 | |
| JP3391447B2 (ja) | 半導体装置の製造方法 | |
| KR20030091448A (ko) | 반도체 소자의 다층 본딩 패드 구조 및 그 제조 방법 | |
| JPS60187039A (ja) | 多層配線部材 | |
| KR100329609B1 (ko) | 반도체 소자의 제조방법 | |
| JPH01264239A (ja) | 半導体装置の製造方法 | |
| JPH05114652A (ja) | 半導体装置 | |
| KR20010025844A (ko) | 반도체소자의 다층배선 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080908 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080908 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090908 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090908 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100908 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100908 Year of fee payment: 10 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100908 Year of fee payment: 10 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110908 Year of fee payment: 11 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110908 Year of fee payment: 11 |