JPH02153530A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH02153530A JPH02153530A JP30810088A JP30810088A JPH02153530A JP H02153530 A JPH02153530 A JP H02153530A JP 30810088 A JP30810088 A JP 30810088A JP 30810088 A JP30810088 A JP 30810088A JP H02153530 A JPH02153530 A JP H02153530A
- Authority
- JP
- Japan
- Prior art keywords
- resist
- wiring pattern
- metal
- contact hole
- holes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 14
- 238000004519 manufacturing process Methods 0.000 title claims description 12
- 229910052751 metal Inorganic materials 0.000 claims abstract description 21
- 239000002184 metal Substances 0.000 claims abstract description 21
- 238000000034 method Methods 0.000 claims abstract description 15
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 12
- 238000005530 etching Methods 0.000 claims abstract description 10
- 239000000758 substrate Substances 0.000 claims description 7
- 239000000463 material Substances 0.000 claims description 5
- 238000000151 deposition Methods 0.000 claims description 3
- 230000006866 deterioration Effects 0.000 abstract description 4
- 238000010438 heat treatment Methods 0.000 abstract description 3
- 238000001020 plasma etching Methods 0.000 abstract 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 238000013461 design Methods 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- 206010011732 Cyst Diseases 0.000 description 1
- 206010034972 Photosensitivity reaction Diseases 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 208000031513 cyst Diseases 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 230000036211 photosensitivity Effects 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 238000009331 sowing Methods 0.000 description 1
- 238000001947 vapour-phase growth Methods 0.000 description 1
Landscapes
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
乙の発明は、半導体装置の製造方法に関するものである
。
。
第２図（ａ）〜（ｅ）は従来の半導体装置の製造方法の
工程図で、特にコンタクト孔の開孔から配線工程を示す
概略図である。
工程図で、特にコンタクト孔の開孔から配線工程を示す
概略図である。
この図において、１はシリコン基板、２は拡散層、３は
ポリシリコン、４は酸化膜、５はホトレジスト 金属で、例えばアルミニウムである。
ポリシリコン、４は酸化膜、５はホトレジスト 金属で、例えばアルミニウムである。
次に製造工程について説明する。
シリコン基板１内および表面に素子を作り込んだ後、信
号や電流の取出し口であるコンタクト孔を開孔するため
のホトレジスト マスクパターンを転写した後現像し、ホトレジスト５の
パターンを形成する〔第２図（、）］、次にｌ丸ｉＥや
プラズマまたは液体により酸化膜４を工・ソチングした
後、ホトレジスト ンタクト孔６を形成する〔第２図（ｂ）〕ｏ次いで配線
材料である金属（主にアルミニウムおよび異種金属との
合金、場合によってはバリアメタルも含む）７をスパッ
タ法などによって被着した後（第２図（Ｃ）） 、次に
コンタクト工程と同様な方法でレジストパターンを形成
しエツチングして金属７の配線パターンを得る〔第２図
（ｄ））。
号や電流の取出し口であるコンタクト孔を開孔するため
のホトレジスト マスクパターンを転写した後現像し、ホトレジスト５の
パターンを形成する〔第２図（、）］、次にｌ丸ｉＥや
プラズマまたは液体により酸化膜４を工・ソチングした
後、ホトレジスト ンタクト孔６を形成する〔第２図（ｂ）〕ｏ次いで配線
材料である金属（主にアルミニウムおよび異種金属との
合金、場合によってはバリアメタルも含む）７をスパッ
タ法などによって被着した後（第２図（Ｃ）） 、次に
コンタクト工程と同様な方法でレジストパターンを形成
しエツチングして金属７の配線パターンを得る〔第２図
（ｄ））。
この際コンタクト孔６は特性維持や他の理由により大半
の半導体装置において金属で全面を覆い、その一部でも
露出すると不具合を起こすことが一般的である。
の半導体装置において金属で全面を覆い、その一部でも
露出すると不具合を起こすことが一般的である。
上記のような従来の製造方法によれば、金属７による配
線パターンのコンタクト孔６に対する位置合わせや加工
精度を考慮し、設計の段階でコンタクト孔６の大きさに
一定のオーバーサイズをしたものでなければならず、微
細化の障害となっていた。また、何らかの理由によりコ
ンタクト孔６と金属７の配線パターンに位置ずれが生じ
た場合、第２図（ｅ）に示すようにコンタクト孔６の表
面が露出し、特性劣化や後工程の処理によってはシリコ
ン基板１やポリシリコン３が損傷を受け、特性劣化や重
度の場合は断線にいたり歩留りの低下を招く等の問題点
があった。
線パターンのコンタクト孔６に対する位置合わせや加工
精度を考慮し、設計の段階でコンタクト孔６の大きさに
一定のオーバーサイズをしたものでなければならず、微
細化の障害となっていた。また、何らかの理由によりコ
ンタクト孔６と金属７の配線パターンに位置ずれが生じ
た場合、第２図（ｅ）に示すようにコンタクト孔６の表
面が露出し、特性劣化や後工程の処理によってはシリコ
ン基板１やポリシリコン３が損傷を受け、特性劣化や重
度の場合は断線にいたり歩留りの低下を招く等の問題点
があった。
この発明は、上記のような問題点を解消するためになさ
れたもので、位置合わせや加工精度の低下によるコンタ
クト孔の露出を防止できるとともに、設計段階でのオー
バーサイズを必要としない半導体装置の製造方法を提供
するものである。
れたもので、位置合わせや加工精度の低下によるコンタ
クト孔の露出を防止できるとともに、設計段階でのオー
バーサイズを必要としない半導体装置の製造方法を提供
するものである。
この発明に係る半導体装置の製造方法は、金属の配線パ
ターンを転写する前にコンタクト孔のみにレジストを埋
め込み、熱処理により硬化させ感光性を失した後にホト
レジスト ターンを転写し、現像を行い、エツチングして金属の配
線パターンを形成するものである。
ターンを転写する前にコンタクト孔のみにレジストを埋
め込み、熱処理により硬化させ感光性を失した後にホト
レジスト ターンを転写し、現像を行い、エツチングして金属の配
線パターンを形成するものである。
この発明におけるコンククト孔に埋め込むレジストは、
転写用のホトレジスト ト孔を覆うためにのみ作用するものであり、たとえ転写
の際に位置ずれが発生したとしても金属のエツチングの
後にコンタクト孔が露出することはない。
転写用のホトレジスト ト孔を覆うためにのみ作用するものであり、たとえ転写
の際に位置ずれが発生したとしても金属のエツチングの
後にコンタクト孔が露出することはない。
以下、この発明の一実施例を第１図について説明する。
第１図において、第２図と同一符号は同じものを示し、
５′は前記コンタクト孔６を埋め込む埋め込み用のレジ
ストである。
５′は前記コンタクト孔６を埋め込む埋め込み用のレジ
ストである。
次に製造工程について説明する。
従来と同様の方法によりコンククト孔６を形成し、配線
材材である金属７をスパッタ法等により被着した後〔第
１図（ａ）〜（ｃ）〕、埋め込み用のレジスト５′を塗
布する。続いて埋め込み用のし・シスト５′の軟化点以
上の温度で熱処理する。
材材である金属７をスパッタ法等により被着した後〔第
１図（ａ）〜（ｃ）〕、埋め込み用のレジスト５′を塗
布する。続いて埋め込み用のし・シスト５′の軟化点以
上の温度で熱処理する。
この時、埋め込み用のレジスト５′は軟化してコンタク
ト孔６に流れ込み、コンタクト孔６部分とそれ以外の部
分で著しい膜厚差が生じる〔第１図（ｄ））０次に例え
ば、、ＲＩＥを用いてコンタクト孔６以外の部分の埋め
込み用のレジスト５′を完全に除去し、コンタクト孔６
には埋め込み用のレジスト５′を残す〔第１図（ｅ）〕
。続いて従来と同様の技術で配線用のホトレジストパタ
ーンを形成し［第１図（ｆ）］、エエラチンして金属７
の配線のパターンを得ろ〔第１図（ｇ））。
ト孔６に流れ込み、コンタクト孔６部分とそれ以外の部
分で著しい膜厚差が生じる〔第１図（ｄ））０次に例え
ば、、ＲＩＥを用いてコンタクト孔６以外の部分の埋め
込み用のレジスト５′を完全に除去し、コンタクト孔６
には埋め込み用のレジスト５′を残す〔第１図（ｅ）〕
。続いて従来と同様の技術で配線用のホトレジストパタ
ーンを形成し［第１図（ｆ）］、エエラチンして金属７
の配線のパターンを得ろ〔第１図（ｇ））。
これにより金属配線のパターンはコンタクト孔６から外
れてもエツチングによりコンタクト孔６の表面から露出
することはなく特性劣化やその他の不具合が生じろこと
がなくなる。
れてもエツチングによりコンタクト孔６の表面から露出
することはなく特性劣化やその他の不具合が生じろこと
がなくなる。
なお、上記実施例ではコンタクト孔６の埋め込みに埋め
込み用のレジスト５′を１吏用したものを示したが、感
光性の特にない樹脂や気相成長で被着する低融点ガラス
のようなものでも良い。
込み用のレジスト５′を１吏用したものを示したが、感
光性の特にない樹脂や気相成長で被着する低融点ガラス
のようなものでも良い。
以上説明したようにこの発明は、半導体基板上にコンタ
クト孔を形成した後配線材料である金属を被着する工程
，コノタクト孔部分にホトシ・シストを埋め込んだ後、
コンタクト孔部分以外のポトレジストを除去する工程，
配線パターンを形成するためのレジストのパターンを形
成し、このレジストのパターンをマスクにしてエツチン
グし、金属による配線パターンを形成する工程とからな
るので、金属による配線パターンを形成する際に、コン
タクト孔が露出することがなくなり、品質の良い、かつ
信頼性の高い半導体装置を作成することができる。また
、配線パターンをコンタクト部分においてオーバーサイ
ズにする必要がなくなるため、高密度の配線パターンを
有する半導体装置を設計することが可能となる利点があ
る。
クト孔を形成した後配線材料である金属を被着する工程
，コノタクト孔部分にホトシ・シストを埋め込んだ後、
コンタクト孔部分以外のポトレジストを除去する工程，
配線パターンを形成するためのレジストのパターンを形
成し、このレジストのパターンをマスクにしてエツチン
グし、金属による配線パターンを形成する工程とからな
るので、金属による配線パターンを形成する際に、コン
タクト孔が露出することがなくなり、品質の良い、かつ
信頼性の高い半導体装置を作成することができる。また
、配線パターンをコンタクト部分においてオーバーサイ
ズにする必要がなくなるため、高密度の配線パターンを
有する半導体装置を設計することが可能となる利点があ
る。
第１図はこの発明の一実施例を説明するための半導体装
置の製造方法を示す工程断面図、第２図は従来技術を用
いた半導体装置の製造方法を示す工程断面図である。 図において、１はシリコン基板、２は拡散層、３はポリ
シリコン、４は酸化膜、５はホトレジス１−１５’は埋
め込み用のレジスト、６はコンタクト孔、７は配線材料
である金属である。 なお、各図中の同一符号は同一または相当部分を示す。 代理人 大 岩 増 雄 （外２名）第 図 で の 第 図 そ の 第 図 そ の
置の製造方法を示す工程断面図、第２図は従来技術を用
いた半導体装置の製造方法を示す工程断面図である。 図において、１はシリコン基板、２は拡散層、３はポリ
シリコン、４は酸化膜、５はホトレジス１−１５’は埋
め込み用のレジスト、６はコンタクト孔、７は配線材料
である金属である。 なお、各図中の同一符号は同一または相当部分を示す。 代理人 大 岩 増 雄 （外２名）第 図 で の 第 図 そ の 第 図 そ の
Claims (1)
- 半導体装置の製造方法において、半導体基板上にコンタ
クト孔を形成した後配線材料である金属を被着する工程
、前記コンタクト孔部分にホトレジストを埋め込んだ後
、前記コンタクト孔部分以外のホトレジストを除去する
工程、配線パターンを形成するためのレジストのパター
ンを形成し、このレジストのパターンをマスクにしてエ
ッチングし、前記金属による配線パターンを形成する工
程を含むことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30810088A JPH02153530A (ja) | 1988-12-05 | 1988-12-05 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30810088A JPH02153530A (ja) | 1988-12-05 | 1988-12-05 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02153530A true JPH02153530A (ja) | 1990-06-13 |
Family
ID=17976865
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30810088A Pending JPH02153530A (ja) | 1988-12-05 | 1988-12-05 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02153530A (ja) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57192048A (en) * | 1981-05-21 | 1982-11-26 | Fujitsu Ltd | Manufacture of semiconductor device |
| JPS58191451A (ja) * | 1982-04-14 | 1983-11-08 | コミツサリア・タ・レネルギ−・アトミ−ク | 集積回路の電気接触用孔への相互接続線の位置決め形成方法 |
| JPS62150848A (ja) * | 1985-12-25 | 1987-07-04 | Hitachi Ltd | 半導体装置の製造方法 |
-
1988
- 1988-12-05 JP JP30810088A patent/JPH02153530A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57192048A (en) * | 1981-05-21 | 1982-11-26 | Fujitsu Ltd | Manufacture of semiconductor device |
| JPS58191451A (ja) * | 1982-04-14 | 1983-11-08 | コミツサリア・タ・レネルギ−・アトミ−ク | 集積回路の電気接触用孔への相互接続線の位置決め形成方法 |
| JPS62150848A (ja) * | 1985-12-25 | 1987-07-04 | Hitachi Ltd | 半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0779106B2 (ja) | 半導体集積回路の製造方法 | |
| JPS58210634A (ja) | 半導体装置の製造方法 | |
| JP2822430B2 (ja) | 層間絶縁膜の形成方法 | |
| JPH11233411A (ja) | 半導体装置の製造方法 | |
| JPH02153530A (ja) | 半導体装置の製造方法 | |
| JP3408746B2 (ja) | 半導体装置の製造方法 | |
| US5514625A (en) | Method of forming a wiring layer | |
| JP3349001B2 (ja) | 金属膜の形成方法 | |
| JPS5834917A (ja) | 半導体装置の製造方法 | |
| JPS6226843A (ja) | 電極金属配線パタ−ンの形成方法 | |
| JPH03108359A (ja) | 配線構造及びその形成方法 | |
| KR100256312B1 (ko) | 반도체 소자의 금속배선 형성 방법 | |
| JPH01152722A (ja) | 半導体装置 | |
| JP2727587B2 (ja) | 多層配線法 | |
| JPS6155939A (ja) | 半導体装置の製造方法 | |
| JP2903594B2 (ja) | 半導体装置の製造方法 | |
| KR0155864B1 (ko) | 반도체 장치의 배선 방법 | |
| JPS62133733A (ja) | 半導体集積回路装置 | |
| JPH0428230A (ja) | 半導体装置の製造方法 | |
| JPH07142776A (ja) | パターンの形成方法 | |
| JPH06333818A (ja) | 半導体装置の製造方法及びこれに用いられる装置 | |
| JPS59163838A (ja) | 半導体装置の製造方法 | |
| JPH1197536A (ja) | 半導体装置の製造方法 | |
| JPH02215131A (ja) | 半導体装置の製造方法 | |
| JPH07183376A (ja) | 半導体装置の製造方法 |