JPH06333818A - 半導体装置の製造方法及びこれに用いられる装置 - Google Patents

半導体装置の製造方法及びこれに用いられる装置

Info

Publication number
JPH06333818A
JPH06333818A JP14260493A JP14260493A JPH06333818A JP H06333818 A JPH06333818 A JP H06333818A JP 14260493 A JP14260493 A JP 14260493A JP 14260493 A JP14260493 A JP 14260493A JP H06333818 A JPH06333818 A JP H06333818A
Authority
JP
Japan
Prior art keywords
contact hole
region
wafer
shape
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP14260493A
Other languages
English (en)
Inventor
Yasuyuki Enomoto
容幸 榎本
Yuji Takaoka
裕二 高岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP14260493A priority Critical patent/JPH06333818A/ja
Publication of JPH06333818A publication Critical patent/JPH06333818A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

(57)【要約】 【目的】 密着層剥がれの対策として導入されているア
ニールの低温化を可能にするとともに、密着層でのクラ
ックの発生を抑止し得る半導体装置の製造方法及びこれ
に用いられる装置を提供する。 【構成】 ブランケットW‐CVDプロセスを採用した
半導体装置の製造方法に用いられるエッチング装置にお
いて、コンタクトホールのエッチング時にウエハ12の
周縁部をクランプするクランプリング13の形状を、ブ
ランケットW‐CVDプロセスでの非W堆積領域の形状
に対応させ、非W堆積領域ではコンタクトホールのエッ
チングを行わないようにすることで、当該領域にはコン
タクトホールを形成しないようにする。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、半導体装置の製造方法
に関し、特にコンタクトホールの埋込みに際してウエハ
全面にタングステン膜を形成するプロセスを用いた半導
体装置の製造方法及びこれに用いられる装置に関する。
【0002】
【従来の技術】デバイスの微細化に伴い、コンタクトホ
ールのアスペクト比は益々大きくなっている。それに伴
い、スパッタリングによるホール部の埋込みでは、電気
的導通を確保するのが困難になってきている。このた
め、ホール部分に配線とは別に埋込みプラグを形成し、
各配線層をつなぐプロセスが採用されている。このプラ
グ材料としては、poli‐Siに比べてコンタクト抵抗やプ
ロセス面で扱い易いW(タングステン)が注目されてい
る。このプラグ形成法として、ホール部だけでなくウエ
ハ全面にW膜を形成するブランケット(blanket) W‐C
VD法が知られている。
【0003】このブランケットW‐CVDプロセスで
は、絶縁膜とW膜との密着性の観点から、W膜の成膜に
先立って密着層を形成することが必要となる。この密着
層としては、TiN,TiW等のTi(チタン)系が広
く用いられている。密着層は、通常、スパッタ法によっ
て形成される。そして、スパッタ時にはウエハをその周
縁部にてクランプするため、そのクランプ領域には密着
層が形成されないことになる。以下、この密着層が形成
されない図6に斜線で示す領域をクリップマーク(clip
mark) と称する。そのため、W‐CVD装置では、この
クリップマークへのW堆積を抑止する対策として、クリ
ップマークを含む領域を、図7に示す如き形状のリング
で被覆しつつWの堆積を行うようにしていた。
【0004】
【発明が解決しようとする課題】ところが、W堆積時
に、図7のリングが被覆する領域(以下、非W堆積領域
と称する)で密着層剥がれが発生する場合がある。その
対策として、現在、密着層アニールが導入されている。
この密着層アニールについては、非W堆積領域にコンタ
クトホールが存在する場合と存在しない場合では、アニ
ール温度が異なる。コンタクトホールが存在しない場合
は、存在する場合に比べて低温アニールで密着層剥がれ
を防止できる。一方、コンタクトホールが存在する場合
のアニール温度では、密着層にクラック(crack) が入る
ことが確認されている。
【0005】本発明は、上記課題に鑑みてなされたもの
であり、その目的とするところは、密着層剥がれの対策
として導入されているアニールの低温化を可能にすると
ともに、密着層でのクラックの発生を抑止し得る半導体
装置の製造方法及びこれに用いられる装置を提供するこ
とにある。
【0006】
【課題を解決するための手段】上記目的を達成するため
に、本発明による半導体装置の製造方法では、コンタク
トホールの埋込みに際し、ウエハの周縁部をクランプし
つつそのクランプ領域を除くウエハ全面に密着層を形成
し、この密着層上に上記クランプ領域を被覆しつつW膜
を形成するプロセスを用いた半導体装置の製造におい
て、W膜が堆積されない非W堆積領域をコンタクトホー
ルが存在しない平坦化領域とする。
【0007】
【作用】ブランケットW‐CVDプロセスを用いた半導
体装置の製造において、W堆積時にリングが被覆する非
W堆積領域を、コンタクトホールが存在しない平坦化領
域とする。非W堆積領域にコンタクトホールが存在しな
いと、密着層の剥がれ対策として導入されている密着層
のアニールの低温化が可能になる。さらには、アニール
温度の低温化に伴い、密着層でのクラックの発生を抑止
できる。
【0008】
【実施例】以下、本発明の実施例を図面に基づいて詳細
に説明する。先ず、本発明に係る半導体装置は、コンタ
クトホールの埋込みに、ブランケットW‐CVDプロセ
スを採用している。このブランケットW‐CVDプロセ
スでのW堆積時に、先述したように、図7に示すリング
が被覆する非W堆積領域で密着層剥がれが発生する場合
がある。その対策として、本発明では、密着層を形成す
る際のクランプ領域に対応する非W堆積領域を、コンタ
クトホールが存在しない平坦化領域とする。これを実現
する具体的な実施例について以下に説明する。
【0009】図1は、エッチング装置に適用された本発
明の第1の実施例を示す構成図であり、(A)はエッチ
ング装置におけるウエハクランプ機構の断面図、(B)
はクランプリングの平面図である。図1(A)におい
て、エッチング装置では、ステージ11上に載置される
ウエハ12を、その周縁部にてクランプリング13を介
してクランパ14によってクランプしつつエッチング処
理を行うようになっている。また、エッチング時に、温
度が上昇し、再現性が悪くなるのを防ぐために、ステー
ジ11に形成されたガス供給路15を介してウエハ12
の裏面にガスを供給し、ガス冷却を行うようになってい
る。
【0010】このエッチング装置において、本実施例で
は、コンタクトホールのエッチング時にウエハの周縁部
をクランプするクランプリング13の形状を、図1
(B)に示すように、図7に示すリングと同じ形状にな
るように形成した構成となっている。そして、コンタク
トホールのエッチング時に、このクランプリング13に
よってウエハ12の周縁部をクランプしつつエッチング
処理を行う。これによれば、クランプリング13によっ
て被覆される非W堆積領域ではコンタクトホールのエッ
チングが行われないため、非W堆積領域にはコンタクト
ホールが形成されない。すなわち、クランプリング13
の形状に対応した非W堆積領域は、コンタクトホールが
存在しない平坦化領域となる。
【0011】このように、非W堆積領域をコンタクトホ
ールが存在しない平坦化領域とすることにより、密着層
の剥がれ対策として導入されているアニールの低温化が
可能になる。さらに、アニール温度の低温化に伴い、密
着層へのクラックの発生を抑止できる。
【0012】図2は、本発明が適用される露光装置の一
例を示す概略構成図である。図2において、水銀ランプ
等の光源21から発せられた光は、シャッタ22及びフ
ライアイレンズ23を経てレチクルブラインド24に入
射する。このレチクルブラインド24は、後段に設けら
れたレチクル26の露光領域を制御するためのものであ
る。レチクルブラインド24で露光領域が制御された光
は、コンデンサレンズ25を経てレチクル26に入射
し、このレチクル26上に描かれているパターンを縮小
投影レンズ27を介してウエハ12上のフォトレジスト
に投影する。縮小投影レンズ27は、レチクル26上の
パターンを1/5〜1/10に縮小する。
【0013】この露光装置において、本発明の第2の実
施例では、コンタクトホールのパターニングの際にウエ
ハ12の周縁部をクランプするクランプ機構28を設
け、このクランプ機構28のクランプリング29の形状
を、図7に示すリングと同じ形状になるように形成した
構成となっている。クランプ機構28としては、図1の
エッチング装置におけるウエハクランプ機構と同様の構
成のものを用い得る。
【0014】このように、露光装置において、コンタク
トホールのパターニングの際にウエハ12の周縁部を、
図7のリングと同じ形状のクランプリング29でクラン
プすることにより、クランプリング29によって被覆さ
れる領域にはコンタクトホールがパターニングされな
い。したがって、当該領域にはコンタクトホールが形成
されないことになるため、後のブランケットW‐CVD
プロセスでの非W堆積領域は、第1の実施例の場合と同
様に、コンタクトホールが存在しない平坦化領域とな
る。その結果、密着層剥がれ対策として導入されている
アニールの低温化が可能となり、第1の実施例の場合と
同様の効果を得ることができる。
【0015】ところで、露光装置において、ブランケッ
トW‐CVDプロセスでの非W堆積領域を、コンタクト
ホールが存在しない平坦化領域とする方法としては、コ
ンタクトホールのパターニング時に、レチクルブライン
ド24によってレチクル26内の露光領域を制御するこ
とにより、その領域にショット(shot)しないようにする
方法が考えられる。しかしながら、従来の露光装置にお
けるレチクルブラインド24では、レチクル26内の露
光領域の制御をチップレベルで行うことができなかった
ので、同一レチクルに複数個のチップを有するデバイス
にあっては、図7に示すリングが被覆していない領域の
チップの取得が困難となり、理収減となる。
【0016】そこで、本発明の第3の実施例では、レチ
クルブラインド24をレチクル26内の露光領域の制御
をチップレベルで行い得る構成とし、このレチクルブラ
インド24による露光領域の制御を、図7に示すリング
の形状に対応して行うようにしている。このレチクルブ
ラインド24により、レチクル26内の露光領域の制御
をチップレベルで行いつつショットした場合のパターニ
ングの例を図3に示す。同図において、太線で囲んだ領
域がレチクルブラインド24を全開したときの露光領域
である。図5の例の場合、チップ数が7以下の領域(ウ
エハ周縁部)では、レチクルブラインド24によってレ
チクル26内の露光領域の制御を行っている。
【0017】このように、レチクルブラインド24によ
ってレチクル26内の露光領域の制御をチップレベルで
行うことにより、図3に示すように、同一レチクルに複
数個のチップを有するデバイスにあっても、破線内の領
域でのチップの取得が容易であるため、理収減無く、ブ
ランケットW‐CVDプロセスでの非W堆積領域にコン
タクトホールをパターニングしないようにすることがで
きる。これにより、非W堆積領域をコンタクトホールが
存在しない平坦化領域とすることができる。その結果、
密着層の剥がれ対策として導入されているアニールの低
温化が可能になるとともに、密着層へのクラックの発生
を抑止できる。
【0018】図4は、本発明の第4の実施例を示す工程
図である。本実施例においては、コンタクトホールのレ
ジストパターニングに先立ち、先ず、基板41上に形成
された絶縁膜42上に、全面に亘ってネガレジスト43
を塗布する(工程A)。次に、ネガレジスト43をブラ
ンケットW‐CVDプロセスでの非W堆積領域の形状に
対応させて露光し、現像する。感光後、ネガレジスト4
3の光の当たった領域、即ち非W堆積領域のみが残る
(工程B)。
【0019】続いて、レジスト44を塗布し、通常のコ
ンタクトホールのパターニングを行う。このとき、非W
堆積領域では、2層のレジストの内、上層のレジスト4
4はコンタクトホールのパターニングがなされるが、下
層のネガレジスト43はパターニングされないことにな
る(工程C)。したがって、この系をエッチングして
も、非W堆積領域にはコンタクトホールが開口しない。
すなわち、工程Bで残存したネガレジスト43は、エッ
チング時のマスクとして作用することになる。
【0020】このように、コンタクトホールのレジスト
パターニングに先立ち、ネガレジスト43で非W堆積領
域に対応したマスクを形成することにより、非W堆積領
域にはコンタクトホールが形成されないため、第1〜第
3の実施例の場合と同様に、密着層の剥がれ対策として
導入されているアニールの低温化が可能になるととも
に、密着層へのクラックの発生を抑止できる。
【0021】図5は、本発明の第5の実施例を示す工程
図である。本実施例においては、コンタクトホールのパ
ターニングに際し、レジスト45を周知のエッジリンス
により、ブランケットW‐CVDプロセスでの非W堆積
領域の形状に対応させて除去する。このように、コンタ
クトホールのパターニング時のレジストコーティングの
際に、エッチングリンスによってレジスト45を、非W
堆積領域の形状に対応させて除去することにより、非W
堆積領域にはコンタクトホールが形成されないために、
第1〜第4の実施例の場合と同様の効果を得ることがで
きる。
【0022】なお、本発明は、上記第1〜第5の各実施
例に限定されるものではなく、種々の変更が可能であ
り、要は、ブランケットW‐CVDプロセスでの非W堆
積領域をコンタクトホールが存在しない平坦化領域に形
成できる技術であれば良い。
【0023】
【発明の効果】以上説明したように、本発明によれば、
以下に記す如き効果が得られる。すなわち、請求項2記
載のエッチング装置によれば、コンタクトホールのエッ
チング時にウエハの周縁部をクランプするクランプリン
グの形状を、ブランケットW‐CVDプロセスでの非W
堆積領域の形状に対応させたことにより、非W堆積領域
ではコンタクトホールのエッチングが行われないので、
当該領域にはコンタクトホールが形成されないことにな
る。
【0024】請求項3記載の露光装置によれば、コンタ
クトホールのパターニングの際にウエハの周縁部をクラ
ンプするクランプ機構を設け、このクランプ機構のクラ
ンプリングの形状を非W堆積領域の形状に対応させたこ
とにより、非W堆積領域にはコンタクトホールのパター
ニングが行われないので、当該領域にはコンタクトホー
ルが形成されないことになる。請求項4記載の露光装置
によれば、レチクルブラインドをレチクル内の露光領域
の制御をチップレベルで行い得る構造とし、このレチク
ルブラインドによる露光領域の制御を非W堆積領域に対
応して行うようにしたことにより、非W堆積領域にはコ
ンタクトホールのパターニングが行われないので、当該
領域にはコンタクトホールが形成されないことになる。
【0025】請求項5記載の製造方法によれば、コンタ
クトホールのレジストパターニングに先立ち、ネガレジ
ストを非W堆積領域の形状に対応させて露光し、ネガレ
ジストで非W堆積領域に対応したマスクを形成するよう
にしたことにより、非W堆積領域にはコンタクトホール
のパターニングが行われないので、当該領域にはコンタ
クトホールが形成されないことになる。請求項6記載の
製造方法によれば、コンタクトホールのパターニング時
のレジストコーティングの際に、エッチングリンスによ
ってレジストを非W堆積領域の形状に対応させて除去す
るようにしたことにより、非W堆積領域にはコンタクト
ホールのパターニングが行われないので、当該領域には
コンタクトホールが形成されないことになる。
【0026】このように、ブランケットW‐CVDプロ
セスを用いた半導体装置の製造において、非W堆積領域
をコンタクトホールが存在しない平坦化領域としたこと
により、密着層の剥がれ対策として導入されているアニ
ールの低温化が可能になり、さらにはアニール温度の低
温化に伴い、密着層へのクラックの発生を抑止できるこ
とになる。
【図面の簡単な説明】
【図1】本発明の第1の実施例を示す構成図であり、
(A)はエッチング装置におけるウエハクランプ機構の
断面図、(B)はクランプリングの平面図である。
【図2】本発明の第2、第3の実施例が適用される露光
装置の一例を示す概略構成図である。
【図3】レチクル内の露光領域の制御をチップレベルで
行った場合のパターニングの例を示す図である。
【図4】本発明の第4の実施例を示す工程図である。
【図5】本発明の第5の実施例を示す工程図である。
【図6】クリップマークを示す平面図ある。
【図7】リングの一例を示す平面図である。
【符号の説明】
11 ステージ 12 ウエハ 13,29 クランプリング 24 レチクルブラインド 26 レチクル 43 ネガレジスト

Claims (6)

    【特許請求の範囲】
  1. 【請求項1】 コンタクトホールの埋込みに際し、ウエ
    ハの周縁部をクランプしつつそのクランプ領域を除くウ
    エハ全面に密着層を形成し、この密着層上に前記クラン
    プ領域を被覆しつつタングステン膜を形成するプロセス
    を用いた半導体装置の製造方法において、 前記タングステン膜が形成されない非堆積領域をコンタ
    クトホールが存在しない平坦化領域とすることを特徴と
    する半導体装置の製造方法。
  2. 【請求項2】 請求項1記載の半導体装置の製造方法に
    用いられるエッチング装置において、 前記コンタクトホールのエッチング時にウエハの周縁部
    をクランプするクランプリングの形状を、前記非堆積領
    域の形状に対応させたことを特徴とするエッチング装
    置。
  3. 【請求項3】 請求項1記載の半導体装置の製造方法に
    用いられる露光装置において、 前記コンタクトホールのパターニングの際にウエハの周
    縁部をクランプするクランプ機構を設け、このクランプ
    機構のクランプリングの形状を、前記非堆積領域の形状
    に対応させたことを特徴とする露光装置。
  4. 【請求項4】 請求項1記載の半導体装置の製造方法に
    用いられる露光装置において、 レチクル内の露光領域の制御をチップレベルで行い得る
    レチクルブラインドを設け、このレチクルブラインドに
    よる露光領域の制御を前記非堆積領域の形状に対応して
    行うことを特徴とする露光装置。
  5. 【請求項5】 前記コンタクトホールのレジストパター
    ニングに先立ち、ウエハ全面にネガレジストを塗布し、 前記ネガレジストを前記非堆積領域の形状に対応させて
    露光することを特徴とする請求項1記載の半導体装置の
    製造方法。
  6. 【請求項6】 前記コンタクトホールのパターニングに
    際し、ウエハ全面にレジストを塗布するとき、 エッジリンスによって前記非堆積領域の形状に対応して
    レジストを除去することを特徴とする請求項1記載の半
    導体装置の製造方法。
JP14260493A 1993-05-21 1993-05-21 半導体装置の製造方法及びこれに用いられる装置 Pending JPH06333818A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14260493A JPH06333818A (ja) 1993-05-21 1993-05-21 半導体装置の製造方法及びこれに用いられる装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14260493A JPH06333818A (ja) 1993-05-21 1993-05-21 半導体装置の製造方法及びこれに用いられる装置

Publications (1)

Publication Number Publication Date
JPH06333818A true JPH06333818A (ja) 1994-12-02

Family

ID=15319185

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14260493A Pending JPH06333818A (ja) 1993-05-21 1993-05-21 半導体装置の製造方法及びこれに用いられる装置

Country Status (1)

Country Link
JP (1) JPH06333818A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002367897A (ja) * 2001-06-11 2002-12-20 Denso Corp 半導体装置の製造方法
KR100574915B1 (ko) * 1999-04-06 2006-04-28 삼성전자주식회사 포커스 링의 이상 마모를 제거한 플라즈마 챔버

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100574915B1 (ko) * 1999-04-06 2006-04-28 삼성전자주식회사 포커스 링의 이상 마모를 제거한 플라즈마 챔버
JP2002367897A (ja) * 2001-06-11 2002-12-20 Denso Corp 半導体装置の製造方法

Similar Documents

Publication Publication Date Title
JP2720023B2 (ja) 半導体装置の製造方法
JPH06333818A (ja) 半導体装置の製造方法及びこれに用いられる装置
JP3408746B2 (ja) 半導体装置の製造方法
JPH08279488A (ja) 半導体装置の製造方法
US20070069387A1 (en) Semiconductor device and method of forming the same
JP2808674B2 (ja) 半導体装置の製造方法
KR100187677B1 (ko) 반도체 소자의 확산방지층 형성방법
KR0144232B1 (ko) 반도체 소자의 미세 패턴 형성 방법
KR100291412B1 (ko) 포토레지스트도포방법
KR0135142B1 (ko) 반도체소자의 금속배선 형성방법
JPH09181077A (ja) 半導体装置およびその製造方法
JP2734881B2 (ja) 半導体装置の製造方法
JP2004040019A (ja) 金属配線の形成方法
KR0184955B1 (ko) 반도체 소자의 금속배선 제조방법
KR100252757B1 (ko) 금속패턴 형성방법
KR100607776B1 (ko) 반도체 리소그래피 공정에서의 하드마스크 형성 방법
US20030214013A1 (en) Photoresist mask-free oxide define region (ODR)
JPS5911647A (ja) 半導体装置の製造方法
JPS61276324A (ja) 半導体装置の製造方法
KR19980054458A (ko) 반도체 소자의 금속 배선 형성방법
JPH0212827A (ja) 半導体装置の製造方法
JP2004266224A (ja) 半導体装置及びその製造方法
JPH05326504A (ja) 半導体装置の製造方法
JPH04333224A (ja) 半導体装置の製造方法
JPH0258212A (ja) 半導体装置の製造方法