WO2021245948A1 - 量子デバイス - Google Patents

量子デバイス Download PDF

Info

Publication number
WO2021245948A1
WO2021245948A1 PCT/JP2020/022435 JP2020022435W WO2021245948A1 WO 2021245948 A1 WO2021245948 A1 WO 2021245948A1 JP 2020022435 W JP2020022435 W JP 2020022435W WO 2021245948 A1 WO2021245948 A1 WO 2021245948A1
Authority
WO
WIPO (PCT)
Prior art keywords
quantum
interposer
recess
chip
quantum device
Prior art date
Application number
PCT/JP2020/022435
Other languages
English (en)
French (fr)
Inventor
克 菊池
明 宮田
秀 渡辺
教徳 西
英行 佐藤
兼二 難波
彩未 山口
Original Assignee
日本電気株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日本電気株式会社 filed Critical 日本電気株式会社
Priority to PCT/JP2020/022435 priority Critical patent/WO2021245948A1/ja
Priority to US18/007,772 priority patent/US20230345844A1/en
Priority to JP2022528403A priority patent/JP7290201B2/ja
Publication of WO2021245948A1 publication Critical patent/WO2021245948A1/ja
Priority to JP2023088644A priority patent/JP2023105033A/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00—Superconducting devices
    • H10N60/80—Constructional details
    • H10N60/81—Containers; Mountings
    • H10N60/815—Containers; Mountings for Josephson-effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/147—Semiconductor insulating substrates
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N10/00—Quantum computing, i.e. information processing based on quantum-mechanical phenomena
    • G06N10/40—Physical realisations or architectures of quantum processors or components for manipulating qubits, e.g. qubit coupling or qubit control
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49888—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials the conductive materials containing superconducting material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P7/00—Resonators of the waveguide type
    • H01P7/08—Strip line resonators
    • H01P7/082—Microstripline resonators
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00—Superconducting devices
    • H10N60/20—Permanent superconducting devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00—Superconducting devices
    • H10N60/80—Constructional details
    • H10N60/85—Superconducting active materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N69/00—Integrated devices, or assemblies of multiple devices, comprising at least one superconducting element covered by group H10N60/00

Definitions

  • the present invention relates to a quantum device.
  • Patent Document 1 describes a quantum device in which a quantum chip using a quantum state is flip-chip mounted on an interposer.
  • a quantum device in which a quantum chip using a quantum state is flip-chip mounted on an interposer.
  • the quantum chip is cooled from the sample table via the interposer and kept at a predetermined temperature.
  • the purpose of the present disclosure is to solve such a problem, and to provide a quantum device capable of improving the cooling function while securing the number of terminals.
  • the quantum device includes a quantum chip that performs information processing using a quantum state and an interposer on which the quantum chip is mounted, and the quantum chip is a recess formed in a sample table having a cooling function. A part of the interposer is in contact with the sample table.
  • FIG. It is sectional drawing which illustrates the quantum device which concerns on Embodiment 1.
  • FIG. It is an exploded perspective view which illustrates the quantum device which concerns on Embodiment 1.
  • FIG. It is sectional drawing which illustrates the quantum device which concerns on a comparative example.
  • It is sectional drawing which illustrates the adhesive layer or the joint layer which concerns on the modification 1 of Embodiment 1.
  • FIG. It is sectional drawing which illustrates the space between the quantum chip which concerns on the modification 2 of Embodiment 1 and the inner surface of a recess.
  • FIG. 1 It is a top view which illustrates the recess and the holding member of the sample table which concerns on the modification 3 of Embodiment 1.
  • FIG. It is sectional drawing which illustrates the cooling member and thermal via which concerns on modification 4 of Embodiment 1.
  • FIG. It is sectional drawing which illustrates the dent formed in the bottom of the concave part of the sample table which concerns on the modification 5 of Embodiment 1.
  • FIG. It is a top view which illustrates the dent formed in the bottom of the recess of the sample table which concerns on the modification 5 of Embodiment 1.
  • FIG. It is sectional drawing which illustrates the dent formed in the bottom of the concave part of the sample table which concerns on the modification 6 of Embodiment 1.
  • FIG. 1 is a cross-sectional view illustrating the quantum device according to the first embodiment.
  • FIG. 2 is an exploded perspective view illustrating the quantum device according to the first embodiment.
  • the quantum device 1 includes a quantum chip 10 and an interposer 20.
  • the quantum chip 10 includes a chip substrate 15 and a wiring layer 16.
  • the chip substrate 15 contains, for example, silicon (Si).
  • the chip substrate 15 is not limited to those containing silicon as long as the quantum chip 10 can perform information processing using the quantum state, but is not limited to those containing silicon, but sapphire and compound semiconductor materials (Group IV, Group III-V, Group II-VI). ) And other electronic materials may be included. Further, it is preferable that it is a single crystal, but it may be polycrystal or amorphous.
  • the shape of the chip substrate 15 is, for example, a plate shape, and has one plate surface and the other plate surface on the opposite side of one plate surface.
  • One plate surface is called the first surface 11, and the other plate surface is called the second surface 12. Therefore, the quantum chip 10 and the chip substrate 15 have a first surface 11 and a second surface 12.
  • the first surface 11 and the second surface 12 are rectangular.
  • the first surface 11 faces the interposer 20 side.
  • the first surface 11 is mounted on the interposer 20 by a bump BP.
  • the wiring layer 16 is provided on the first surface 11 side of the chip substrate 15.
  • the wiring layer 16 contains, for example, a superconducting material such as niobium (Nb).
  • the superconducting material used for the wiring layer 16 is not limited to niobium (Nb), for example, but niobium nitride, aluminum (Al), indium (In), lead (Pb), tin (Sn), and rhenium (Re). , Palladium (Pd), Titanium (Ti), and alloys containing at least one of these.
  • the wiring layer 16 includes a quantum circuit 17.
  • a resonator 17c having a loop circuit 17b in which a superconducting material is annularly connected by a Josephson junction 17a is formed.
  • the material used for the Josephson junction is preferably Al, but other superconducting materials may also be used.
  • the quantum circuit 17 performs information processing using the resonator 17c in the quantum state in superconductivity.
  • the quantum chip 10 includes the quantum circuit 17 and performs information processing using the quantum state.
  • the wiring layer 16 is mounted on the interposer 20 via the bump BP. Therefore, the quantum chip 10 is flip-chip mounted on the interposer 20.
  • the bump BP may contain the above-mentioned superconducting material.
  • the bump BP may contain the same superconducting material as the wiring layer 16, or may contain a superconducting material different from that of the wiring layer 16.
  • the bump BP contains a plurality of metal layers, it is preferable that at least one layer contains a superconducting material.
  • the bump BP may be layered containing Nb (wiring surface of the quantum chip 10) / In (alloy containing Sn, Pb and at least one of these) / Ti / Nb (wiring surface of the interposer 20) / Cu.
  • Nb (wiring surface of the quantum chip 10) / Nb (wiring surface of the interposer 20) / Cu may be layered, or Nb (wiring surface of the quantum chip 10) / In (Sn, Pb and at least one of these. It may be in a layered form containing (alloy containing) / Ta (wiring surface of the interposer 20) / Cu. Further, in the case of a bump BP containing Al and In, TiN may be used for the barrier layer in order to prevent alloying between Al and In.
  • the bump BP is Al (wiring surface of the quantum chip 10) / Ti / TiN / In (Sn, Pb and an alloy containing at least one of these) / TiN / Ti / Al (of the interposer 20).
  • Wiring surface) / May be layered containing Cu.
  • Ti is an adhesion layer.
  • Preferred flip-chip connections are Nb (wiring surface of the quantum chip 10) / In / Ti / Nb (wiring surface of the interposer 20) / Cu, or Nb (wiring surface of the quantum chip 10) / Nb (wiring surface of the interposer 20) /. It is Cu. It is preferable to add the thickness of Cu to the thickness of 2 [ ⁇ m] of the interposer wiring layer 23 in the range of 2 to 10 [ ⁇ m] to provide a bump of ⁇ 100 [ ⁇ m].
  • the interposer 20 includes interposer wiring layers 23 and 24, an interposer substrate 25, and a penetrating via (Though Via, hereinafter referred to as TV26).
  • TV26 is omitted so that the figure is not complicated.
  • the interposer substrate 25 is, for example, in the shape of a plate.
  • the interposer substrate 25 contains, for example, silicon (Si).
  • the interposer substrate 25 is not limited to those containing silicon as long as the quantum chip 10 can be mounted, and may include sapphire, compound semiconductor materials (Group IV, III-V, Group II-VI), glass, ceramics, and the like. Other electronic materials may be included.
  • the surface of the interposer substrate 25 is preferably covered with a silicon oxide film (SiO 2 , TEOS film, etc.).
  • the interposer substrate 25 and the interposer 20 have a mounting surface 21 on which the quantum chip 10 is mounted, and an opposite surface 22 on the opposite side of the mounting surface 21.
  • the XYZ orthogonal coordinate axes are introduced.
  • the plane parallel to the opposite surface 22 of the interposer 20 is the XY plane, and the direction orthogonal to the opposite surface 22 is the Z-axis direction.
  • the + Z-axis direction is upward, and the -Z-axis direction is downward.
  • the upper and lower parts are for convenience of explanation and do not indicate the direction in which the quantum device 1 is arranged when the actual quantum device 1 is used.
  • the quantum chip 10 is arranged on the ⁇ Z axis direction side of the interposer 20.
  • the wiring layer 16 arranged on the + X axis direction side of the quantum chip 10 and the mounting surface 21 arranged on the ⁇ Z axis direction side of the interposer 20 are connected via a bump BP.
  • the interposer wiring layer 23 is formed on the mounting surface 21 side of the interposer 20, that is, on the ⁇ Z axis direction side of the interposer 20.
  • the interposer wiring layer 23 contains the above-mentioned superconducting material.
  • the interposer wiring layer 23 may contain the same superconducting material as the wiring layer 16, or may contain a superconducting material different from the wiring layer 16.
  • the surface of the interposer wiring layer 23 contains Nb (0.1 [ ⁇ m] thick), Cu (2 [ ⁇ m] thick) under Nb, and Ti under Cu.
  • the mounting surface 21 side of the interposer 20 preferably has a configuration of Nb / Cu / Ti / SiO 2 / Si (interposer substrate 25).
  • the interposer wiring layer 23 is connected to the wiring layer 16 of the quantum chip 10 via the bump BP.
  • the interposer wiring layer 23 may be a single layer or a multilayer.
  • the interposer wiring layer 23 may include a magnetic field application circuit 23a and a readout unit 23b.
  • the magnetic field application circuit 23a generates a magnetic field applied to the loop circuit 17b.
  • the reading unit 23b reads information from the quantum circuit 17.
  • the interposer wiring layer 24 is formed on the opposite surface 22 side of the interposer substrate 25, that is, on the + Z axis direction side of the interposer 20.
  • the interposer wiring layer 24 may include the above-mentioned superconducting material.
  • the interposer wiring layer 24 may contain the same superconducting material as the wiring layer 16 and the interposer wiring layer 23, or may contain a superconducting material different from the wiring layer 16 and the interposer wiring layer 23. Further, the interposer wiring layer 24 may contain a normal conducting material.
  • the normal conductive material is, for example, copper (Cu), silver (Ag), gold (Au), platinum (Pt), and an alloy containing at least one of these.
  • the surface of the interposer wiring layer 24 contains Cu and Ti under Cu.
  • the interposer substrate 25 contains silicon
  • the configuration of Cu / Ti / SiO 2 / Si (interposer substrate 25) is preferable on the opposite surface 22 side of the interposer 20.
  • the interposer wiring layer 24 may be a single layer or a multilayer.
  • the interposer wiring layer 24 includes a terminal 24a for extracting information from the quantum chip 10.
  • the opposite surface 22 may not be in contact with the sample table 30 having a cooling function. As a result, the opposite surface 22 can be fully utilized as the terminal 24a for extracting information.
  • the TV 26 penetrates from the mounting surface 21 side of the interposer board 25 to the opposite surface 22 side.
  • the interposer wiring layer 23 and the interposer wiring layer 24 are connected by a TV 26.
  • the TV 26 may include the above-mentioned superconducting material.
  • the TV 26 may contain the same superconducting material as the wiring layer 16 or the like, or may contain a superconducting material different from the wiring layer 16 or the like. Further, the TV 26 may include the above-mentioned normal conduction material.
  • the TV 26 may contain the same normal conducting material as the interposer wiring layer 24, or may contain a different normal conducting material from the interposer wiring layer 24.
  • the TV 26 has a SiO 2 (for example, a thermal oxide film) formed on the side wall of a through hole having a diameter of 50 [ ⁇ m] and is filled with Cu with Ti as an adhesion layer.
  • the sample table 30 has a cooling function.
  • the sample table 30 is a cold stage that can be cooled to an extreme temperature of about 10 [mK] by a refrigerator.
  • the sample table 30 preferably contains, for example, a metal such as Cu, Cu alloy, or Al.
  • insulation by alumite treatment may be applied.
  • the quantum device 1 of the present embodiment is, for example, at an extremely low temperature of 9.2 [K] or less when Nb is contained and 1.2 [K] or less when Al is contained, as a superconducting material of the quantum chip 10. Uses superconducting phenomenon. Therefore, a sample table 30 that can be cooled to such an extreme temperature is used.
  • a recess 31 is formed in the sample table 30.
  • a recess 31 is formed on the predetermined surface 32 of the sample table 30.
  • the predetermined surface 32 is, for example, an upper surface facing in the + Z axis direction.
  • the recess 31 is open on the + Z axis direction side. Seen from above, the recess 31 is, for example, a rectangle.
  • the quantum chip 10 is smaller than the recess 31 when viewed through the interposer 20 from above.
  • the interposer 20 is larger than the recess 31 when viewed from above.
  • the quantum chip 10 is arranged inside a recess 31 formed in the sample table 30 having a cooling function.
  • a part of the interposer 20 is in contact with the sample table 30.
  • a part of the mounting surface 21 on which the quantum chip 10 of the interposer 20 is mounted is in contact with the upper surface of the sample table 30.
  • An insulating film may be formed or an insulating spacer may be arranged on the portion of the mounting surface 21 of the interposer 20 in contact with the sample table 30 in order to prevent electrical conduction with the sample table 30. Further, the interposer wiring layer 23 may not be formed on the portion of the mounting surface 21 in contact with the sample table 30.
  • the quantum circuit 17 in the quantum chip 10 can be cooled to an extremely low temperature by using the interposer 20 as a heat flow path, and the superconducting phenomenon can be utilized. Further, if the second surface 12 of the quantum chip 10 is brought into contact with the inner surface of the recess 31, the cooling performance can be further improved. In order to improve the heat insulating property that reduces the temperature change around the quantum chip, it is preferable to create a vacuum state or a reduced pressure atmosphere around the quantum chip 10.
  • FIG. 3 is a cross-sectional view illustrating the quantum device according to the comparative example.
  • the quantum device 101 of the comparative example has a quantum chip 110 and an interposer 120.
  • the first surface 111 of the quantum chip 110 is mounted on the mounting surface 121 of the interposer 120 via the bump BP.
  • a predetermined surface 132 of the sample table 130 is in contact with the opposite surface 122 of the interposer 120.
  • the quantum chip 110 is cooled from the sample table 130 having a cooling function via the interposer 120. Further, the upper part of the quantum chip 110 is not surrounded by the sample table 130 having a cooling function. Therefore, the cooling performance for cooling the quantum chip 110 cannot be improved from a certain level. Further, since the opposite surface 122 of the interposer 120 is in contact with the sample table 130, the terminal 124a must be formed on the mounting surface 121, and the terminal 124a cannot be formed on the opposite surface 122. Therefore, there is a limit to the number of terminals 124a that can be pulled out.
  • the quantum chip 10 is arranged inside the sample table 30 having a cooling function. Further, the second surface 12 of the quantum chip 10 is in contact with the inner surface of the recess 31 of the sample table 30. In addition, at least a part of the second surface 12 may be in contact with the inner surface of the recess 31. With such a configuration, the quantum chip 10 can be cooled from the second surface 12 side by heat conduction of the sample table 30, and the cooling performance can be improved. Therefore, the quantum circuit 17 in the quantum chip 10 can be stably operated.
  • the second surface 12 is movably in contact with the inner surface of the recess 31, stress and strain due to the shrinkage difference between the quantum chip 10 and the sample table 30 caused by the temperature change to an extremely low temperature can be suppressed.
  • the quantum chip 10 can be cooled by heat conduction of the sample table 30 via the interposer 20, and the cooling performance can be improved.
  • the opposite surface 22 of the interposer 20 can be used as much as possible for the terminal 24a for extracting information from the quantum chip 10. Therefore, the number of information extraction terminals can be increased.
  • FIG. 4 is a cross-sectional view illustrating the adhesive layer or the bonding layer according to the first modification of the first embodiment.
  • the second surface 12 of the quantum chip 10 may be adhered or bonded to the inner surface of the recess 31.
  • the second surface 12 may be adhered to the sample table 30 by an adhesive layer BL such as varnish or grease.
  • the second surface 12 may be bonded by a bonding layer ML such as a metal layer formed between the chip substrate 15 and the sample table 30.
  • the adhesive layer BL or the bonding layer ML may be arranged on the entire surface of the second surface 12, or may be arranged on at least a part of the second surface 12, such as a peripheral portion of the second surface 12 or a central portion of the second surface 12. You may.
  • the adhesive layer BL or the bonding layer ML may be formed so as to avoid the region where the quantum circuit 17 is formed when viewed from above. If the adhesive layer BL is an insulating material, it may resonate with the quantum circuit 17 as a capacitor and lose overall energy. Resonance can be suppressed by arranging the adhesive layer BL so as to avoid the region where the quantum circuit 17 is formed.
  • the bonding layer ML has conductivity such as a metal layer
  • the ground potential of the quantum chip 10 may be acquired from the sample table 30 via the bonding layer ML, which is defined by the sample table 30. You may acquire the potential that is being used.
  • FIG. 5 is a cross-sectional view illustrating the space between the quantum chip 10 and the inner surface of the recess 31 according to the second modification of the first embodiment.
  • the quantum chip 10 does not have to come into contact with the sample table 30. That is, the second surface 12 of the quantum chip 10 may be arranged with a space between the second surface 12 and the inner surface of the recess 31 of the sample table 30.
  • FIG. 6 is a perspective view illustrating the recess 31 and the holding member of the sample table 30 according to the third modification of the first embodiment.
  • FIG. 7 is a plan view illustrating the recess 31 and the holding member of the sample table 30 according to the third modification of the first embodiment.
  • the recess 31 is formed on a predetermined surface 32 of the sample table 30, for example, the upper surface of the sample table 30.
  • a plurality of holding members 33 are provided on the predetermined surface 32 around the recess 31.
  • the four holding members 33 are provided on the predetermined surface 32.
  • At least a part of the side surface of the interposer 20 is in contact with the holding member 33 provided on the predetermined surface 32.
  • the plurality of holding members 33 hold the side surfaces of the interposer 20 in the vicinity of each corner with a flat surface portion.
  • the plurality of holding members 33 can hold the side surface of the interposer 20 in a diagonal portion discontinuously and in a flat portion. Therefore, when the interposer 20 or the holding member 33 contracts at a low temperature, it is possible to slide and move in a straight line, and the contraction can be equalized.
  • FIG. 8 is a cross-sectional view illustrating the cooling member and the thermal via according to the modified example 4 of the first embodiment.
  • the TV 26 of the interposer 20 is omitted so that the figure is not complicated.
  • the opposite surface 22 of the interposer 20 may be in contact with the cooling member 34.
  • the cooling member 34 has a cooling function.
  • the cooling member 34 may have a cooling function by connecting to the sample table 30.
  • the interposer 20 may include a thermal via 27.
  • the thermal via 27 may be a member extending in a direction orthogonal to the mounting surface 21 of the interposer substrate 25.
  • the thermal via 27 may penetrate the interposer substrate 25.
  • the interposer 20 may include the thermal via 27 penetrating from the mounting surface 21 side to the opposite surface 22 side of the interposer substrate 25.
  • the thermal via 27 may be, for example, a columnar column or a columnar column having a central axis extending in a direction orthogonal to the mounting surface 21.
  • the thermal via 27 can transfer heat between the mounting surface 21 side and the opposite surface 22 side.
  • the thermal via 27 preferably contains a material having high thermal conductivity.
  • the thermal via 27 may include the above-mentioned superconducting material.
  • the thermal via 27 may contain the same superconducting material as the wiring layer 16 or the like, or may contain a superconducting material different from the wiring layer 16 or the like.
  • the thermal via 27 may include the above-mentioned normal conducting material.
  • the thermal via 27 may contain the same normal conductive material as the interposer wiring layer 24 or the like, or may contain a normal conductive material different from the interposer wiring layer 24 or the like.
  • the thermal via 27 may contain a ceramic having high thermal conductivity such as aluminum nitride.
  • the thermal via 27 may be connected to the cooling member 34. With such a configuration, the cooling performance of the quantum device 1d can be improved.
  • the quantum device 1d may be provided with only the cooling member 34 without providing the thermal via 27, or may be provided with only the cooling member 34 without providing the cooling member 34. Further, both the cooling member 34 and the thermal via 27 may be provided.
  • the thermal via 27 may include a portion where a taper having a larger diameter on the opposite surface 22 side than the diameter on the mounting surface 21 side is formed. That is, the thermal via 27 may include a substantially truncated cone-shaped portion in which the cross section of the via increases toward the opposite surface 22 side.
  • the thermal via 27 may include a substantially truncated cone-shaped portion in which the cross section of the via increases toward the opposite surface 22 side.
  • the adhesion of the interface may decrease.
  • a force higher than the adhesion force is applied at the interface between the thermal via 27 and the through hole due to heat shrinkage, or when a material having a low elastic modulus is used for the wall surface, the elastic modulus becomes high at extremely low temperatures (molecules). Will not move), so peeling may occur due to loss of adhesion.
  • the thermal via 27 is peeled off, it is assumed that the position of the thermal via 27 will move, but by including the tapered shape, the contact surface at the interface between the thermal via 27 and the through hole even if the upper and lower positions move. Can be maintained.
  • a convex shape for maintaining contact with the cooling member 34 may be formed in advance on the cooling member 34 to maintain contact between the cooling member 34 and the thermal via 27.
  • the interposer 20 may include a common connecting member 28 for connecting a plurality of thermal vias 27.
  • a plurality of thermal vias 27 may be connected by a plate-shaped connecting member 28 parallel to the mounting surface 21.
  • the connecting member 28 preferably contains a material having high thermal conductivity, and may contain the same material as the thermal via 27.
  • the plurality of thermal vias 27 connected by the connecting member 28 can increase the heat capacity and suppress the temperature change.
  • a constant potential may be applied to a plurality of thermal vias 27 connected by the connecting member 28.
  • a ground potential may be applied.
  • the quantum chip 10 or the interposer 20 can take the ground potential from the thermal via 27.
  • the thermal via 27 and the connecting member 28 preferably have high thermal conductivity and preferably contain a conductive material.
  • the region where the wiring or signal line connected to the quantum circuit 17 is mounted generates heat more than the other regions. Therefore, it is preferable to make the density of the thermal via 27 in such a region higher than the density in the other regions.
  • the density of the thermal via 27 in the central region is made larger than the density of the thermal via 27 in the peripheral region.
  • the density of the thermal via 27 is higher than the density of the other regions even in the vicinity of the TV 26 that transmits the signal from the quantum circuit 17. Thereby, the cooling performance can be improved.
  • FIG. 9 is a cross-sectional view illustrating a recess formed in the bottom of the recess 31 of the sample table 30 according to the modified example 5 of the first embodiment.
  • FIG. 10 is a plan view illustrating a recess formed in the bottom of the recess 31 of the sample table 30 according to the modified example 5 of the first embodiment.
  • a recess 35 is formed at the bottom of the recess 31.
  • the region of the recess 35 is larger than the region 18 in which the quantum circuit 17 is formed. Therefore, the region 18 in which the quantum circuit 17 is formed is included in the region of the recess 35.
  • the peripheral portion of the second surface 12 of the quantum chip 10 may be in contact with the bottom of the recess 31.
  • the central portion of the second surface 12 of the quantum chip 10 covers the recess 35.
  • the region of the recess 35 may be larger than the quantum chip 10.
  • the second surface 12 of the quantum chip 10 does not touch the bottom of the recess 31.
  • the region of the recess 35 is larger than the region 18 in which the quantum circuit 17 is formed. Therefore, the region 18 in which the quantum circuit 17 is formed and the sample table 30 containing a metal or the like are used. The distance between them can be increased. As a result, it is possible to suppress the generation of a pseudo capacitor and reduce the influence of resonance generated on the main material such as silicon of the chip substrate 15. Therefore, the influence on the operating frequency of the quantum circuit 17 can be reduced.
  • FIG. 11 is a cross-sectional view illustrating a recess formed in the bottom of the recess of the sample table according to the modified example 6 of the first embodiment.
  • the peripheral portion of the second surface 12 of the quantum chip 10 may be adhered to the bottom of the recess 31 by the adhesive layer BL, or a metal layer or the like may be bonded. It may be joined by the layer ML. With such a configuration, it is possible to improve the installation stability of the quantum chip 10 and improve the position accuracy while reducing the influence of resonance. In addition, the thermal connection with the sample table 30 can be improved.
  • FIG. 12 is a cross-sectional view illustrating a recess formed in the bottom of the recess of the sample table according to the modified example 7 of the first embodiment.
  • the peripheral portion of the second surface 12 of the quantum chip 10 does not have to come into contact with the sample table 30. That is, the peripheral portion of the second surface 12 of the quantum chip 10 may be arranged with a space between it and the bottom of the recess 31.
  • FIG. 13 is a cross-sectional view illustrating a dent and a pillar formed in the bottom of the recess of the sample table according to the modified example 8 of the first embodiment.
  • a recess 35 is formed at the bottom of the recess 31.
  • the recess 35 is provided with one or a plurality of pillars 36.
  • the pillar 36 extends in a direction orthogonal to the first surface 11 and the second surface 12.
  • the pillar 36 may be a cylinder or a cylinder.
  • the one or more pillars 36 and the second surface 12 may be bonded by an adhesive layer BL or may be bonded by a metal layer.
  • the region of the recess 35 is larger than the region 18 in which the quantum circuit 17 is formed. Therefore, the region 18 in which the quantum circuit 17 is formed and the sample table 30 containing a metal or the like are used. The distance between them can be increased. As a result, the influence of resonance generated on the main material such as silicon of the chip substrate 15 can be reduced. At the same time, since the pillar 36 is in contact with the second surface 12 of the quantum chip 10, the cooling performance can be improved.
  • FIG. 14 is a cross-sectional view illustrating a through hole formed in the bottom of the recess 31 of the sample table 30 according to the modified example 9 of the first embodiment.
  • a through hole 37 is formed at the bottom of the recess 31. Seen from above, the region of the through hole 37 is larger than the region 18 in which the quantum circuit 17 is formed. Therefore, the region 18 in which the quantum circuit 17 is formed is included in the region of the through hole 37.
  • the peripheral portion of the second surface 12 of the quantum chip 10 may be in contact with the bottom of the recess 31, or may be adhered or bonded to the bottom of the recess 31.
  • the central portion of the second surface 12 of the quantum chip 10 covers the through hole 37.
  • the region of the through hole 37 is larger than the region 18 in which the quantum circuit 17 is formed, so that the region 18 in which the quantum circuit 17 is formed and the sample table 30 containing a metal or the like are used.
  • the distance between can be increased.
  • the influence of resonance generated on the main material such as silicon of the chip substrate 15 can be reduced. Therefore, the influence on the operating frequency of the quantum circuit 17 can be reduced.
  • FIG. 15 is a cross-sectional view illustrating the recess 31 of the sample table 30 according to the modified example 10 of the first embodiment.
  • the quantum chip 10 fits into the recess 31 at an extremely low temperature. Therefore, the side surface of the quantum chip 10 is in contact with the inner surface of the recess 31. As a result, the quantum chip 10 is cooled by heat conduction from the side surface, so that the cooling performance can be improved.
  • the quantum device 1j When the quantum device 1j is cooled from room temperature to an extremely low temperature of several [mK], the quantum chip 10, the interposer 20, and the sample table 30 undergo a volume change. Therefore, in consideration of the volume change, the side surface of the quantum chip 10 is brought into contact with the recess 31 at an extremely low temperature. Further, the ground potential of the quantum chip 10 may be acquired from the sample table 30 via the side surface of the quantum chip 10.
  • FIG. 16 is a cross-sectional view illustrating the quantum device according to the second embodiment.
  • the quantum device 2 of the present embodiment includes the quantum chip 10 and the interposer 20 as in the first embodiment.
  • the quantum device 2 at least a part of the side surface of the interposer 20 is in contact with the inner surface of the recess 31.
  • the mounting surface 21 of the interposer 20 does not have to be in contact with the sample table 30, so that the mounting surface 21 can be fully utilized.
  • the interposer wiring layer 23 can be formed on the mounting surface 21 to the maximum extent.
  • FIG. 17 is a cross-sectional view illustrating the quantum device according to the third embodiment.
  • FIG. 18 is a plan view illustrating the recess 31 and the counterbore of the sample table 30 according to the third embodiment.
  • the recess 31 of the sample table 30 is formed on a predetermined surface 32 of the sample table 30.
  • a counterbore 38 is formed around the opening of the recess 31.
  • a stepped surface 39 having a step with the predetermined surface 32 is formed around the opening of the recess 31. Therefore, the counterbore 38 includes the stepped surface 39.
  • the stepped surface 39 is, for example, parallel to the predetermined surface 32.
  • the step surface 39 is formed around the recess 31.
  • the step surface 39 surrounds the recess 31.
  • the quantum chip 10 is arranged inside the recess 31. A part of the mounting surface 21 of the interposer 20 is in contact with the stepped surface 39.
  • An insulating film may be formed on the portion of the interposer 20 in contact with the stepped surface 39 of the mounting surface 21 in order to prevent electrical conduction with the stepped surface 39. Further, the interposer wiring layer 23 may not be formed on the portion of the mounting surface 21 in contact with the stepped surface 39.
  • the recess 31 may have spaces on four sides so that the quantum chip 10 can be arranged. Further, the concave portion 31 may have a shape in which R or a circle is added to the four corners. As a result, it is possible to suppress the generation of stress and strain due to the volume change during cooling to an extremely low temperature. In particular, stress concentration at the four corners due to the shapes of right angles and acute angles can be avoided.
  • the interposer 20 since the interposer 20 is arranged inside the counterbore 38, it is surrounded by the sample table 30. Therefore, the cooling performance can be improved. Further, since a part of the mounting surface 21 of the interposer 20 is in contact with the stepped surface 39, the cooling performance can be improved by this as well. Further, since the step between the predetermined surface 32 and the opposite surface 22 can be reduced, the degree of freedom in the arrangement of the quantum device 3 can be improved. Other configurations and effects are included in the description of embodiments 1 and 2. It should be noted that some of the modifications 1 to 10 of the first embodiment may be combined with the configuration of the third embodiment.
  • FIG. 19 is a cross-sectional view illustrating the quantum device according to the fourth embodiment.
  • the recess 31 of the sample table 30 is formed on a predetermined surface 32 of the sample table 30.
  • a counterbore 38 is formed around the opening of the recess 31.
  • a stepped surface 39 having a step with the predetermined surface 32 is formed around the opening of the recess 31.
  • the side surface of the interposer 20 is in contact with the side surface of the counterbore 38 between the stepped surface 39 and the predetermined surface 32.
  • a part of the mounting surface 21 of the interposer 20 is arranged between the interposer 20 and the stepped surface 39 via a space.
  • the mounting surface 21 of the interposer 20 does not have to be in contact with the sample table 30, so that the mounting surface 21 can be fully utilized.
  • Other configurations and effects are included in the description of the first to third embodiments. It should be noted that some of the modifications 1 to 10 of the first embodiment may be combined with the configuration of the fourth embodiment.
  • FIG. 20 is a cross-sectional view illustrating the spacer according to the modified example of the fourth embodiment.
  • a part of the mounting surface 21 of the interposer 20 is arranged between the quantum device 4a and the stepped surface 39 via the spacer SP. That is, the spacer SP is arranged between the mounting surface 21 and the stepped surface 39.
  • the spacer SP preferably contains an insulating material having high thermal conductivity, for example, aluminum nitride, silicon carbide, sapphire, silicon, alumina and the like.
  • the quantum device 4a Since the quantum device 4a has the spacer SP, it is possible to improve the installation stability of the quantum chip 10 and improve the position accuracy. In addition, the thermal connection with the sample table 30 can be improved. Further, by forming the interposer wiring layer 23, the mounting surface 21 can be fully utilized.
  • the invention of the present application has been described above with reference to the embodiment, the invention of the present application is not limited to the above embodiment and can be appropriately modified without departing from the spirit.
  • a quantum device in which a plurality of quantum chips 10 are mounted on one interposer 20 is also included in the scope of the technical idea of the present embodiment.
  • the assembly of the configurations of the first to fourth embodiments and the modified examples is also included in the scope of the technical idea of the present embodiment.
  • Quantum device A quantum chip that processes information using quantum states, The interposer on which the quantum chip is mounted and Equipped with The quantum chip is arranged inside a recess formed in a sample table having a cooling function. A part of the interposer was in contact with the sample table. Quantum device.
  • the quantum chip has a first surface mounted on the interposer and a second surface opposite to the first surface. At least a part of the second surface is in contact with the inner surface of the recess.
  • the quantum chip has a first surface mounted on the interposer and a second surface opposite to the first surface. At least a portion of the second surface is bonded or joined to the inner surface of the recess.
  • the quantum chip has a first surface mounted on the interposer and a second surface opposite to the first surface.
  • the second surface is arranged with a space between the second surface and the inner surface of the recess.
  • the recess is formed on a predetermined surface of the sample table and is formed. A part of the mounting surface on which the quantum chip of the interposer is mounted is in contact with the predetermined surface.
  • the quantum device according to any one of Supplementary note 1 to 4.
  • the interposer is a rectangle when viewed from a direction orthogonal to the mounting surface.
  • the plurality of holding members hold the side surface in the vicinity of each corner of the interposer with a flat surface portion.
  • the interposer has a mounting surface on which the quantum chip is mounted and a surface opposite to the mounting surface. The opposite surface is in contact with a cooling member having a cooling function.
  • the quantum device according to any one of Supplementary note 1 to 7.
  • the interposer has a mounting surface on which the quantum chip is mounted and a surface opposite to the mounting surface.
  • the interposer includes an interposer substrate and a thermal via that penetrates from the mounting surface side to the opposite surface side of the interposer substrate.
  • the quantum device according to any one of Supplementary Provisions 1 to 8.
  • the thermal via includes a portion formed with a taper having a diameter larger on the opposite surface side than a diameter on the mounting surface side.
  • the interposer further comprises a common connecting member connecting the plurality of thermal vias. Quantum device according to Appendix 9 or 10.
  • the quantum chip includes a quantum circuit in which a resonator having a loop circuit in which superconducting materials are annularly connected by a Josephson junction is formed. A dent is formed at the bottom of the recess. The region in which the quantum circuit was formed was included in the recessed region when viewed from a direction orthogonal to the first surface of the quantum chip mounted on the interposer.
  • the quantum device according to any one of Supplementary note 1 to 11.
  • the quantum chip includes a quantum circuit in which a resonator having a loop circuit in which superconducting materials are annularly connected by a Josephson junction is formed. A through hole is formed at the bottom of the recess. The region in which the quantum circuit was formed was included in the region of the through hole when viewed from a direction orthogonal to the first surface of the quantum chip mounted on the interposer.
  • the quantum device according to any one of Supplementary note 1 to 11.
  • the recess is formed on a predetermined surface of the sample table and is formed. At least a part of the side surface of the interposer is in contact with the inner surface of the recess.
  • the quantum device according to any one of Supplementary note 1 to 15.
  • the recess is formed on a predetermined surface of the sample table and is formed.
  • a stepped surface having a step with respect to the predetermined surface is formed around the opening of the recess.
  • a part of the mounting surface on which the quantum chip of the interposer is mounted is in contact with the stepped surface.
  • the recess is formed on a predetermined surface of the sample table and is formed.
  • a stepped surface having a step with respect to the predetermined surface is formed around the opening of the recess.
  • At least a part of the side surface of the interposer is in contact with the side surface between the stepped surface and the predetermined surface.
  • Appendix 20 A part of the mounting surface on which the quantum chip of the interposer is mounted is arranged between the stepped surface and the stepped surface via a spacer.
  • Quantum device 1 1st surface 12 2nd surface 15 Chip substrate 16 Wiring layer 17 Quantum circuit 17a Josephson junction 17b Loop circuit 17c Resonator 18 Region 20 Interposer 21 Mounting surface 22 Opposite surface 23 Interposer wiring layer 23a Magnetic field application circuit 23b Readout 24 Interposer wiring layer 24a Terminal 25 Interposer board 26 TV 27 Thermal via 28 Connection member 30 Sample stand 31 Recess 32 Predetermined surface 33 Retaining member 34 Cooling member 35 Recess 36 Pillar 37 Through hole 38 Counterbore 39 Step surface 101 Quantum device 110 Quantum chip 111 First surface 112 Second surface 120 Interposer 121 Mounting Surface 122 Opposite surface 124a Terminal 130 Sample stand 132 Predetermined surface BL Adhesive layer BP Bump ML Metal layer SP Spacer

Abstract

冷却性能を向上させることができる量子デバイスを提供する。量子デバイス（１）は、量子状態を用いた情報処理を行う量子チップ（１０）と、量子チップ（１０）が実装されたインターポーザ（２０）と、を備え、量子チップ（１０）は、冷却機能を有する試料台（３０）に形成された凹部３１の内部に配置され、インターポーザ（２０）の一部は、試料台（３０）に接している。量子チップ（１０）は、インターポーザ（２０）に実装された第１面（１１）と、第１面（１１）の反対側の第２面（１２）と、を有し、第２面（１２）の少なくとも一部は、凹部（３１）の内面に接してもよい。

Description

量子デバイス
　本発明は、量子デバイスに関する。
　特許文献１には、量子状態を利用した量子チップをインターポーザにフリップチップ実装した量子デバイスが記載されている。このような量子デバイスを超電導状態で用いるためには、インターポーザの量子チップが実装されていない面を、冷却機能を有する試料台上に固定することが考えられる。この場合には、量子チップは、試料台からインターポーザを介して冷却され、所定の温度に保たれる。
国際公開第２０１８／２１２０４１号
　上述した量子デバイスでは、インターポーザの片面を試料台による冷却に使用するため、引き出せる端子数に限界がある。一方で、量子チップを所定の温度に冷却しないと性能が得られないことから、冷却しつつ端子数の増加の両立が必要である。
　本開示の目的は、このような課題を解決するためになされたものであり、端子数を確保しつつ、冷却機能を向上させることができる量子デバイスを提供することにある。
　本開示にかかる量子デバイスは、量子状態を用いて情報処理を行う量子チップと、前記量子チップが実装されたインターポーザと、を備え、前記量子チップは、冷却機能を有する試料台に形成された凹部の内部に配置され、前記インターポーザの一部は、前記試料台に接する。
　本開示によれば、端子数を確保しつつ、冷却効果を向上させることができる量子デバイスを提供することができる。
実施形態１に係る量子デバイスを例示した断面図である。 実施形態１に係る量子デバイスを例示した分解斜視図である。 比較例に係る量子デバイスを例示した断面図である。 実施形態１の変形例１に係る接着層または接合層を例示した断面図である。 実施形態１の変形例２に係る量子チップと凹部の内面との間の空間を例示した断面図である。 実施形態１の変形例３に係る試料台の凹部及び抑え部材を例示した斜視図である。 実施形態１の変形例３に係る試料台の凹部及び抑え部材を例示した平面図である。 実施形態１の変形例４に係る冷却部材及びサーマルビアを例示した断面図である。 実施形態１の変形例５に係る試料台の凹部の底に形成された凹みを例示した断面図である。 実施形態１の変形例５に係る試料台の凹部の底に形成された凹みを例示した平面図である。 実施形態１の変形例６に係る試料台の凹部の底に形成された凹みを例示した断面図である。 実施形態１の変形例７に係る試料台の凹部の底に形成された凹みを例示した断面図である。 実施形態１の変形例８に係る試料台の凹部の底に形成された凹み及びピラーを例示した断面図である。 実施形態１の変形例９に係る試料台の凹部の底に形成された貫通孔を例示した断面図である。 実施形態１の変形例１０に係る試料台の凹部を例示した断面図である。 実施形態２に係る量子デバイスを例示した断面図である。 実施形態３に係る量子デバイスを例示した断面図である。 実施形態３に係る試料台の凹部及びザグリを例示した平面図である。 実施形態４に係る量子デバイスを例示した断面図である。 実施形態４の変形例に係るスペーサを例示した断面図である。
　説明の明確化のため、以下の記載及び図面は、適宜、省略、及び簡略化がなされている。また、各図面において、同一の要素には同一の符号が付されており、必要に応じて重複説明は省略されている。
（実施形態１）
　実施形態１に係る量子デバイスを説明する。図１は、実施形態１に係る量子デバイスを例示した断面図である。図２は、実施形態１に係る量子デバイスを例示した分解斜視図である。図１及び図２に示すように、量子デバイス１は、量子チップ１０と、インターポーザ２０と、を備えている。
　量子チップ１０は、チップ基板１５と、配線層１６とを含んでいる。チップ基板１５は、例えば、シリコン（Ｓｉ）を含んでいる。なお、チップ基板１５は、量子チップ１０が量子状態を用いた情報処理を行うことができれば、シリコンを含むものに限らず、サファイアや化合物半導体材料（ＩＶ族、ＩＩＩ－Ｖ族、ＩＩ－ＶＩ族）等の他の電子材料を含んでもよい。また、単結晶である方が望ましいが、多結晶やアモルファスでも構わない。
　チップ基板１５の形状は、例えば、板状であり、一方の板面及び一方の板面の反対側の他方の板面を有している。一方の板面を第１面１１と呼び、他方の板面を第２面１２と呼ぶ。したがって、量子チップ１０及びチップ基板１５は、第１面１１と、第２面１２とを有している。例えば、第１面１１及び第２面１２は、矩形である。量子デバイス１において、第１面１１は、インターポーザ２０側に向いている。第１面１１は、インターポーザ２０にバンプＢＰによって実装されている。
　配線層１６は、チップ基板１５の第１面１１側に設けられている。配線層１６は、例えば、ニオブ（Ｎｂ）等の超電導材料を含んでいる。なお、配線層１６に用いられる超電導材料は、例えば、ニオブ（Ｎｂ）に限らず、ニオブ窒化物、アルミニウム（Ａｌ）、インジウム（Ｉｎ）、鉛（Ｐｂ）、錫（Ｓｎ）、レニウム（Ｒｅ）、パラジウム（Ｐｄ）、チタン（Ｔｉ）、及び、これらのうちの少なくともいずれかを含む合金でもよい。
　配線層１６は、量子回路１７を含む。量子回路１７には、超電導材料がジョセフソン接合１７ａによって環状に接続されたループ回路１７ｂを有する共振器１７ｃが形成されている。ジョセフソン接合に用いる材料は、Ａｌが好ましいが、他の超電導材料でもよい。量子回路１７は、超電導における量子状態において、共振器１７ｃを用いた情報処理を行う。このように、量子チップ１０は、量子回路１７を含み、量子状態を用いた情報処理を行う。
　配線層１６は、バンプＢＰを介して、インターポーザ２０に実装されている。よって、量子チップ１０は、インターポーザ２０にフリップチップ実装されている。
　バンプＢＰは、上述した超電導材料を含んでもよい。バンプＢＰは、配線層１６と同じ超電導材料を含んでもよいし、配線層１６と異なる超電導材料を含んでもよい。また、バンプＢＰが複数の金属層を含む場合には、少なくとも１層は、超電導材料を含むことが好ましい。バンプＢＰは、Ｎｂ（量子チップ１０の配線表面）／Ｉｎ（Ｓｎ、Ｐｂ及びこれらのうちの少なくともいずれかを含む合金）／Ｔｉ／Ｎｂ（インターポーザ２０の配線表面）／Ｃｕを含む層状でもよいし、Ｎｂ（量子チップ１０の配線表面）／Ｎｂ（インターポーザ２０の配線表面）／Ｃｕを含む層状でもよいし、Ｎｂ（量子チップ１０の配線表面）／Ｉｎ（Ｓｎ、Ｐｂ及びこれらのうちの少なくともいずれかを含む合金）／Ｔａ（インターポーザ２０の配線表面）／Ｃｕを含む層状でもよい。また、Ａｌ及びＩｎを含むバンプＢＰの場合には、ＡｌとＩｎとの間の合金化を防ぐために、ＴｉＮをバリア層に用いてもよい。その場合には、バンプＢＰは、Ａｌ（量子チップ１０の配線表面）／Ｔｉ／ＴｉＮ／Ｉｎ（Ｓｎ、Ｐｂ及びこれらのうちの少なくともいずれかを含む合金）／ＴｉＮ／Ｔｉ／Ａｌ（インターポーザ２０の配線表面）／Ｃｕを含む層状でもよい。ここで、Ｔｉは密着層である。好ましいフリップチップ接続は、Ｎｂ（量子チップ１０の配線）／Ｉｎ／Ｔｉ／Ｎｂ（インターポーザ２０の配線表面）／Ｃｕ、または、Ｎｂ（量子チップ１０の配線）／Ｎｂ（インターポーザ２０の配線表面）／Ｃｕである。Ｃｕの厚みを、インターポーザ配線層２３の２［μｍ］厚に、２～１０［μｍ］の範囲で追加してφ１００［μｍ］のバンプを設けることが好ましい。
　インターポーザ２０は、インターポーザ配線層２３及び２４と、インターポーザ基板２５と、貫通ビア（Ｔｈｏｕｇｈ　Ｖｉａ、以下、ＴＶ２６と呼ぶ）を含んでいる。なお、図１では、図が煩雑にならないように、ＴＶ２６を省略している。
　インターポーザ基板２５は、例えば、板状である。インターポーザ基板２５は、例えば、シリコン（Ｓｉ）を含んでいる。なお、インターポーザ基板２５は、量子チップ１０を実装することができれば、シリコンを含むものに限らず、サファイアや化合物半導体材料（ＩＶ族、ＩＩＩ－Ｖ族、ＩＩ－ＶＩ族）、ガラス、セラミックス等の他の電子材料を含んでもよい。インターポーザ基板２５の表面は、シリコン酸化膜（ＳｉＯ２、ＴＥＯＳ膜等）で覆われていることが好ましい。インターポーザ基板２５及びインターポーザ２０は、量子チップ１０が実装された実装面２１と、実装面２１の反対側の反対面２２と、を有している。
　ここで、量子デバイス１の説明の便宜のため、ＸＹＺ直交座標軸を導入している。インターポーザ２０の反対面２２に平行な面をＸＹ平面とし、反対面２２に直交する方向をＺ軸方向とする。＋Ｚ軸方向を上方とし、－Ｚ軸方向を下方とする。なお、上方及び下方は、説明の便宜のためであり、実際の量子デバイス１を使用する際の配置される方向を示すものではない。
　例えば、インターポーザ２０の－Ｚ軸方向側に量子チップ１０が配置されている。量子チップ１０の＋Ｘ軸方向側に配置された配線層１６と、インターポーザ２０の－Ｚ軸方向側に配置された実装面２１とはバンプＢＰを介して接続されている。
　インターポーザ配線層２３は、インターポーザ２０の実装面２１側、すなわち、インターポーザ２０の－Ｚ軸方向側に形成されている。インターポーザ配線層２３は、上述した超電導材料を含んでいる。インターポーザ配線層２３は、配線層１６と同じ超電導材料を含んでもよいし、配線層１６と異なる超電導材料を含んでもよい。例えば、インターポーザ配線層２３は、表面がＮｂ（０．１［μｍ］厚）、Ｎｂの下にＣｕ（２［μｍ］厚）、Ｃｕの下にＴｉを含むことが好ましい。例えば、インターポーザ基板２５がシリコンを含む場合には、インターポーザ２０の実装面２１側は、Ｎｂ／Ｃｕ／Ｔｉ／ＳｉＯ２／Ｓｉ（インターポーザ基板２５）という構成が好ましい。インターポーザ配線層２３は、バンプＢＰを介して、量子チップ１０の配線層１６に接続されている。
　インターポーザ配線層２３は、単層でも多層でもよい。インターポーザ配線層２３は、磁場印加回路２３ａ及び読み出し部２３ｂを含んでもよい。磁場印加回路２３ａは、ループ回路１７ｂに印加する磁場を生成する。ループ回路１７ｂに磁場を印加することにより、量子回路１７を発信器として機能させることができる。読み出し部２３ｂは、量子回路１７から情報を読み出す。
　インターポーザ配線層２４は、インターポーザ基板２５の反対面２２側、すなわち、インターポーザ２０の＋Ｚ軸方向側に形成されている。インターポーザ配線層２４は、上述した超電導材料を含んでもよい。インターポーザ配線層２４は、配線層１６及びインターポーザ配線層２３と同じ超電導材料を含んでもよいし、配線層１６及びインターポーザ配線層２３と異なる超電導材料を含んでもよい。また、インターポーザ配線層２４は、常電導材料を含んでもよい。常電導材料は、例えば、銅（Ｃｕ）、銀（Ａｇ）、金（Ａｕ）、白金（Ｐｔ）、及び、これらのうちの少なくともいずれかを含む合金である。例えば、インターポーザ配線層２４は、表面がＣｕ、Ｃｕの下にＴｉを含むことが好ましい。例えば、インターポーザ基板２５がシリコンを含む場合には、インターポーザ２０の反対面２２側は、Ｃｕ／Ｔｉ／ＳｉＯ２／Ｓｉ（インターポーザ基板２５）という構成が好ましい。
　インターポーザ配線層２４は、単層でも多層でもよい。インターポーザ配線層２４は、量子チップ１０から情報を取り出すための端子２４ａを含んでいる。本実施形態の量子デバイス１では、反対面２２は、冷却機能を有する試料台３０に接しないようにしてもよい。これにより、反対面２２を、情報を取り出すための端子２４ａに最大限に活用することができる。
　ＴＶ２６は、インターポーザ基板２５の実装面２１側から反対面２２側まで貫通する。インターポーザ配線層２３とインターポーザ配線層２４とは、ＴＶ２６によって接続されている。
　ＴＶ２６は、上述した超電導材料を含んでもよい。ＴＶ２６は、配線層１６等と同じ超電導材料を含んでもよいし、配線層１６等と異なる超電導材料を含んでもよい。また、ＴＶ２６は、上述した常電導材料を含んでもよい。ＴＶ２６は、インターポーザ配線層２４と同じ常電導材料を含んでもよいし、インターポーザ配線層２４と異なる常電導材料を含んでもよい。例えば、ＴＶ２６は、φ５０［μｍ］の貫通孔の側壁にＳｉＯ２（例えば、熱酸化膜）を形成し、Ｔｉを密着層としてＣｕを充填されたものである。
　試料台３０は、冷却機能を有する。例えば、試料台３０は、冷凍機によって、１０［ｍＫ］程度の極温度に冷却可能なコールドステージである。試料台３０は、例えば、Ｃｕ、Ｃｕ合金、Ａｌ等の金属を含むことが好ましい。Ａｌを含む試料台３０の場合には、アルマイト処理による絶縁化を施してもよい。本実施形態の量子デバイス１は、例えば、量子チップ１０の超電導材料として、Ｎｂを含む場合には９．２［Ｋ］以下、Ａｌを含む場合には１．２［Ｋ］以下の極低温における超電導現象を用いる。このため、このような極温度に冷却可能な試料台３０を用いる。
　試料台３０には、凹部３１が形成されている。例えば、試料台３０の所定面３２には、凹部３１が形成されている。所定面３２は、例えば、＋Ｚ軸方向に面した上面である。凹部３１は、＋Ｚ軸方向側に開口している。上方から見て、凹部３１は、例えば、矩形である。
　量子チップ１０は、上方からインターポーザ２０を透過させて見ると、凹部３１よりも小さい。一方、インターポーザ２０は、上方から見ると、凹部３１よりも大きい。量子チップ１０は、冷却機能を有する試料台３０に形成された凹部３１の内部に配置されている。一方、インターポーザ２０の一部は、試料台３０に接している。例えば、インターポーザ２０の量子チップ１０が実装された実装面２１の一部は、試料台３０の上面に接している。
　インターポーザ２０の実装面２１における試料台３０に接した部分は、試料台３０との電気的導通を防ぐために、絶縁膜が形成されてもよいし、絶縁性のスペーサが配置されてもよい。また、実装面２１の試料台３０に接した部分は、インターポーザ配線層２３が形成されていなくてもよい。
　インターポーザ２０の少なくとも一部を試料台３０に接触させることにより、インターポーザ２０を熱流路として用いることで量子チップ１０における量子回路１７を極低温に冷却し、超電導現象を利用することができる。また、量子チップ１０の第２面１２を凹部３１の内面に接触させれば、さらに、冷却性能を向上させることができる。量子チップ周囲の温度変化を低減する断熱性を向上させるため、量子チップ１０の周囲を真空状態または減圧雰囲気にすることが好ましい。
　次に、比較例を説明する。その後で、比較例と対比させることにより、本実施形態の量子デバイス１の効果を説明する。図３は比較例に係る量子デバイスを例示した断面図である。図３に示すように、比較例の量子デバイス１０１は、量子チップ１１０及びインターポーザ１２０を有している。インターポーザ１２０の実装面１２１には、バンプＢＰを介して量子チップ１１０の第１面１１１が実装されている。インターポーザ１２０の反対面１２２には、試料台１３０の所定面１３２が接している。
　比較例の量子デバイス１０１では、量子チップ１１０は、冷却機能を有する試料台１３０から、インターポーザ１２０を介して冷却される。また、量子チップ１１０の上方は、冷却機能を有する試料台１３０に囲まれていない。よって、量子チップ１１０を冷却する冷却性能をある一定程度から向上させることができない。また、インターポーザ１２０の反対面１２２を試料台１３０に接触させているため、端子１２４ａを実装面１２１に形成しなければならず、反対面１２２に端子１２４ａを形成することができない。よって、引き出せる端子１２４ａの数に限界がある。
　比較例に対して、本実施形態の量子デバイス１では、量子チップ１０は、冷却機能を有する試料台３０の内部に配置されている。また、量子チップ１０の第２面１２は、試料台３０の凹部３１の内面に接している。なお、第２面１２の少なくとも一部が、凹部３１の内面に接してもよい。このような構成により、量子チップ１０を第２面１２側から試料台３０の熱伝導によって冷却することができ、冷却性能を向上させることができる。よって、量子チップ１０における量子回路１７を安定動作させることができる。
　また、第２面１２が凹部３１の内面に移動可能に接することにより、極低温への温度変化によって生じる量子チップ１０及び試料台３０の収縮差による応力及びひずみを抑制することができる。
　インターポーザ２０の少なくとも一部は、試料台３０に接しているので、インターポーザ２０を介して量子チップ１０を試料台３０の熱伝導によって冷却することができ、冷却性能を向上させることができる。
　インターポーザ２０の反対面２２を、量子チップ１０から情報を取り出すための端子２４ａに最大限用いることができる。よって、情報取り出し端子数を増加させることができる。
　（変形例１）
　次に、実施形態１の変形例１を説明する。本変形例は、量子チップ１０と、凹部３１の内面との間に、接着層または接合層を有する。図４は、実施形態１の変形例１に係る接着層または接合層を例示した断面図である。図４に示すように、変形例１の量子デバイス１ａにおいて、量子チップ１０の第２面１２の少なくとも一部は、凹部３１の内面に接着または接合されてもよい。例えば、第２面１２は、ワニス、グリス等の接着層ＢＬによって、試料台３０に接着されてもよい。また、第２面１２は、チップ基板１５と試料台３０との間に形成された金属層等の接合層ＭＬによって接合されてもよい。このような構成とすることにより、量子チップ１０の設置安定性を向上させ、位置精度を向上させることができる。また、試料台３０との熱的接続を向上させることができる。
　接着層ＢＬまたは接合層ＭＬは、第２面１２全面に配置されてもよいし、第２面１２の周辺部または第２面１２の中央部等、第２面１２の少なくとも一部に配置されてもよい。例えば、上方から見て、量子回路１７が形成された領域を避けるように、接着層ＢＬまたは接合層ＭＬを形成してもよい。接着層ＢＬが絶縁材料の場合には、キャパシタとして量子回路１７と共振し、全体的なエネルギを損失する恐れが考えられる。量子回路１７が形成された領域を避けるように接着層ＢＬを配置することにより、共振を抑制することができる。
　また、接合層ＭＬが金属層のような導電性を有する場合には、量子チップ１０のグランド電位を、接合層ＭＬを介して試料台３０から取得するようにしてもよく、試料台３０で規定している電位を取得してもよい。
　（変形例２）
　次に、実施形態１の変形例２を説明する。本変形例は、量子チップ１０と、凹部３１の内面との間に空間を有する。図５は、実施形態１の変形例２に係る量子チップ１０と凹部３１の内面との間の空間を例示した断面図である。図５に示すように、変形例２の量子デバイス１ｂにおいて、量子チップ１０は、試料台３０に接触しなくてもよい。すなわち、量子チップ１０の第２面１２は、試料台３０の凹部３１の内面との間に空間を介して配置されてもよい。このような構成とすることにより、極低温への温度変化によって生じる量子チップ１０及び試料台３０の収縮差による応力及びひずみを抑制することができる。
　（変形例３）
　次に、実施形態１の変形例３を説明する。本変形例は、試料台３０の所定面３２上に抑え部材を有する。図６は、実施形態１の変形例３に係る試料台３０の凹部３１及び抑え部材を例示した斜視図である。図７は、実施形態１の変形例３に係る試料台３０の凹部３１及び抑え部材を例示した平面図である。図６及び図７に示すように、変形例２の量子デバイス１ｃにおいて、凹部３１は、試料台３０の所定面３２、例えば、試料台３０の上面に形成されている。そして、凹部３１の周辺における所定面３２上には、複数の抑え部材３３が設けられている。例えば、４つの抑え部材３３は、所定面３２上に設けられている。
　インターポーザ２０の側面の少なくとも一部は、所定面３２上に設けられた抑え部材３３に接している。例えば、インターポーザ２０は、上方から見て矩形である場合には、複数の抑え部材３３は、インターポーザ２０における各角部の近傍の側面を平面部分で抑えている。このような構成とすることにより、複数の抑え部材３３は、インターポーザ２０の側面を対角部分で非連続的かつ平面部分で押さえつけることができる。よって、インターポーザ２０または抑え部材３３が低温で収縮した場合に、直線状にスライド移動することを可能とし、収縮を均等化することができる。
　（変形例４）
　次に、実施形態１の変形例４を説明する。本変形例は、インターポーザ２０の反対面２２上に冷却部材を有するとともに、インターポーザ２０の内部にサーマルビアを有する。図８は、実施形態１の変形例４に係る冷却部材及びサーマルビアを例示した断面図である。図８において、図が煩雑にならないように、インターポーザ２０のＴＶ２６を省略している。図８に示すように、変形例４の量子デバイス１ｄにおいて、インターポーザ２０の反対面２２は、冷却部材３４に接してもよい。冷却部材３４は、冷却機能を有している。例えば、冷却部材３４は、試料台３０に接続することによって冷却機能を有してもよい。このような構成とすることにより、インターポーザ２０の反対面２２は、冷却部材３４の熱伝導によって冷却することができ、冷却性能を向上させることができる。
　また、インターポーザ２０は、サーマルビア２７を含んでもよい。サーマルビア２７は、インターポーザ基板２５の実装面２１に直交する方向に延びた部材でもよい。例えば、サーマルビア２７は、インターポーザ基板２５を貫通してもよい。このように、インターポーザ２０は、インターポーザ基板２５の実装面２１側から反対面２２側まで貫通したサーマルビア２７を含んでもよい。サーマルビア２７は、例えば、実装面２１に直交する方向に延びた中心軸を有する円柱状または角柱状等の柱状でもよい。サーマルビア２７は、実装面２１側と反対面２２側との間で熱を移動させることができる。
　サーマルビア２７は、熱伝導性が高い材料を含むことが好ましい。サーマルビア２７は、上述の超電導材料を含んでもよい。サーマルビア２７は、配線層１６等と同じ超電導材料を含んでもよいし、配線層１６等と異なる超電導材料を含んでもよい。また、サーマルビア２７は、上述した常電導材料を含んでもよい。サーマルビア２７は、インターポーザ配線層２４等と同じ常電導材料を含んでもよいし、インターポーザ配線層２４等と異なる常電導材料を含んでもよい。また、サーマルビア２７は、窒化アルミニウム等の熱伝導性が高いセラミックを含んでもよい。
　サーマルビア２７は、冷却部材３４に接続させてもよい。このような構成とすることにより、量子デバイス１ｄの冷却性能を向上させることができる。なお、量子デバイス１ｄは、サーマルビア２７を設けず、冷却部材３４のみ設けてもよし、冷却部材３４を設けず、サーマルビア２７のみ設けてもよい。また、冷却部材３４及びサーマルビア２７の両方を設けてもよい。
　また、図の吹き出しに示すように、サーマルビア２７は、実装面２１側の径よりも反対面２２側の径の方が大きいテーパが形成された部分を含んでもよい。すなわち、サーマルビア２７は、反対面２２側に向かってビア断面が大きくなる略円錐台状の部分を含んでもよい。テーパ形状を含むことで熱容量を増加させることができ、急激な温度変化を緩和することができる。よって、サーマルビア２７の温度に対する安定性を向上させることができる。また、冷却部材３４と接触させた場合には、冷却部材３４との熱的接合面積が増加する。よって、より効果的に熱移動を促進させることができる。なお、サーマルビア２７と貫通孔との界面において、常温から極低温に温度を変化させた場合に、界面の密着力が低下することがあり得る。例えば、熱収縮によりサーマルビア２７と貫通孔との界面において密着力以上の力がかかったり、低弾性率の材料を壁面に使用した場合には、極低温下において、弾性率が高くなる（分子が動かなくなる）ので、密着力を失ったりすることで剥離が発生する可能性がある。剥離してしまう場合は、サーマルビア２７の位置が動くことが想定されるが、テーパ形状を含むことで、上下の位置が移動しても、サーマルビア２７と貫通孔との界面での接触面を維持することができる。サーマルビア２７が移動する場合において、冷却部材３４との接触を維持させる凸形状をあらかじめ冷却部材３４に形成し、冷却部材３４とサーマルビア２７との接触を維持してもよい。
　さらに、図の別の吹き出しに示すように、インターポーザ２０は、複数のサーマルビア２７を接続する共通の接続部材２８を含んでもよい。例えば、実装面２１に平行な板状の接続部材２８で複数のサーマルビア２７を接続させてもよい。接続部材２８は、熱伝導性が高い材料を含むことが好ましく、サーマルビア２７と同様の材料を含んでもよい。接続部材２８で接続された複数のサーマルビア２７は、熱容量を大きくすることができ、温度変化を抑制することができる。
　また、接続部材２８で接続された複数のサーマルビア２７に、一定の電位を印加してもよい。例えば、グランド電位を印加してもよい。これにより、量子チップ１０またはインターポーザ２０は、グランド電位をサーマルビア２７からとることができる。なお、この場合には、サーマルビア２７及び接続部材２８は、熱伝導性が高く、導電性の材料を含むことが好ましい。
　インターポーザ２０において、量子回路１７に接続された配線または信号線が実装された領域は、それ以外の領域よりも熱を発生する。よって、そのような領域のサーマルビア２７の密度を、それ以外の領域の密度よりも大きくすることが好ましい。例えば、インターポーザ基板２５を上方から見て、量子チップ１０がインターポーザ２０の中央に実装された場合には、中央領域のサーマルビア２７の密度を、周辺領域のサーマルビア２７の密度よりも大きくする。また、インターポーザ２０において、量子回路１７からの信号を伝達するＴＶ２６の近傍でも、サーマルビア２７の密度を、それ以外の領域の密度よりも大きくすることが好ましい。これにより、冷却性能を向上させることができる。
　（変形例５）
　次に、実施形態１の変形例５を説明する。本変形例は、試料台３０の凹部３１の底に凹みを有する。図９は、実施形態１の変形例５に係る試料台３０の凹部３１の底に形成された凹みを例示した断面図である。図１０は、実施形態１の変形例５に係る試料台３０の凹部３１の底に形成された凹みを例示した平面図である。図９及び図１０に示すように、変形例５の量子デバイス１ｅにおいて、凹部３１の底には凹み３５が形成されている。図１０に示すように、上方から見て、凹み３５の領域は、量子回路１７が形成された領域１８よりも大きい。よって、量子回路１７が形成された領域１８は、凹み３５の領域に含まれている。量子チップ１０の第２面１２の周辺部は、凹部３１の底に接してもよい。量子チップ１０の第２面１２の中央部は、凹み３５を覆っている。
　上方から見て、凹み３５の領域は、量子チップ１０よりも大きくてもよい。この場合には、量子チップ１０の第２面１２は、凹部３１の底に接しない。
　量子デバイス１ｅでは、上方から見て、凹み３５の領域は、量子回路１７が形成された領域１８よりも大きいので、量子回路１７が形成された領域１８と、金属等を含む試料台３０との間の距離を大きくすることができる。これにより、疑似的なキャパシタの生成を抑制し、チップ基板１５のシリコン等の主材に発生する共振の影響を低減することができる。よって、量子回路１７の動作周波数に与える影響を低減することができる。
　（変形例６）
　次に、実施形態１の変形例６を説明する。本変形例は、量子チップ１０の第２面１２の周辺部を凹み３５の周囲に接着または接合する。図１１は、実施形態１の変形例６に係る試料台の凹部の底に形成された凹みを例示した断面図である。図１１に示すように、変形例６の量子デバイス１ｆでは、量子チップ１０の第２面１２の周辺部は、凹部３１の底に接着層ＢＬによって接着してもよいし、金属層等の接合層ＭＬによって接合してもよい。このような構成とすることにより、共振の影響を低減しつつ、量子チップ１０の設置安定性を向上させ、位置精度を向上させることができる。また、試料台３０との熱的接続を向上させることができる。
　（変形例７）
　次に、実施形態１の変形例７を説明する。本変形例は、量子チップ１０の第２面１２の周辺部と、凹み３５の周囲との間に空間を有する。図１２は、実施形態１の変形例７に係る試料台の凹部の底に形成された凹みを例示した断面図である。図１２に示すように、変形例７の量子デバイス１ｇでは、量子チップ１０の第２面１２の周辺部は、試料台３０に接触しなくてもよい。すなわち、量子チップ１０の第２面１２の周辺部は、凹部３１の底との間に空間を介して配置されてもよい。このような構成とすることにより、共振の影響を低減しつつ、極低温への温度変化によって生じる量子チップ１０及び試料台３０の収縮差による応力及びひずみを抑制することができる。
　（変形例８）
　次に、実施形態１の変形例８を説明する。本変形例は、凹み３５にピラーを有する。図１３は、実施形態１の変形例８に係る試料台の凹部の底に形成された凹み及びピラーを例示した断面図である。図１３に示すように、変形例８の量子デバイス１ｈにおいて、凹部３１の底には凹み３５が形成されている。そして、凹み３５には、１本または複数のピラー３６が設けられている。ピラー３６は、第１面１１及び第２面１２に直交する方向に延びている。ピラー３６の一端は、凹み３５の底に接続し、ピラー３６の他端は、量子チップ１０の第２面１２に接している。このように、量子チップ１０は、凹み３５の底から第１面１１に直交する方向に延びたピラー３６に接している。ピラー３６は、円柱でもよいし、柱状でもよい。１本または複数のピラー３６と、第２面１２とは、接着層ＢＬによって接着されてもよいし、金属層によって接合されてもよい。
　量子デバイス１ｈでは、上方から見て、凹み３５の領域は、量子回路１７が形成された領域１８よりも大きいので、量子回路１７が形成された領域１８と、金属等を含む試料台３０との間の距離を大きくすることができる。これにより、チップ基板１５のシリコン等の主材に発生する共振の影響を低減することができる。それとともに、ピラー３６は量子チップ１０の第２面１２に接するので、冷却性能を向上させることができる。
　（変形例９）
　次に、実施形態１の変形例９を説明する。本変形例は、試料台３０の凹部３１の底に貫通孔を有する。図１４は、実施形態１の変形例９に係る試料台３０の凹部３１の底に形成された貫通孔を例示した断面図である。図１４に示すように、変形例９の量子デバイス１ｉにおいて、凹部３１の底には貫通孔３７が形成されている。上方から見て、貫通孔３７の領域は、量子回路１７が形成された領域１８よりも大きい。よって、量子回路１７が形成された領域１８は、貫通孔３７の領域に含まれている。量子チップ１０の第２面１２の周辺部は、凹部３１の底に接してもよいし、凹部３１の底に接着または接合してもよい。量子チップ１０の第２面１２の中央部は、貫通孔３７を覆っている。
　量子デバイス１ｉでは、上方から見て、貫通孔３７の領域は、量子回路１７が形成された領域１８よりも大きいので、量子回路１７が形成された領域１８と、金属等を含む試料台３０との間の距離を大きくすることができる。これにより、チップ基板１５のシリコン等の主材に発生する共振の影響を低減することができる。よって、量子回路１７の動作周波数に与える影響を低減することができる。
　（変形例１０）
　次に、実施形態１の変形例１０を説明する。本変形例は、極低温時において、量子チップ１０が凹部３１に嵌入する。図１５は、実施形態１の変形例１０に係る試料台３０の凹部３１を例示した断面図である。図１５に示すように、変形例１０の量子デバイス１ｊにおいて、量子チップ１０は、極低温時において、凹部３１に嵌入する。よって、量子チップ１０の側面は、凹部３１の内面に接している。これにより、量子チップ１０は、側面からの熱伝導により冷却されるので、冷却性能を向上させることができる。
　なお、量子デバイス１ｊを室温から数［ｍＫ］の極低温まで冷却する際に、量子チップ１０、インターポーザ２０及び試料台３０は、体積変化を生じる。よって、予め、体積変化を考慮し、極低温時において、量子チップ１０の側面が凹部３１に接するようにする。また、量子チップ１０のグランド電位を、量子チップ１０の側面を介して試料台３０から取得するようにしてもよい。実施形態１の変形例１～１０のいくつかを適宜組み合わせてもよい。
　（実施形態２）
　次に、実施形態２に係る量子デバイスを説明する。本実施形態の量子デバイスにおいて、インターポーザ２０の側面は、凹部３１の内面に接している。図１６は、実施形態２に係る量子デバイスを例示した断面図である。図１６に示すように、本実施形態の量子デバイス２は、量子チップ１０と、インターポーザ２０と、を備えることは実施形態１と同様である。しかしながら、量子デバイス２では、インターポーザ２０の側面の少なくとも一部は、凹部３１の内面に接している。
　このような構成とすることにより、インターポーザ２０の実装面２１は、試料台３０に接しなくてもよいので、実装面２１を最大限に活用することができる。例えば、実装面２１に最大限にインターポーザ配線層２３を形成することができる。これ以外の構成及び効果は、実施形態１の記載に含まれている。また、実施形態１の変形例１～１０のいくつかを実施形態２の構成に組み合わせてもよい。
　（実施形態３）
　次に、実施形態３に係る量子デバイスを説明する。本実施形態の量子デバイスは、凹部３１にザグリが形成されている。図１７は、実施形態３に係る量子デバイスを例示した断面図である。図１８は、実施形態３に係る試料台３０の凹部３１及びザグリを例示した平面図である。図１７及び図１８に示すように、量子デバイス３において、試料台３０の凹部３１は、試料台３０の所定面３２に形成されている。そして、凹部３１の開口部の周囲には、ザグリ３８が形成されている。これにより、凹部３１の開口部の周囲に所定面３２と段差を有する段差面３９が形成されている。よって、ザグリ３８は、段差面３９を含んでいる。
　段差面３９は、例えば、所定面３２に平行である。段差面３９は、凹部３１の周りに形成されている。段差面３９は、凹部３１を囲んでいる。量子チップ１０は、凹部３１の内部に配置されている。インターポーザ２０の実装面２１の一部は、段差面３９に接している。
　インターポーザ２０における実装面２１の段差面３９に接した部分は、段差面３９との電気的導通を防ぐために、絶縁膜が形成されてもよい。また、実装面２１の段差面３９に接した部分は、インターポーザ配線層２３が形成されていなくてもよい。
　図１８に示すように、凹部３１は、量子チップ１０を配置できるように、４辺に空間を有するようにしてもよい。また、凹部３１は、４隅にＲまたは円形を追加した形状としてもよい。これにより、極低温まで冷却時の体積変化による応力及びひずみの発生を抑制することができる。特に、直角及び鋭角の形状による４隅の応力集中を避けることができる。
　本実施形態の量子デバイス３では、インターポーザ２０は、ザグリ３８の内部に配置されるので、試料台３０に囲まれている。よって、冷却性能を向上させることができる。また、インターポーザ２０の実装面２１の一部は、段差面３９に接しているので、これによっても、冷却性能を向上させることができる。また、所定面３２と反対面２２との段差を小さくすることができるので、量子デバイス３の配置の自由度を向上させることができる。これ以外の構成及び効果は、実施形態１及び２の記載に含まれている。なお、実施形態１の変形例１～１０のいくつかを実施形態３の構成に組み合わせてもよい。
　（実施形態４）
　次に、実施形態４に係る量子デバイスを説明する。本実施形態の量子デバイスは、ザグリ３８の側面にインターポーザ２０が接している。図１９は、実施形態４に係る量子デバイスを例示した断面図である。図１９に示すように、量子デバイス４において、試料台３０の凹部３１は、試料台３０の所定面３２に形成されている。そして、凹部３１の開口部の周囲には、ザグリ３８が形成されている。これにより、凹部３１の開口部の周囲に所定面３２と段差を有する段差面３９が形成されている。
　本実施形態の量子デバイス４において、インターポーザ２０の側面の少なくとも一部は、段差面３９と所定面３２との間のザグリ３８の側面に接している。そして、インターポーザ２０の実装面２１の一部は、段差面３９との間に空間を介して配置されている。これにより、インターポーザ２０の実装面２１は、試料台３０に接しなくてもよいので、実装面２１を最大限に活用することができる。これ以外の構成及び効果は、実施形態１～３の記載に含まれている。なお、実施形態１の変形例１～１０のいくつかを実施形態４の構成に組み合わせてもよい。
　（変形例）
　次に、実施形態４の変形例を説明する。本変形例は、インターポーザ２０の実装面２１と段差面３９との間にスペーサを有する。図２０は、実施形態４の変形例に係るスペーサを例示した断面図である。図２０に示すように、量子デバイス４ａにおいて、インターポーザ２０の実装面２１の一部は、段差面３９との間にスペーサＳＰを介して配置されている。すなわち、スペーサＳＰは、実装面２１と段差面３９との間に配置されている。スペーサＳＰは、熱伝導性が高い絶縁材料、例えば窒化アルミ、炭化ケイ素、サファイア、シリコン、アルミナなどを含むことが好ましい。
　量子デバイス４ａは、スペーサＳＰを有しているので、量子チップ１０の設置安定性を向上させ、位置精度を向上させることができる。また、試料台３０との熱的接続を向上させることができる。さらに、インターポーザ配線層２３を形成することにより、実装面２１を最大限に活用することができる。
　以上、実施形態を参照して本願発明を説明したが、本願発明は上記実施形態に限られたものではなく、趣旨を逸脱しない範囲で適宜変更することが可能である。例えば、複数の量子チップ１０が一つのインターポーザ２０に実装された量子デバイスも、本実施形態の技術的思想の範囲に含まれる。また、実施形態１～４及び各変形例の各構成を組み付けたものも、本実施形態の技術的思想の範囲に含まれる。
　上記の実施形態の一部又は全部は、以下の付記のようにも記載されうるが、以下には限られない。
　（付記１）
　量子状態を用いた情報処理を行う量子チップと、
　前記量子チップが実装されたインターポーザと、
　を備え、
　前記量子チップは、冷却機能を有する試料台に形成された凹部の内部に配置され、
　前記インターポーザの一部は、前記試料台に接した、
　量子デバイス。
　（付記２）
　前記量子チップは、前記インターポーザに実装された第１面と、前記第１面の反対側の第２面と、を有し、
　前記第２面の少なくとも一部は、前記凹部の内面に接した、
　付記１に記載の量子デバイス。
　（付記３）
　前記量子チップは、前記インターポーザに実装された第１面と、前記第１面の反対側の第２面と、を有し、
　前記第２面の少なくとも一部は、前記凹部の内面に接着または接合された、
　付記１に記載の量子デバイス。
　（付記４）
　前記量子チップは、前記インターポーザに実装された第１面と、前記第１面の反対側の第２面と、を有し、
　前記第２面は、前記凹部の内面との間に空間を介して配置された、
　付記１に記載の量子デバイス。
　（付記５）
　前記凹部は、前記試料台の所定面に形成され、
　前記インターポーザの前記量子チップが実装された実装面の一部は、前記所定面に接した、
　付記１～４のいずれか１項に記載の量子デバイス。
　（付記６）
　前記インターポーザの側面の少なくとも一部は、前記所定面上に設けられた複数の抑え部材に接した、
　付記５に記載の量子デバイス。
　（付記７）
　前記インターポーザは、前記実装面に直交する方向から見て矩形であり、
　複数の前記抑え部材は、前記インターポーザにおける各角部の近傍の側面を平面部分で抑える、
　付記６に記載の量子デバイス。
　（付記８）
　前記インターポーザは、前記量子チップが実装された実装面と、前記実装面の反対側の反対面と、を有し、
　前記反対面は、冷却機能を有する冷却部材に接した、
　付記１～７のいずれか１項に記載の量子デバイス。
　（付記９）
　前記インターポーザは、前記量子チップが実装された実装面と、前記実装面の反対側の反対面と、を有し、
　前記インターポーザは、インターポーザ基板と、前記インターポーザ基板の前記実装面側から前記反対面側まで貫通したサーマルビアと、を含む、
　付記１～８のいずれか１項に記載の量子デバイス。
　（付記１０）
　前記サーマルビアは、前記実装面側の径よりも前記反対面側の径の方が大きいテーパが形成された部分を含む、
　付記９に記載の量子デバイス。
　（付記１１）
　前記インターポーザは、複数の前記サーマルビアを接続する共通の接続部材をさらに含む、
　付記９または１０に記載の量子デバイス。
　（付記１２）
　前記量子チップは、超電導材料がジョセフソン接合によって環状に接続されたループ回路を有する共振器が形成された量子回路を含み、
　前記凹部の底には凹みが形成され、
　前記量子チップの前記インターポーザに実装された第１面に直交する方向から見て、前記量子回路が形成された領域は、前記凹みの領域に含まれた、
　付記１～１１のいずれか１項に記載の量子デバイス。
　（付記１３）
　前記量子チップは、前記凹みの底から前記第１面に直交する方向に延びたピラーに接した、
　付記１２に記載の量子デバイス。
　（付記１４）
　前記量子チップは、超電導材料がジョセフソン接合によって環状に接続されたループ回路を有する共振器が形成された量子回路を含み、
　前記凹部の底には貫通孔が形成され、
　前記量子チップの前記インターポーザに実装された第１面に直交する方向から見て、前記量子回路が形成された領域は、前記貫通孔の領域に含まれた、
　付記１～１１のいずれか１項に記載の量子デバイス。
　（付記１５）
　前記量子チップの側面は、前記凹部の内面に接した、
　付記１～１４のいずれか１項に記載の量子デバイス。
　（付記１６）
　前記凹部は、前記試料台の所定面に形成され、
　前記インターポーザの側面の少なくとも一部は、前記凹部の内面に接した、
　付記１～１５のいずれか１項に記載の量子デバイス。
　（付記１７）
　前記凹部は、前記試料台の所定面に形成され、
　前記凹部の開口部の周囲に前記所定面に対して段差を有する段差面が形成され、
　前記インターポーザの前記量子チップが実装された実装面の一部は、前記段差面に接した、
　付記１～１５のいずれか１項に記載の量子デバイス。
　（付記１８）
　前記凹部は、前記試料台の所定面に形成され、
　前記凹部の開口部の周囲に前記所定面に対して段差を有する段差面が形成され、
　前記インターポーザの側面の少なくとも一部は、前記段差面と前記所定面との間の側面に接した、
　付記１～１５のいずれか１項に記載の量子デバイス。
　（付記１９）
　前記インターポーザの前記量子チップが実装された実装面の一部は、前記段差面との間に空間を介して配置された、
　付記１８に記載の量子デバイス。
　（付記２０）
　前記インターポーザの前記量子チップが実装された実装面の一部は、前記段差面との間にスペーサを介して配置された、
　付記１８に記載の量子デバイス。
１、１ａ、１ｂ、１ｃ、１ｄ、１ｅ、１ｆ、１ｇ、１ｈ、１ｉ、１ｊ　量子デバイス
２、３、４、４ａ　量子デバイス
１０　量子チップ
１１　第１面
１２　第２面
１５　チップ基板
１６　配線層
１７　量子回路
１７ａ　ジョセフソン接合
１７ｂ　ループ回路
１７ｃ　共振器
１８　領域
２０　インターポーザ
２１　実装面
２２　反対面
２３　インターポーザ配線層
２３ａ　磁場印加回路
２３ｂ　読み出し部
２４　インターポーザ配線層
２４ａ　端子
２５　インターポーザ基板
２６　ＴＶ
２７　サーマルビア
２８　接続部材
３０　試料台
３１　凹部
３２　所定面
３３　抑え部材
３４　冷却部材
３５　凹み
３６　ピラー
３７　貫通孔
３８　ザグリ
３９　段差面
１０１　量子デバイス
１１０　量子チップ
１１１　第１面
１１２　第２面
１２０　インターポーザ
１２１　実装面
１２２　反対面
１２４ａ　端子
１３０　試料台
１３２　所定面
ＢＬ　接着層
ＢＰ　バンプ
ＭＬ　金属層
ＳＰ　スペーサ

Claims (20)

  1. 　量子状態を用いた情報処理を行う量子チップと、
    　前記量子チップが実装されたインターポーザと、
    　を備え、
    　前記量子チップは、冷却機能を有する試料台に形成された凹部の内部に配置され、
    　前記インターポーザの一部は、前記試料台に接した、
    　量子デバイス。
  2. 　前記量子チップは、前記インターポーザに実装された第１面と、前記第１面の反対側の第２面と、を有し、
    　前記第２面の少なくとも一部は、前記凹部の内面に接した、
    　請求項１に記載の量子デバイス。
  3. 　前記量子チップは、前記インターポーザに実装された第１面と、前記第１面の反対側の第２面と、を有し、
    　前記第２面の少なくとも一部は、前記凹部の内面に接着または接合された、
    　請求項１に記載の量子デバイス。
  4. 　前記量子チップは、前記インターポーザに実装された第１面と、前記第１面の反対側の第２面と、を有し、
    　前記第２面は、前記凹部の内面との間に空間を介して配置された、
    　請求項１に記載の量子デバイス。
  5. 　前記凹部は、前記試料台の所定面に形成され、
    　前記インターポーザの前記量子チップが実装された実装面の一部は、前記所定面に接した、
    　請求項１～４のいずれか１項に記載の量子デバイス。
  6. 　前記インターポーザの側面の少なくとも一部は、前記所定面上に設けられた複数の抑え部材に接した、
    　請求項５に記載の量子デバイス。
  7. 　前記インターポーザは、前記実装面に直交する方向から見て矩形であり、
    　複数の前記抑え部材は、前記インターポーザにおける各角部の近傍の側面を平面部分で抑える、
    　請求項６に記載の量子デバイス。
  8. 　前記インターポーザは、前記量子チップが実装された実装面と、前記実装面の反対側の反対面と、を有し、
    　前記反対面は、冷却機能を有する冷却部材に接した、
    　請求項１～７のいずれか１項に記載の量子デバイス。
  9. 　前記インターポーザは、前記量子チップが実装された実装面と、前記実装面の反対側の反対面と、を有し、
    　前記インターポーザは、インターポーザ基板と、前記インターポーザ基板の前記実装面側から前記反対面側まで貫通したサーマルビアと、を含む、
    　請求項１～８のいずれか１項に記載の量子デバイス。
  10. 　前記サーマルビアは、前記実装面側の径よりも前記反対面側の径の方が大きいテーパが形成された部分を含む、
    　請求項９に記載の量子デバイス。
  11. 　前記インターポーザは、複数の前記サーマルビアを接続する共通の接続部材をさらに含む、
    　請求項９または１０に記載の量子デバイス。
  12. 　前記量子チップは、超電導材料がジョセフソン接合によって環状に接続されたループ回路を有する共振器が形成された量子回路を含み、
    　前記凹部の底には凹みが形成され、
    　前記量子チップの前記インターポーザに実装された第１面に直交する方向から見て、前記量子回路が形成された領域は、前記凹みの領域に含まれた、
    　請求項１～１１のいずれか１項に記載の量子デバイス。
  13. 　前記量子チップは、前記凹みの底から前記第１面に直交する方向に延びたピラーに接した、
    　請求項１２に記載の量子デバイス。
  14. 　前記量子チップは、超電導材料がジョセフソン接合によって環状に接続されたループ回路を有する共振器が形成された量子回路を含み、
    　前記凹部の底には貫通孔が形成され、
    　前記量子チップの前記インターポーザに実装された第１面に直交する方向から見て、前記量子回路が形成された領域は、前記貫通孔の領域に含まれた、
    　請求項１～１１のいずれか１項に記載の量子デバイス。
  15. 　前記量子チップの側面は、前記凹部の内面に接した、
    　請求項１～１４のいずれか１項に記載の量子デバイス。
  16. 　前記凹部は、前記試料台の所定面に形成され、
    　前記インターポーザの側面の少なくとも一部は、前記凹部の内面に接した、
    　請求項１～１５のいずれか１項に記載の量子デバイス。
  17. 　前記凹部は、前記試料台の所定面に形成され、
    　前記凹部の開口部の周囲に前記所定面に対して段差を有する段差面が形成され、
    　前記インターポーザの前記量子チップが実装された実装面の一部は、前記段差面に接した、
    　請求項１～１５のいずれか１項に記載の量子デバイス。
  18. 　前記凹部は、前記試料台の所定面に形成され、
    　前記凹部の開口部の周囲に前記所定面に対して段差を有する段差面が形成され、
    　前記インターポーザの側面の少なくとも一部は、前記段差面と前記所定面との間の側面に接した、
    　請求項１～１５のいずれか１項に記載の量子デバイス。
  19. 　前記インターポーザの前記量子チップが実装された実装面の一部は、前記段差面との間に空間を介して配置された、
    　請求項１８に記載の量子デバイス。
  20. 　前記インターポーザの前記量子チップが実装された実装面の一部は、前記段差面との間にスペーサを介して配置された、
    　請求項１８に記載の量子デバイス。
PCT/JP2020/022435 2020-06-05 2020-06-05 量子デバイス WO2021245948A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
PCT/JP2020/022435 WO2021245948A1 (ja) 2020-06-05 2020-06-05 量子デバイス
US18/007,772 US20230345844A1 (en) 2020-06-05 2020-06-05 Quantum device
JP2022528403A JP7290201B2 (ja) 2020-06-05 2020-06-05 量子デバイス
JP2023088644A JP2023105033A (ja) 2020-06-05 2023-05-30 量子デバイス

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2020/022435 WO2021245948A1 (ja) 2020-06-05 2020-06-05 量子デバイス

Publications (1)

Publication Number Publication Date
WO2021245948A1 true WO2021245948A1 (ja) 2021-12-09

Family

ID=78830746

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2020/022435 WO2021245948A1 (ja) 2020-06-05 2020-06-05 量子デバイス

Country Status (3)

Country Link
US (1) US20230345844A1 (ja)
JP (2) JP7290201B2 (ja)
WO (1) WO2021245948A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023169864A1 (en) * 2022-03-10 2023-09-14 Scalinq Ab A packaging arrangement for a quantum processor

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01258457A (ja) * 1988-04-08 1989-10-16 Nec Corp 半導体集積回路の実装構造およびその製造方法
JPH04338683A (ja) * 1991-05-16 1992-11-25 Fujitsu Ltd 超伝導集積回路素子とその実装方法
JP2000114608A (ja) * 1998-10-06 2000-04-21 Idotai Tsushin Sentan Gijutsu Kenkyusho:Kk 回路基板の実装方法および回路基板の実装構造
JP2016040799A (ja) * 2014-08-12 2016-03-24 国立研究開発法人産業技術総合研究所 実装基板

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4338683B2 (ja) 2005-08-18 2009-10-07 三菱電機株式会社 撮像システム

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01258457A (ja) * 1988-04-08 1989-10-16 Nec Corp 半導体集積回路の実装構造およびその製造方法
JPH04338683A (ja) * 1991-05-16 1992-11-25 Fujitsu Ltd 超伝導集積回路素子とその実装方法
JP2000114608A (ja) * 1998-10-06 2000-04-21 Idotai Tsushin Sentan Gijutsu Kenkyusho:Kk 回路基板の実装方法および回路基板の実装構造
JP2016040799A (ja) * 2014-08-12 2016-03-24 国立研究開発法人産業技術総合研究所 実装基板

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023169864A1 (en) * 2022-03-10 2023-09-14 Scalinq Ab A packaging arrangement for a quantum processor

Also Published As

Publication number Publication date
US20230345844A1 (en) 2023-10-26
JP2023105033A (ja) 2023-07-28
JP7290201B2 (ja) 2023-06-13
JPWO2021245948A1 (ja) 2021-12-09

Similar Documents

Publication Publication Date Title
US7799613B2 (en) Integrated module for data processing system
US8637968B2 (en) Stacked microelectronic assembly having interposer connecting active chips
JPH02257664A (ja) 集積回路チップ　パッケージおよびその形成方法
US20210399196A1 (en) Quantum device
JP2023105033A (ja) 量子デバイス
JP2002305282A (ja) 半導体素子とその接続構造及び半導体素子を積層した半導体装置
US20080217748A1 (en) Low cost and low coefficient of thermal expansion packaging structures and processes
JP4580027B1 (ja) 回路基板及び電子デバイス
US11871682B2 (en) Quantum device and method of manufacturing the same
JP7456304B2 (ja) 量子デバイス
US11798895B2 (en) Quantum device including shield part and method of manufacturing the same
JP2022002236A (ja) 量子デバイス
US20220344562A1 (en) Quantum device
JP6345535B2 (ja) 実装基板
JP2022002235A (ja) 量子デバイス
US20240136274A1 (en) Quantum device
JP2022176437A (ja) 超伝導デバイス
JP2022002238A (ja) 量子デバイス及びその製造方法
JP2023010310A (ja) 量子デバイス
US11217571B2 (en) Power module and method for manufacturing power module
CN114158178A (zh) 具缓冲层及导热掺加物的线路板
TW202307874A (zh) 低溫相容的量子電腦裝置及其製造方法
JP5261259B2 (ja) 電子部品収納用パッケージ、入出力端子、および電子装置
JP2023140444A (ja) 量子デバイス
KR20240014834A (ko) 극저온 호환 양자 컴퓨팅 장치 및 극저온 호환 양자 컴퓨팅 장치 생성 방법

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 20939383

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2022528403

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 20939383

Country of ref document: EP

Kind code of ref document: A1