JPH04338683A - 超伝導集積回路素子とその実装方法 - Google Patents
超伝導集積回路素子とその実装方法Info
- Publication number
- JPH04338683A JPH04338683A JP3111278A JP11127891A JPH04338683A JP H04338683 A JPH04338683 A JP H04338683A JP 3111278 A JP3111278 A JP 3111278A JP 11127891 A JP11127891 A JP 11127891A JP H04338683 A JPH04338683 A JP H04338683A
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- superconducting
- layer
- ground layer
- ground
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000000034 method Methods 0.000 title claims abstract description 19
- 239000004020 conductor Substances 0.000 claims abstract description 16
- 230000000694 effects Effects 0.000 abstract description 2
- 238000002407 reforming Methods 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 13
- 239000004065 semiconductor Substances 0.000 description 5
- 239000000758 substrate Substances 0.000 description 4
- 239000000463 material Substances 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 239000000919 ceramic Substances 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 239000009719 polyimide resin Substances 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
Landscapes
- Containers, Films, And Cooling For Superconductive Devices (AREA)
- Logic Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【0001】
【産業上の利用分野】本発明は超伝導集積回路素子とそ
の実装方法に関する。詳しくは、ラッチングモードで動
作する電圧型論理ゲートで構成される超伝導集積回路を
安定に動作させるための素子構成と実装基板への実装方
法の改良に関する。
の実装方法に関する。詳しくは、ラッチングモードで動
作する電圧型論理ゲートで構成される超伝導集積回路を
安定に動作させるための素子構成と実装基板への実装方
法の改良に関する。
【0002】
【従来の技術】超伝導集積回路素子は高速性と低消費電
力性を併せ持つ論理デバイスとして超高速計算機用の基
本論理素子として期待されている。
力性を併せ持つ論理デバイスとして超高速計算機用の基
本論理素子として期待されている。
【0003】超伝導集積回路を構成する電圧型論理ゲー
トは超伝導状態と電圧状態を論理の0(信号OFF)と
1(信号ON)に対応させる。一般に、このタイプの論
理ゲートは入力信号によって電圧状態に遷移すると回路
の電源電流を切らない限り再び超伝導状態には戻らない
。
トは超伝導状態と電圧状態を論理の0(信号OFF)と
1(信号ON)に対応させる。一般に、このタイプの論
理ゲートは入力信号によって電圧状態に遷移すると回路
の電源電流を切らない限り再び超伝導状態には戻らない
。
【0004】このような動作モードは通常ラッチングモ
ードと呼ばれており、この場合には交流電源を使用しな
ければならない。図5は従来の超伝導集積回路の例を示
す図で、同図(イ)は回路構成図,同図(ロ)は素子断
面図である。何れも1ゲート部分のみについて示してあ
るが、実際には多数のゲートが形成されていることは言
うまでもない。
ードと呼ばれており、この場合には交流電源を使用しな
ければならない。図5は従来の超伝導集積回路の例を示
す図で、同図(イ)は回路構成図,同図(ロ)は素子断
面図である。何れも1ゲート部分のみについて示してあ
るが、実際には多数のゲートが形成されていることは言
うまでもない。
【0005】同図(イ)では1ゲートが2つのジョセフ
ソン接合5から構成されている場合が示してあり、信号
パルスが入力されると導線のインダクタンスl1,l2
の磁気結合によって、超伝導状態
ソン接合5から構成されている場合が示してあり、信号
パルスが入力されると導線のインダクタンスl1,l2
の磁気結合によって、超伝導状態
〔0〕にあったジョ
セフソン接合5が電圧状態〔1〕に遷移,すなわち、ス
イッチング素子として動作する。
セフソン接合5が電圧状態〔1〕に遷移,すなわち、ス
イッチング素子として動作する。
【0006】しかし、前記したごとくこのまゝでは電圧
状態にラッチされるので、図示したごとく電源線から高
周波のRF電源電圧を入力してラッチングを解除するこ
とにより連続スイッチング動作が可能となる。なお、こ
の間回路全体が極低温に冷却されていることは言うまで
もない。
状態にラッチされるので、図示したごとく電源線から高
周波のRF電源電圧を入力してラッチングを解除するこ
とにより連続スイッチング動作が可能となる。なお、こ
の間回路全体が極低温に冷却されていることは言うまで
もない。
【0007】同図(ロ)は素子断面図の概略であり、た
とえば,Siからなる集積回路基板1の上にNb膜から
なる超伝導接地層9’と、たとえば,Si02からなる
絶縁膜8’が形成されている。絶縁膜8’の上には抵抗
素子6,たとえば、Mo膜抵抗とNb膜からなる第2電
極層7’が形成されている。第2電極層7’と超伝導接
地層9’とは絶縁膜8’に設けられたスルーホールを通
して図示したごとく電気的に接続されている。
とえば,Siからなる集積回路基板1の上にNb膜から
なる超伝導接地層9’と、たとえば,Si02からなる
絶縁膜8’が形成されている。絶縁膜8’の上には抵抗
素子6,たとえば、Mo膜抵抗とNb膜からなる第2電
極層7’が形成されている。第2電極層7’と超伝導接
地層9’とは絶縁膜8’に設けられたスルーホールを通
して図示したごとく電気的に接続されている。
【0008】第2電極層7’にはジョセフソン接合5と
絶縁膜4’,たとえば、Si02膜が形成される。ジョ
セフソン接合5は,たとえば、厚さ2nm程度のごく薄
い AlOX 膜50をNb膜51,52の間に挟んだ
公知のサンドイッチ構造のものである。そして、最上層
にNb膜からなる第1電極層3’が図示したごとく形成
された素子構造である。
絶縁膜4’,たとえば、Si02膜が形成される。ジョ
セフソン接合5は,たとえば、厚さ2nm程度のごく薄
い AlOX 膜50をNb膜51,52の間に挟んだ
公知のサンドイッチ構造のものである。そして、最上層
にNb膜からなる第1電極層3’が図示したごとく形成
された素子構造である。
【0009】なお、実際には多数のゲートが形成されて
いることは言うまでもない。そして、図示してない実装
基板に超伝導集積回路素子10’を搭載し、実装基板の
接地層と超伝導接地層9’の間やその他信号線間,電源
線間などを,たとえば、ワイヤボンディングにより接続
実装して回路動作を行うようにしている。
いることは言うまでもない。そして、図示してない実装
基板に超伝導集積回路素子10’を搭載し、実装基板の
接地層と超伝導接地層9’の間やその他信号線間,電源
線間などを,たとえば、ワイヤボンディングにより接続
実装して回路動作を行うようにしている。
【0010】図6は従来の超伝導集積回路素子の実装方
法の例を示す図で、同図(イ)は上面図,同図(ロ)は
A−A断面図,同図(ハ)はB−B断面図,同図(ニ)
は回路構成図である。
法の例を示す図で、同図(イ)は上面図,同図(ロ)は
A−A断面図,同図(ハ)はB−B断面図,同図(ニ)
は回路構成図である。
【0011】たとえば、セラミック基板からなる実装基
板30’には超伝導集積回路素子10’を搭載する領域
と導体配線領域とが設けられており、導体配線領域は最
下層にCuなどからなる接地層31’,ポリイミド樹脂
層などからなる絶縁層32’が形成されている。そして
、絶縁層32’の上には,たとえば、Cu膜からなる信
号線用のストリップライン33’sとRF電源用のスト
リップライン33’rが形成され、各ストリップライン
間には接地層31’に導通される接続パッド310’が
図示したごとく配置されている。
板30’には超伝導集積回路素子10’を搭載する領域
と導体配線領域とが設けられており、導体配線領域は最
下層にCuなどからなる接地層31’,ポリイミド樹脂
層などからなる絶縁層32’が形成されている。そして
、絶縁層32’の上には,たとえば、Cu膜からなる信
号線用のストリップライン33’sとRF電源用のスト
リップライン33’rが形成され、各ストリップライン
間には接地層31’に導通される接続パッド310’が
図示したごとく配置されている。
【0012】一方、超伝導集積回路素子10’の周辺部
には、通常の半導体ICと同様に,信号線用の接続パッ
ド11’s,RF電源用の接続パッド11’r,超伝導
接地層9’に導通される接続パッド11’eなどが実装
基板30’上のストリップラインや接続パッドの配置に
対応して図示したごとく形成されている。なお、上記各
接続パッド11’は回路領域100’のそれぞれの所要
の位置に内部接続されていることは言うまでもない。
には、通常の半導体ICと同様に,信号線用の接続パッ
ド11’s,RF電源用の接続パッド11’r,超伝導
接地層9’に導通される接続パッド11’eなどが実装
基板30’上のストリップラインや接続パッドの配置に
対応して図示したごとく形成されている。なお、上記各
接続パッド11’は回路領域100’のそれぞれの所要
の位置に内部接続されていることは言うまでもない。
【0013】そして、超伝導集積回路素子10’は中央
部の超伝導集積回路素子10’を搭載する領域に、半導
体ICなどで行われている公知の方法でダイボンディン
グされ、それぞれ対応するスクリップライン−接続パッ
ド間,あるいは、接続パッド−接続パッド間を,たとえ
ば、接続ワイヤ34でボンディングしたあとパッケージ
ングして実装を完了している。
部の超伝導集積回路素子10’を搭載する領域に、半導
体ICなどで行われている公知の方法でダイボンディン
グされ、それぞれ対応するスクリップライン−接続パッ
ド間,あるいは、接続パッド−接続パッド間を,たとえ
ば、接続ワイヤ34でボンディングしたあとパッケージ
ングして実装を完了している。
【0014】これを回路的に見ると同図(ニ)に示した
ようになっている。すなわち、ジョセフソン接合5から
なる各論理ゲートに信号線用のストリップライン33’
sから信号が送られ、一方,RF電源200から信号線
用のストリップライン33’rを通してRF電圧が入力
される。
ようになっている。すなわち、ジョセフソン接合5から
なる各論理ゲートに信号線用のストリップライン33’
sから信号が送られ、一方,RF電源200から信号線
用のストリップライン33’rを通してRF電圧が入力
される。
【0015】信号線用のストリップライン33’sと信
号線用の接続パッド11’sとの間にはそれぞれ接続ワ
イヤ34によるインダクタンスlが挿入され、RF電源
用のストリップライン33’rとRF電源用の接続パッ
ド11’rとの間には一本の接続ワイヤ34によるイン
ダクタンスLが挿入される。
号線用の接続パッド11’sとの間にはそれぞれ接続ワ
イヤ34によるインダクタンスlが挿入され、RF電源
用のストリップライン33’rとRF電源用の接続パッ
ド11’rとの間には一本の接続ワイヤ34によるイン
ダクタンスLが挿入される。
【0016】一方、超伝導集積回路10’の超伝導接地
層9’と実装基板30’の接地層31’との間にも複数
本の接続ワイヤ34によるインダクタンスL0’が挿入
されることになる。
層9’と実装基板30’の接地層31’との間にも複数
本の接続ワイヤ34によるインダクタンスL0’が挿入
されることになる。
【0017】なお、出力線については本発明と直接関係
しないので図示説明を省略する。
しないので図示説明を省略する。
【0018】
【発明が解決しようとする課題】しかし、上記従来の超
伝導集積回路素子10’の構造と実装方法では、超伝導
集積回路素子10’の超伝導接地層9’と実装基板30
’の接地層31’との間を複数本の接続ワイヤ34で接
続しており、その間のインピーダンスを余り小さくする
ことができない。
伝導集積回路素子10’の構造と実装方法では、超伝導
集積回路素子10’の超伝導接地層9’と実装基板30
’の接地層31’との間を複数本の接続ワイヤ34で接
続しており、その間のインピーダンスを余り小さくする
ことができない。
【0019】それは複数本の細い接続ワイヤ34による
インダクタンスL0’が挿入されていることに起因する
ものであり、その結果,高周波のRF電源電流Iの流入
によって超伝導集積回路素子10’の超伝導接地層9’
と実装基板30’の接地層31’との接地電位を等しく
することができなくなる。
インダクタンスL0’が挿入されていることに起因する
ものであり、その結果,高周波のRF電源電流Iの流入
によって超伝導集積回路素子10’の超伝導接地層9’
と実装基板30’の接地層31’との接地電位を等しく
することができなくなる。
【0020】たとえば、接続ワイヤ34の1本当たりの
インダクタンスが100pH,接地用の接続ワイヤ34
を100本とれたとすると、10,000ゲートの論理
回路を1GHzのRF電圧で1ゲート当たり0.4mA
の電流で駆動する場合、超伝導集積回路素子10’の超
伝導接地層9’と実装基板30’の接地層31’との間
には、実に25mVの電位差が生じてしまう。
インダクタンスが100pH,接地用の接続ワイヤ34
を100本とれたとすると、10,000ゲートの論理
回路を1GHzのRF電圧で1ゲート当たり0.4mA
の電流で駆動する場合、超伝導集積回路素子10’の超
伝導接地層9’と実装基板30’の接地層31’との間
には、実に25mVの電位差が生じてしまう。
【0021】一方、回路内部の論理振幅は通常3mV程
度であるので両電圧の差は1桁近い値となり、出力信号
が,いわゆる、グランドノイズに埋没して正常な回路動
作が不可能になる。また,出力信号の接地電位変動のた
めに通常の半導体集積回路に直接接続できないなどとい
った重大な問題があり、その解決が求められている。
度であるので両電圧の差は1桁近い値となり、出力信号
が,いわゆる、グランドノイズに埋没して正常な回路動
作が不可能になる。また,出力信号の接地電位変動のた
めに通常の半導体集積回路に直接接続できないなどとい
った重大な問題があり、その解決が求められている。
【0022】
【課題を解決するための手段】上記の課題は、ラッチン
グモードで動作する超伝導集積回路素子において、超伝
導接地層9を最上層に形成し、前記超伝導接地層9から
接地電位を取り出すように構成した超伝導集積回路素子
によって解決することができる。
グモードで動作する超伝導集積回路素子において、超伝
導接地層9を最上層に形成し、前記超伝導接地層9から
接地電位を取り出すように構成した超伝導集積回路素子
によって解決することができる。
【0023】具体的には、前記超伝導接地層9に導電体
ブロック20を接触させて接地電位を取り出すようにし
たり、さらに加えて,超伝導集積回路素子10の信号線
用の各接続パッド11s間に接地用の接続パッド11e
を設け、該接地用の接続パッド11eそれぞれから実装
基板30の接地層31へ接地する超伝導集積回路素子の
実装方法によって効果的に解決することができる。
ブロック20を接触させて接地電位を取り出すようにし
たり、さらに加えて,超伝導集積回路素子10の信号線
用の各接続パッド11s間に接地用の接続パッド11e
を設け、該接地用の接続パッド11eそれぞれから実装
基板30の接地層31へ接地する超伝導集積回路素子の
実装方法によって効果的に解決することができる。
【0024】
【作用】本発明によれば、超伝導集積回路素子の超伝導
接地層9を最上層に形成し、超伝導接地層9に大きな導
電体ブロック20を接触させ、そこから大きな接地層間
接続ブロック21を経由して実装基板30の接地層31
に低インピーダンスで接地するので、高周波RF電源で
駆動しても両接地層間に電位差が生じる恐れはなく極め
て安定に回路動作が行われるのである。
接地層9を最上層に形成し、超伝導接地層9に大きな導
電体ブロック20を接触させ、そこから大きな接地層間
接続ブロック21を経由して実装基板30の接地層31
に低インピーダンスで接地するので、高周波RF電源で
駆動しても両接地層間に電位差が生じる恐れはなく極め
て安定に回路動作が行われるのである。
【0025】
【実施例】図1は本発明の実施例素子の構造を示す断面
図である。図中、2,4,8は絶縁膜で,たとえば、S
iO2 膜、3は第1電極層で,たとえば、Nbのスパ
ッタ膜、7は第2電極層で,たとえば、Nbのスパッタ
膜、9は超伝導接地層で,たとえば、Nbのスパッタ膜
である。
図である。図中、2,4,8は絶縁膜で,たとえば、S
iO2 膜、3は第1電極層で,たとえば、Nbのスパ
ッタ膜、7は第2電極層で,たとえば、Nbのスパッタ
膜、9は超伝導接地層で,たとえば、Nbのスパッタ膜
である。
【0026】20は導電体ブロックで超伝導接地層9の
表面に接触,あるいは、はんだ付けされた,たとえば、
金属製のブロックである。導電体ブロック20は超伝導
材料である必要はなく交流電流に対するインピーダンス
が十分小さくでき、かつ,放熱のためにできるだけ熱伝
導率の大きいものであればよい。実施例ではAlまたは
Cuからなるできるだけ大きいブロック,たとえば、5
mm□のブロックを使用した。
表面に接触,あるいは、はんだ付けされた,たとえば、
金属製のブロックである。導電体ブロック20は超伝導
材料である必要はなく交流電流に対するインピーダンス
が十分小さくでき、かつ,放熱のためにできるだけ熱伝
導率の大きいものであればよい。実施例ではAlまたは
Cuからなるできるだけ大きいブロック,たとえば、5
mm□のブロックを使用した。
【0027】図では1ゲート部分のみについて示してあ
るが、実際には多数のゲートが形成されていることは言
うまでもない。なお、前記の諸図面で説明したものと同
等の部分については同一符号を付し、かつ、同等部分に
ついての説明は省略する。
るが、実際には多数のゲートが形成されていることは言
うまでもない。なお、前記の諸図面で説明したものと同
等の部分については同一符号を付し、かつ、同等部分に
ついての説明は省略する。
【0028】また、基本的な機能,動作は前記図5に示
した従来の例とほゞ同様であるので詳細説明は省略する
が、素子構造的には超伝導接地層9が超伝導集積回路素
子10の最上層に形成されているのが本質的,かつ、最
も重要な相違点である。
した従来の例とほゞ同様であるので詳細説明は省略する
が、素子構造的には超伝導接地層9が超伝導集積回路素
子10の最上層に形成されているのが本質的,かつ、最
も重要な相違点である。
【0029】図2は本発明の実装方法の例を示す図で、
同図(イ)は上面図,同図(ロ)は側断面図である。図
中、30は実装基板,たとえば、セラミック基板で、そ
の上には超伝導集積回路素子10を搭載する領域と導体
配線領域とが設けられており、導体配線領域は最下層に
Cuなどからなる接地層31,ポリイミド樹脂層などか
らなる絶縁層32が形成されている。そして、絶縁層3
2の上には,たとえば、Cu膜からなる信号線用のスト
リップライン33sとRF電源用のストリップライン3
3rが形成されている。
同図(イ)は上面図,同図(ロ)は側断面図である。図
中、30は実装基板,たとえば、セラミック基板で、そ
の上には超伝導集積回路素子10を搭載する領域と導体
配線領域とが設けられており、導体配線領域は最下層に
Cuなどからなる接地層31,ポリイミド樹脂層などか
らなる絶縁層32が形成されている。そして、絶縁層3
2の上には,たとえば、Cu膜からなる信号線用のスト
リップライン33sとRF電源用のストリップライン3
3rが形成されている。
【0030】一方、超伝導集積回路素子10の周辺部に
は、通常の半導体ICで見られるのと同様に信号線用の
接続パッド11sとRF電源用の接続パッド11rが実
装基板30上の各ストリップラインの配置に対応して図
示したごとく形成されている。
は、通常の半導体ICで見られるのと同様に信号線用の
接続パッド11sとRF電源用の接続パッド11rが実
装基板30上の各ストリップラインの配置に対応して図
示したごとく形成されている。
【0031】なお、上記各接続パッド11は回路領域1
00のそれぞれの所要の位置に内部接続されていること
は言うまでもない。そして、超伝導集積回路素子10は
中央部の超伝導集積回路素子10を搭載する領域に、半
導体ICなどで行われている公知の方法でダイボンディ
ングされ、それぞれ対応するストリップライン−接続パ
ッド間を,たとえば、接続ワイヤ34でボンディングす
る。
00のそれぞれの所要の位置に内部接続されていること
は言うまでもない。そして、超伝導集積回路素子10は
中央部の超伝導集積回路素子10を搭載する領域に、半
導体ICなどで行われている公知の方法でダイボンディ
ングされ、それぞれ対応するストリップライン−接続パ
ッド間を,たとえば、接続ワイヤ34でボンディングす
る。
【0032】一方、超伝導集積回路素子10の最上層に
形成された超伝導接地層9の上に、導電体ブロック20
,たとえば、5mm□のAlブロックが接触しており、
同図(ロ)に図示されたように,たとえば、Alからな
る接地層間接続ブロック21の内部に形成された嵌合孔
に移動可能なごとくに嵌合されている。接地層間接続ブ
ロック21と導電体ブロック20との間には,たとえば
、Be−Cuなどからなるスプリング22が挿着されて
おり超伝導接地層9と導電体ブロック20との電気的接
続が十分とれるように両者の間を押圧している。
形成された超伝導接地層9の上に、導電体ブロック20
,たとえば、5mm□のAlブロックが接触しており、
同図(ロ)に図示されたように,たとえば、Alからな
る接地層間接続ブロック21の内部に形成された嵌合孔
に移動可能なごとくに嵌合されている。接地層間接続ブ
ロック21と導電体ブロック20との間には,たとえば
、Be−Cuなどからなるスプリング22が挿着されて
おり超伝導接地層9と導電体ブロック20との電気的接
続が十分とれるように両者の間を押圧している。
【0033】接地層間接続ブロック21の他方の接続部
は実装基板30の接地層31で,たとえば、図示したご
とく4個所でネジ35で固定されて電気的接続が十分と
れるようにされている。なお、同図(イ)では便宜上接
地層間接続ブロック21を取り外した状態を示してあり
、破線部分が接地層間接続ブロック21と実装基板30
の接地層31との接続領域を示している。
は実装基板30の接地層31で,たとえば、図示したご
とく4個所でネジ35で固定されて電気的接続が十分と
れるようにされている。なお、同図(イ)では便宜上接
地層間接続ブロック21を取り外した状態を示してあり
、破線部分が接地層間接続ブロック21と実装基板30
の接地層31との接続領域を示している。
【0034】なお、超伝導集積回路素子10の超伝導接
地層9と導電体ブロック20との接触にははんだ付けな
どの方法を用いてもよいが、図示した本実施例の方法に
よれば超伝導集積回路素子10の交換などが容易にでき
る利点がある。
地層9と導電体ブロック20との接触にははんだ付けな
どの方法を用いてもよいが、図示した本実施例の方法に
よれば超伝導集積回路素子10の交換などが容易にでき
る利点がある。
【0035】以上のように実装基板上の実装が終わった
あと、所定のパッケージに収容すれば本発明の超伝導集
積回路素子10を用いた超伝導集積回路装置が作製され
る。なお、超伝導集積回路素子10と実装基板30との
接続は、上記実施例のワイヤボンディングのほかにフリ
ップチップボンディングやリボンボンディングを用いて
もよく、この場合にはより高周波帯の信号ラインの接続
に適している。
あと、所定のパッケージに収容すれば本発明の超伝導集
積回路素子10を用いた超伝導集積回路装置が作製され
る。なお、超伝導集積回路素子10と実装基板30との
接続は、上記実施例のワイヤボンディングのほかにフリ
ップチップボンディングやリボンボンディングを用いて
もよく、この場合にはより高周波帯の信号ラインの接続
に適している。
【0036】図3は本発明実施例の回路構成を示す図で
ある。この回路図で前記図6(ニ)の従来例の場合と異
なる点は超伝導集積回路素子10の超伝導接地層9と実
装基板30の接地層31との接続によるインダクタンス
L0 が殆ど0になっていることである。
ある。この回路図で前記図6(ニ)の従来例の場合と異
なる点は超伝導集積回路素子10の超伝導接地層9と実
装基板30の接地層31との接続によるインダクタンス
L0 が殆ど0になっていることである。
【0037】この理由は既に詳しく説明したように両接
地層間が細い接続ワイヤ34ではなく、大きな導電帯ブ
ロック20と接地層間接続ブロック21によって極めて
低インピーダンスに接続されたためである。
地層間が細い接続ワイヤ34ではなく、大きな導電帯ブ
ロック20と接地層間接続ブロック21によって極めて
低インピーダンスに接続されたためである。
【0038】これによって、両接地層の接地電位はほゞ
等しくなり、したがって,クランドノイズの影響がなく
なって極めて安定な回路動作が可能になった。図4は本
発明の他の実装方法の例を示す図である。
等しくなり、したがって,クランドノイズの影響がなく
なって極めて安定な回路動作が可能になった。図4は本
発明の他の実装方法の例を示す図である。
【0039】本実施例では上記実施例の場合と同様に超
伝導接地層9に導電体ブロック20を接触させて接地電
位を取り出すのに加えて、超伝導集積回路素子の信号線
用の各ストリップライン33s間に接地用の接続パッド
11eを設け、該接地用の接続パッド11eそれぞれか
ら、実装基板30の接続パッド310を経由して接地層
31へ接地する手段を兼用する実装方法の例である。
伝導接地層9に導電体ブロック20を接触させて接地電
位を取り出すのに加えて、超伝導集積回路素子の信号線
用の各ストリップライン33s間に接地用の接続パッド
11eを設け、該接地用の接続パッド11eそれぞれか
ら、実装基板30の接続パッド310を経由して接地層
31へ接地する手段を兼用する実装方法の例である。
【0040】これにより一層両基板の接地層間電位変動
が小さい装置が構成でき、しかも,図示したごとく信号
用と接地用の接続パッドを交互に配置することにより信
号線間のクロストークを減少させる利点がある。
が小さい装置が構成でき、しかも,図示したごとく信号
用と接地用の接続パッドを交互に配置することにより信
号線間のクロストークを減少させる利点がある。
【0041】なお、以上の実施例は例を示したものであ
り、本発明の趣旨に反しない限り他の類似の素材や構成
,あるいはそれらの組み合わせを使用して本発明を実現
してもよいことは言うまでもない。
り、本発明の趣旨に反しない限り他の類似の素材や構成
,あるいはそれらの組み合わせを使用して本発明を実現
してもよいことは言うまでもない。
【0042】
【発明の効果】以上説明したように、本発明によれば超
伝導集積回路素子の超伝導接地層9を最上層に形成し、
超伝導接地層9に大きな導電体ブロック20を接触させ
、そこから大きな接地層間接続ブロック21を経由して
実装基板30の接地層31に低インピーダンスで接地す
るので、高周波RF電源で駆動しても両接地層間に電位
差が生じる恐れがなく極めて安定に回路動作が行われ、
超伝導集積回路装置の性能および品質の向上に寄与する
ところが極めて大きい。
伝導集積回路素子の超伝導接地層9を最上層に形成し、
超伝導接地層9に大きな導電体ブロック20を接触させ
、そこから大きな接地層間接続ブロック21を経由して
実装基板30の接地層31に低インピーダンスで接地す
るので、高周波RF電源で駆動しても両接地層間に電位
差が生じる恐れがなく極めて安定に回路動作が行われ、
超伝導集積回路装置の性能および品質の向上に寄与する
ところが極めて大きい。
【図1】本発明の実施例素子の構造を示す断面図である
。
。
【図2】本発明の実装方法の例を示す図である。
【図3】本発明実施例の回路構成を示す図である。
【図4】本発明の他の実装方法の例を示す図である。
【図5】従来の超伝導集積回路の例を示す図である。
【図6】従来の超伝導集積回路素子の実装方法の例を示
す図である。
す図である。
1は集積回路基板、
2,4,8は絶縁膜、
3は第1電極層、
5はジョセフソン接合、
6は抵抗素子、
7は第2電極層、
9は超伝導接地層、
10は超伝導集積回路素子、
11(11e,11r,11s)は接続パッド、20は
導電体ブロック、 21は接地層間接続ブロック、 30は実装基板、 31は接地層、 32は絶縁層、 33(33r,33s)はストリップライン、34は接
続ワイヤ、
導電体ブロック、 21は接地層間接続ブロック、 30は実装基板、 31は接地層、 32は絶縁層、 33(33r,33s)はストリップライン、34は接
続ワイヤ、
Claims (3)
- 【請求項1】 ラッチングモードで動作する超伝導集
積回路素子において、超伝導接地層(9)を最上層に形
成し、前記超伝導接地層(9)から接地電位を取り出す
ことを特徴とした超伝導集積回路素子。 - 【請求項2】 前記超伝導接地層(9)に導電体ブロ
ック(20)を接触させることにより接地電位を取り出
すことを特徴とした請求項1記載の超伝導集積回路素子
の実装方法。 - 【請求項3】 超伝導集積回路素子(10)の信号線
用の各接続パッド(11s)間に接地用の接続パッド(
11e)を設け、該接地用の接続パッド(11e)それ
ぞれから実装基板(30)の接地層(31)へ接地する
ことを特徴とした請求項2記載の超伝導集積回路素子の
実装方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3111278A JPH04338683A (ja) | 1991-05-16 | 1991-05-16 | 超伝導集積回路素子とその実装方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3111278A JPH04338683A (ja) | 1991-05-16 | 1991-05-16 | 超伝導集積回路素子とその実装方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH04338683A true JPH04338683A (ja) | 1992-11-25 |
Family
ID=14557174
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3111278A Withdrawn JPH04338683A (ja) | 1991-05-16 | 1991-05-16 | 超伝導集積回路素子とその実装方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH04338683A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPWO2021245948A1 (ja) * | 2020-06-05 | 2021-12-09 | ||
WO2023132063A1 (ja) * | 2022-01-07 | 2023-07-13 | 富士通株式会社 | 量子演算装置及び量子演算装置の製造方法 |
WO2023132064A1 (ja) * | 2022-01-07 | 2023-07-13 | 富士通株式会社 | 量子演算装置及び量子演算装置の製造方法 |
-
1991
- 1991-05-16 JP JP3111278A patent/JPH04338683A/ja not_active Withdrawn
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPWO2021245948A1 (ja) * | 2020-06-05 | 2021-12-09 | ||
WO2021245948A1 (ja) * | 2020-06-05 | 2021-12-09 | 日本電気株式会社 | 量子デバイス |
WO2023132063A1 (ja) * | 2022-01-07 | 2023-07-13 | 富士通株式会社 | 量子演算装置及び量子演算装置の製造方法 |
WO2023132064A1 (ja) * | 2022-01-07 | 2023-07-13 | 富士通株式会社 | 量子演算装置及び量子演算装置の製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4933741A (en) | Multifunction ground plane | |
US5014115A (en) | Coplanar waveguide semiconductor package | |
US6194786B1 (en) | Integrated circuit package providing bond wire clearance over intervening conductive regions | |
US5373188A (en) | Packaged semiconductor device including multiple semiconductor chips and cross-over lead | |
US6424006B1 (en) | Semiconductor component | |
JPH0362934A (ja) | 集積回路パツケージ | |
KR940012587A (ko) | 반도체 집적회로장치 | |
US6852613B2 (en) | High permeability thin films and patterned thin films to reduce noise in high speed interconnections | |
US5787575A (en) | Method for plating a bond finger of an intergrated circuit package | |
US20090091019A1 (en) | Memory Packages Having Stair Step Interconnection Layers | |
KR100299560B1 (ko) | 리드프레임리드와도전성트레이스를조합한고밀도집적회로어셈블리 | |
JPH04338683A (ja) | 超伝導集積回路素子とその実装方法 | |
JP2602237B2 (ja) | 液晶表示装置 | |
US5793098A (en) | Package including conductive layers having notches formed | |
JP4718751B2 (ja) | 半導体装置 | |
JPS6386554A (ja) | 電子的パッケ−ジ | |
JP2005327903A (ja) | 半導体装置 | |
JPS62259500A (ja) | 回路基板 | |
JPS61225842A (ja) | 半導体装置 | |
JPS5861652A (ja) | 半導体装置 | |
JP2990120B2 (ja) | 半導体装置 | |
JPH09219488A (ja) | 半導体装置及びその製造方法 | |
KR980011052A (ko) | 기입/판독 매트릭스 자기 헤드 및 그의 제조 방법 | |
JP2677087B2 (ja) | 半導体集積回路 | |
JPH07140482A (ja) | 液晶表示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19980806 |