JP2023010310A - 量子デバイス - Google Patents

量子デバイス Download PDF

Info

Publication number
JP2023010310A
JP2023010310A JP2021114360A JP2021114360A JP2023010310A JP 2023010310 A JP2023010310 A JP 2023010310A JP 2021114360 A JP2021114360 A JP 2021114360A JP 2021114360 A JP2021114360 A JP 2021114360A JP 2023010310 A JP2023010310 A JP 2023010310A
Authority
JP
Japan
Prior art keywords
quantum
quantum device
fixing portion
housing
interposer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2021114360A
Other languages
English (en)
Inventor
秀 渡辺
Hide Watanabe
邦彦 石原
Kunihiko Ishihara
克 菊池
Masaru Kikuchi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2021114360A priority Critical patent/JP2023010310A/ja
Priority to US17/850,052 priority patent/US20230008193A1/en
Publication of JP2023010310A publication Critical patent/JP2023010310A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00—Superconducting devices
    • H10N60/10—Junction-based devices
    • H10N60/12—Josephson-effect devices
    • H10N60/124—Josephson-effect devices comprising high-Tc ceramic materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N69/00—Integrated devices, or assemblies of multiple devices, comprising at least one superconducting element covered by group H10N60/00
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00—Superconducting devices
    • H10N60/20—Permanent superconducting devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00—Superconducting devices
    • H10N60/80—Constructional details
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N10/00—Quantum computing, i.e. information processing based on quantum-mechanical phenomena
    • G06N10/40—Physical realisations or architectures of quantum processors or components for manipulating qubits, e.g. qubit coupling or qubit control

Landscapes

  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Pure & Applied Mathematics (AREA)
  • Computing Systems (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Data Mining & Analysis (AREA)
  • Evolutionary Computation (AREA)
  • Artificial Intelligence (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Software Systems (AREA)
  • Computational Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Superconductor Devices And Manufacturing Methods Thereof (AREA)
  • Connecting Device With Holders (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Structure Of Printed Boards (AREA)
  • Led Device Packages (AREA)

Abstract

【課題】接触子の位置ずれを抑制することができる量子デバイスを提供する。【解決手段】量子デバイス１は、量子回路が設けられた量子素子ＱＥと、量子素子ＱＥの端子に接触した接触子４７及び接触子４７を支持するハウジング４５を含むソケット４０と、ボード基板５５を含むボード５０と、を備え、ハウジング４５及びボード基板５５のうち少なくともいずれか一方は、孔を有し、ハウジング４５及びボード基板５５のうち他方は、孔の内部に配置された固定部、及び、固定部以外の本体部を含み、固定部及び本体部は、一体成形されている。【選択図】図２

Description

本発明は、量子デバイスに関する。
特許文献１～３には、電子回路ユニットと評価用基板とを接触子（可動ピン）で接続したソケット構造を有する測定装置が記載されている。特許文献４には、量子回路を有する量子デバイスが記載されている。
特開２００２－１４８３０６号公報 特開２００４－３３５５３４号公報 特開２００４－１１９９４５号公報 特開２０２０－０３８９７６号公報
量子コンピュータでは、超電導現象を用いる必要があり、室温から極低温までの安定した電気的接続が必要である。しかしながら、例えば、特許文献１～３の構造で低温にすると、最も熱収縮するソケットハウジングと、ボード等の他の材料との線膨張係数の差により、熱収縮や複数部材の組み合わせによる累積誤差が発生し、電気的接続が外れる場合がある。
量子チップ／インターポーザ及びボードに対し、接触子とのズレ量の最大値を小さくするためには、収縮方向や収縮量の制御が必要となるが、特許文献１～３ではそのような規定はなされていない。
本開示の目的の一つは、このような課題を解決するためになされたものであり、接触子の位置ずれを抑制することができる量子デバイスを提供することにある。
本開示にかかる量子デバイスは、超電導材料を含む超電導素子と、前記超電導素子の端子に接触した接触子及び前記接触子を支持するハウジングを含むソケットと、ボード基板を含むボードと、を備え、前記ハウジング及び前記ボード基板のうち少なくともいずれか一方は、孔を有し、前記ハウジング及び前記ボード基板のうち他方は、前記孔の内部に配置された固定部、及び、固定部以外の本体部を含み、前記固定部及び前記本体部は、一体成形されている。
また、本開示にかかる量子デバイスは、超電導材料を含む超電導素子と、前記超電導素子の端子に接触した接触子及び前記接触子を支持するハウジングを含むソケットと、ボード基板を含むボードと、を備え、前記超電導素子、前記ハウジング、及び、前記ボード基板のうち、少なくともいずれかの一部は、冷却機能を有する冷却ベースに接し、前記ハウジング及び前記ボード基板のうち少なくともいずれか一方は、第１孔を有し、前記ハウジング及び前記ボード基板のうち他方は、前記第１孔の内部に配置された第１固定部、及び、第１固定部以外の第１本体部を含み、前記第１固定部及び前記第１本体部は、一体成形され、前記冷却ベース及び前記ボード基板のうち少なくともいずれか一方は、第２孔を有し、前記冷却ベース及び前記ボード基板のうち他方は、前記第２孔の内部に配置された第２固定部、及び、第２固定部以外の第２本体部を含み、前記第２固定部及び前記第２本体部は、一体成形されている。
本開示によれば、接触子の位置ずれを抑制することができる量子デバイスを提供することができる。
実施形態１に係る量子デバイスの構成を例示した平面図である。 実施形態１に係る量子デバイスの構成を例示した断面図であり、図１のＩＩ－ＩＩ線の断面を示す。 実施形態１に係る量子素子を例示した断面図である。 実施形態１に係る量子素子を例示した分解斜視図である。 実施形態１の別の例に係る固定部を例示した平面図である。 実施形態１の別の例に係る固定部を例示した平面図である。 比較例に係る量子デバイスを例示した平面図である。 比較例に係る量子デバイスを例示した断面図であり、図７のＶＩＩＩ－ＶＩＩＩ線の断面を示す。 比較例に係るハウジングの固定部及び本体部、並びに、ボード基板の冷却前の状態を模式的に例示した平面図である。 比較例に係るハウジングの固定部及び本体部、並びに、ボード基板の冷却前の状態を模式的に例示した断面図であり、図９のＸ－Ｘ線の断面を示す。 比較例に係るハウジングの固定部及び本体部、並びに、ボード基板の冷却後の状態を模式的に例示した平面図である。 比較例に係るハウジングの固定部及び本体部、並びに、ボード基板の冷却後の状態を模式的に例示した断面図であり、図１１のＸＩＩ－ＸＩＩ線の断面を示す。 比較例に係るハウジングの固定部及び本体部、並びに、ボード基板の冷却後の状態を模式的に例示した断面図であり、図１１のＸＩＩ－ＸＩＩ線の断面を示す。 比較例に係るハウジングの固定部及び本体部、並びに、ボード基板の冷却後の状態を模式的に例示した平面図である。 比較例に係るハウジングの固定部及び本体部、並びに、ボード基板の冷却後の状態を模式的に例示した断面図であり、図１４のＸＶ－ＸＶ線の断面を示す。 実施形態１に係るハウジングの固定部及び本体部、並びに、ボード基板の冷却前の状態を模式的に例示した平面図である。 実施形態１に係るハウジングの固定部及び本体部、並びに、ボード基板の冷却前の状態を模式的に例示した断面図であり、図１６のＸＶＩＩ－ＸＶＩＩ線の断面を示す。 実施形態１に係るハウジングの固定部及び本体部、並びに、ボード基板の冷却前の状態を模式的に例示した平面図である。 実施形態１に係るハウジングの固定部及び本体部、並びに、ボード基板の冷却前の状態を模式的に例示した断面図であり、図１８のＸＶＩＩＩＩ－ＸＶＩＩＩＩ線の断面を示す。 実施形態１の別の例に係る量子デバイスを例示した断面図である。 実施形態１の変形例１に係る量子デバイスの構成を例示した平面図である。 実施形態１の変形例１に係る量子デバイスの構成を例示した断面図であり、図２１のＸＸＩＩ－ＸＸＩＩ線の断面を示す。 実施形態１の変形例２に係る量子デバイスの構成を例示した断面図である。 実施形態１の変形例２に係る量子デバイスにおいて、量子素子及び冷却ベースを例示した断面図である。 実施形態１の変形例２に係る冷却ベースの凹部及びザグリを例示した平面図である。 実施形態１の変形例３に係る接着層または接合層を例示した断面図である。 実施形態１の変形例４に係る量子チップと凹部の内面との間の空間を例示した断面図である。 実施形態１の変形例５に係る量子デバイスを例示した断面図である。 実施形態１の変形例６に係る冷却ベースの凹部の底に形成された凹みを例示した断面図である。 実施形態１の変形例６に係る冷却ベースの凹部の底に形成された凹みを例示した平面図である。 実施形態１の変形例７に係る冷却ベースの凹部の底に形成された凹みを例示した断面図である。 実施形態１の変形例８に係る冷却ベースの凹部の底に形成された凹みを例示した断面図である。 実施形態１の変形例９に係る冷却ベースの凹部の底に形成された貫通孔を例示した断面図である。 実施形態１の変形例１０に係る量子デバイスにおいて、量子素子及び冷却ベースを例示した断面図である。 実施形態１の変形例１１に係る量子デバイスにおいて、量子素子及び冷却ベースを例示した断面図である。 実施形態１の変形例１２に係る量子デバイスにおいて、量子素子及び冷却ベースを例示した断面図である。
説明の明確化のため、以下の記載及び図面は、適宜、省略、及び簡略化がなされている。また、各図面において、同一の要素には同一の符号が付されており、必要に応じて重複説明は省略されている。
（実施形態１）
実施形態１に係る量子デバイスを説明する。本実施形態の量子デバイスは、量子コンピューティング領域における超電導を利用した量子素子、ソケット及びボードを含む。量子コンピューティングとは、量子力学的な現象（量子ビット）を用いてデータを操作する領域である。量子力学的な現象とは、複数の状態の重ね合わせ（量子変数が複数の異なる状態を同時にとる）、もつれ（複数の量子変数が空間または時間に関わらず関係する状態）などである。量子素子には、量子ビットを生成する量子回路が設けられている。
まず、量子デバイスの構成として、＜量子素子＞、＜ソケット＞及び＜ボード＞を説明する。また、量子デバイスを冷却する＜冷却ベース＞も説明する。次に、＜比較例＞を説明し、比較例と対比させて、本実施形態の量子デバイスの効果を説明する。
＜量子素子＞
図１は、実施形態１に係る量子デバイスの構成を例示した平面図である。図２は、実施形態１に係る量子デバイスの構成を例示した断面図であり、図１のＩＩ－ＩＩ線の断面を示す。図１及び図２に示すように、量子デバイス１は、超電導素子、ソケット４０、ボード５０を備えている。本実施形態において、超電導材料を含み、超電導状態で動作する超電導素子の例として、量子素子ＱＥを用いて説明する。よって、本実施形態において、超電導素子は、量子素子ＱＥである。なお、超電導素子は、超電導材料を含み、超電導状態で動作する素子であれば、量子素子ＱＥに限らない。量子素子ＱＥは、冷却ベース３０に接触している。
ここで、量子デバイス１の説明の便宜のために、ＸＹＺ直交座標軸を導入する。例えば、冷却ベース３０に接触した量子素子ＱＥの下面をＸＹ平面とし、ＸＹ平面に直交する方向をＺ軸方向とする。＋Ｚ軸方向を上方とし、－Ｚ軸方向を下方とする。なお、上方及び下方は、説明の便宜のためであり、実際の量子デバイス１を使用する際の配置される方向を示すものではない。
量子素子ＱＥは、冷却ベース３０上に配置されている。量子素子ＱＥの＋Ｚ軸方向側の面を端子面ＱＥ１と呼ぶ。量子素子ＱＥの端子は、端子面ＱＥ１に形成されている。量子素子ＱＥは、１または複数の量子チップを含んでもよいし、１または複数の量子チップ及び１または複数のインターポーザを含んでもよい。量子素子ＱＥが量子チップのみを含む場合には、量子チップは端子面ＱＥ１を有する。量子素子ＱＥが量子チップ及びインターポーザを含む場合には、インターポーザは端子面ＱＥ１を有してもよい。
量子素子ＱＥには、量子回路が設けられている。例えば、量子チップは、量子回路の少なくとも一部を含んでいる。インターポーザは、量子回路を含まなくてもよいし、量子回路の一部を含んでもよい。量子素子ＱＥは、複数の量子チップを含んでもよいし、複数のインターポーザを含んでもよい。量子素子ＱＥにおいて、複数の量子チップは、Ｚ軸方向に積層してもよいし、ＸＹ平面に並んで配置されてもよい。量子素子ＱＥにおいて、複数のインターポーザは、Ｚ軸方向に積層してもよいし、ＸＹ平面に並んで配置されてもよい。以下では、量子素子ＱＥが１つの量子チップ及び１つのインターポーザを含む場合を説明する。
図３は、実施形態１に係る量子素子ＱＥを例示した断面図である。図４は、実施形態１に係る量子素子ＱＥを例示した分解斜視図である。図３及び図４に示すように、量子素子ＱＥは、量子チップ１０と、インターポーザ２０と、を含んでいる。
量子チップ１０は、チップ基板１５と、配線層１６とを含んでいる。チップ基板１５は、例えば、シリコン（Ｓｉ）を含んでいる。なお、チップ基板１５は、量子チップ１０が量子状態を用いた情報処理を行うことができれば、シリコンを含むものに限らず、サファイアや化合物半導体材料（ＩＶ族、ＩＩＩ－Ｖ族、ＩＩ－ＶＩ族）等の他の電子材料を含んでもよい。また、単結晶である方が望ましいが、多結晶やアモルファスでも構わない。
チップ基板１５の形状は、例えば、板状であり、一方の板面及び一方の板面の反対側の他方の板面を有している。一方の板面を第１面１１と呼び、他方の板面を第２面１２と呼ぶ。したがって、量子チップ１０及びチップ基板１５は、第１面１１と、第２面１２とを有している。例えば、第１面１１及び第２面１２は、矩形である。量子素子ＱＥにおいて、第１面１１は、インターポーザ２０側に向いている。第１面１１は、インターポーザ２０にバンプＢＰによって実装されている。
配線層１６は、チップ基板１５の第１面１１側に設けられている。配線層１６は、例えば、ニオブ（Ｎｂ）等の超電導材料を含んでいる。なお、配線層１６に用いられる超電導材料は、例えば、ニオブ（Ｎｂ）に限らず、ニオブ窒化物、アルミニウム（Ａｌ）、インジウム（Ｉｎ）、鉛（Ｐｂ）、錫（Ｓｎ）、レニウム（Ｒｅ）、パラジウム（Ｐｄ）、チタン（Ｔｉ）、タンタル（Ｔａ）、タンタル窒化物、及び、これらのうちの少なくともいずれかを含む合金でもよい。
配線層１６は、量子回路１７を含む。量子回路１７には、超電導材料がジョセフソン接合１７ａによって環状に接続されたループ回路１７ｂを有する共振器１７ｃが形成されている。ジョセフソン接合に用いる材料は、Ａｌが好ましいが、他の超電導材料でもよい。量子回路１７は、超電導における量子状態において、共振器１７ｃを利用した構成となる。このように、量子チップ１０は、量子回路１７を含み、量子状態を用いた動作を行う。
配線層１６は、バンプＢＰを介して、インターポーザ２０に実装されている。よって、量子チップ１０は、インターポーザ２０にフリップチップ実装されている。
バンプＢＰは、上述した超電導材料を含んでもよい。バンプＢＰは、配線層１６と同じ超電導材料を含んでもよいし、配線層１６と異なる超電導材料を含んでもよい。また、バンプＢＰが複数の金属層を含む場合には、少なくとも１層は、超電導材料を含むことが好ましい。バンプＢＰは、Ｎｂ（量子チップ１０の配線表面）／Ｉｎ（Ｓｎ、Ｐｂ及びこれらのうちの少なくともいずれかを含む合金）／Ｔｉ／Ｎｂ（インターポーザ２０の配線表面）／Ｃｕを含む層状でもよいし、Ｎｂ（量子チップ１０の配線表面）／Ｎｂ（インターポーザ２０の配線表面）／Ｃｕを含む層状でもよいし、Ｎｂ（量子チップ１０の配線表面）／Ｉｎ（Ｓｎ、Ｐｂ及びこれらのうちの少なくともいずれかを含む合金）／Ｔａ（インターポーザ２０の配線表面）／Ｃｕを含む層状でもよい。また、Ａｌ及びＩｎを含むバンプＢＰの場合には、ＡｌとＩｎとの間の合金化を防ぐために、ＴｉＮをバリア層に用いてもよい。その場合には、バンプＢＰは、Ａｌ（量子チップ１０の配線表面）／Ｔｉ／ＴｉＮ／Ｉｎ（Ｓｎ、Ｐｂ及びこれらのうちの少なくともいずれかを含む合金）／ＴｉＮ／Ｔｉ／Ａｌ（インターポーザ２０の配線表面）／Ｃｕを含む層状でもよい。ここで、Ｔｉは密着層である。好ましいフリップチップ接続は、Ｎｂ（量子チップ１０の配線）／Ｉｎ／Ｔｉ／Ｎｂ（インターポーザ２０の配線表面）／Ｃｕ、または、Ｎｂ（量子チップ１０の配線）／Ｎｂ（インターポーザ２０の配線表面）／Ｃｕである。Ｃｕの厚みを、インターポーザ配線層２３の２μｍ厚に、２～１０μｍの範囲で追加してφ１００μｍのバンプを設けることが好ましい。
インターポーザ２０は、インターポーザ配線層２３及び２４と、インターポーザ基板２５と、貫通ビア材（Ｔｈｏｕｇｈ Ｖｉａ、以下、ＴＶ２６と呼ぶ）を含んでいる。なお、図３では、図が煩雑にならないように、ＴＶ２６を省略している。
インターポーザ基板２５は、例えば、板状である。インターポーザ基板２５は、例えば、シリコン（Ｓｉ）を含んでいる。なお、インターポーザ基板２５は、量子チップ１０を実装することができれば、シリコンを含むものに限らず、サファイアや化合物半導体材料（ＩＶ族、ＩＩＩ－Ｖ族、ＩＩ－ＶＩ族）、ガラス、セラミックス等の他の電子材料を含んでもよい。インターポーザ基板２５の表面は、シリコン酸化膜（ＳｉＯ２、ＴＥＯＳ膜等）で覆われていることが好ましい。インターポーザ基板２５及びインターポーザ２０は、量子チップ１０が実装された実装面２１と、実装面２１の反対側の反対面２２と、を有している。
例えば、インターポーザ２０の－Ｚ軸方向側に量子チップ１０が配置されている。量子チップ１０の＋Ｘ軸方向側に配置された配線層１６と、インターポーザ２０の－Ｚ軸方向側に配置された実装面２１とはバンプＢＰを介して接続されている。
インターポーザ配線層２３は、インターポーザ２０の実装面２１側、すなわち、インターポーザ２０の－Ｚ軸方向側に形成されている。インターポーザ配線層２３は、上述した超電導材料を含んでいる。インターポーザ配線層２３は、配線層１６と同じ超電導材料を含んでもよいし、配線層１６と異なる超電導材料を含んでもよい。例えば、インターポーザ配線層２３は、表面からインターポーザ基板２５まで順に、Ｎｂ（０．１μｍ厚）、Ｃｕ（２μｍ厚）、Ｔｉを含むことが好ましい。例えば、インターポーザ基板２５がシリコンを含む場合には、インターポーザ２０の実装面２１側は、Ｎｂ／Ｃｕ／Ｔｉ／ＳｉＯ２／Ｓｉ（インターポーザ基板２５）という構成が好ましい。インターポーザ配線層２３は、バンプＢＰを介して、量子チップ１０の配線層１６に接続されている。
インターポーザ配線層２３は、単層でも多層でもよい。インターポーザ配線層２３は、磁場印加回路２３ａ及び読み出し部２３ｂを含んでもよい。磁場印加回路２３ａは、ループ回路１７ｂに印加する磁場を生成する。ループ回路１７ｂに磁場を印加することにより、量子回路１７を発信器として機能させることができる。読み出し部２３ｂは、量子回路１７から情報を読み出す。
インターポーザ配線層２４は、インターポーザ基板２５の反対面２２側、すなわち、インターポーザ２０の＋Ｚ軸方向側に形成されている。インターポーザ配線層２４は、上述した超電導材料を含んでもよい。インターポーザ配線層２４は、配線層１６及びインターポーザ配線層２３と同じ超電導材料を含んでもよいし、配線層１６及びインターポーザ配線層２３と異なる超電導材料を含んでもよい。また、インターポーザ配線層２４は、常電導材料を含んでもよい。常電導材料は、例えば、銅（Ｃｕ）、銀（Ａｇ）、金（Ａｕ）、白金（Ｐｔ）、及び、これらのうちの少なくともいずれかを含む合金である。例えば、インターポーザ配線層２４は、表面からインターポーザ基板２５まで順に、Ｃｕ、Ｔｉを含むことが好ましい。例えば、インターポーザ基板２５がシリコンを含む場合には、インターポーザ２０の反対面２２側は、Ｃｕ／Ｔｉ／ＳｉＯ２／Ｓｉ（インターポーザ基板２５）という構成が好ましい。
インターポーザ配線層２４は、単層でも多層でもよい。インターポーザ配線層２４は、量子チップ１０からＴＶ２６を介して情報を取り出すための端子２４ａを含んでいる。図２では、１つの端子２４ａのみ示しているが、複数の端子２４ａが形成されてもよい。本実施形態の量子デバイス１では、反対面２２を、情報を取り出すための端子２４ａに最大限に活用することができる。量子素子ＱＥの端子面ＱＥ１が反対面２２である場合には、量子素子ＱＥの端子は、反対面２２に形成されている。
ＴＶ２６は、インターポーザ基板２５の実装面２１側から反対面２２側まで貫通する。インターポーザ配線層２３とインターポーザ配線層２４とは、ＴＶ２６によって接続されている。
ＴＶ２６は、上述した超電導材料を含んでもよい。ＴＶ２６は、配線層１６等と同じ超電導材料を含んでもよいし、配線層１６等と異なる超電導材料を含んでもよい。また、ＴＶ２６は、上述した常電導材料を含んでもよい。ＴＶ２６は、インターポーザ配線層２４と同じ常電導材料を含んでもよいし、インターポーザ配線層２４と異なる常電導材料を含んでもよい。例えば、ＴＶ２６は、φ５０μｍの貫通孔の側壁にＳｉＯ２（例えば、熱酸化膜）を形成し、Ｔｉを密着層としてＣｕを充填されたものである。
＜ソケット＞
図１及び図２に戻り、ソケット４０は、量子素子ＱＥに対向して配置されている。例えば、本実施形態では、ソケット４０は、量子素子ＱＥの端子面ＱＥ１に対向して配置されている。具体的には、ソケット４０は、量子素子ＱＥの＋Ｚ軸方向側に配置されている。量子素子ＱＥが量子チップ１０及びインターポーザ２０を含む場合には、端子面ＱＥ１は、インターポーザ２０の反対面２２である。よって、その場合には、ソケット４０は、インターポーザ２０の反対面２２に対向して配置されている。量子素子ＱＥが量子チップ１０のみを含む場合には、端子面ＱＥ１は、量子チップ１０の第１面１１である。よって、その場合には、ソケット４０は、量子チップ１０の第１面１１に対向して配置されている。ソケット４０は、ハウジング４５及び接触子４７を含んでいる。なお、図１及び図２では、図が煩雑にならないように、いくつかの符号を省略している。
ハウジング４５は、一端面４１及び一端面４１の反対側の他端面４２を有している。また、ハウジング４５は、一端面４１の周縁と他端面４２の周縁とを接続する側面４３を有している。一端面４１は、例えば、量子素子ＱＥ側を向いて下方に面し、他端面４２は、上方を向いている。ハウジング４５は、接触子４７を保持する。ハウジング４５は、複数の接触子４７を保持してもよい。
ハウジング４５は、線膨張係数として、０．５～５０×１０－６／Ｋの材料を含むことが好ましい。また、ハウジング４５は、絶縁性の材料を含むことが好ましい。ハウジング４５は、少なくとも接触子４７と接する部分は、絶縁性の材料を含んでいる。また、ハウジング４５は、非磁性の材料を含むことが好ましい。さらに、ハウジング４５は、インターポーザ２０の線膨張係数と同等の材料を含むことが好ましい。
ハウジング４５は、石英を含んでもよいし、エンジニアリングプラスチック等のプラスチックを含んでもよい。また、ハウジング４５は、酸化アルミニウム（Ａｌ２Ｏ３、アルミナとも呼ぶ。）、マイカ系マシナブルセラミック、窒化アルミニウム（ＡｌＮ）、ジルコニア（ＺｒＯ２）、マコール系マシナブルセラミック、ガラス、樹脂を含んでもよく、さらに、シリカフィラーを含んだ低線熱膨張の複合材料を含んでもよいし、接触子４７との絶縁が取れるのであれば、超電導材料を含んでもよい。
接触子４７は、ハウジング４５に保持されている。接触子４７は、一端及び一端の反対側の他端を有する。接触子４７は、Ｚ軸方向に延び、一端は、下方に向き、他端は、上方を向いている。接触子４７の一端は、ハウジング４５の一端面４１から突出してもよい。接触子４７の一端は、例えば、端子面ＱＥ１の端子に電気的に接触する。接触子４７の他端は、他端面４２から突出してもよい。接触子４７の他端は、ボード５０の端子に電気的に接する。このように、ハウジング４５は、接触子４７の一端が突出した一端面４１と、接触子４７の他端が突出した他端面４２と、を有してもよい。図２では、ハウジング４５の一端面４１と量子素子ＱＥとの間に空間が形成されているが、接触子４７の一端が端子面ＱＥ１の端子に接することができれば、空間は形成されなくてもよい。同様に、接触子４７の他端がボード５０の端子に接することができれば、空間は形成されなくてもよい。
接触子４７の一端及び他端は、コイルバネ、板バネ等の弾性手段を挟んで導通状態で接続されてもよい。接触子４７における端子面ＱＥ１の端子に電気的に接触した一端及び他端のうち、少なくとも、一端は、ハウジング４５に対して可動でもよい。接触子４７の他端もハウジング４５に対して可動でもよい。接触子４７の他端は、例えば、外部への入出力となるコネクタが形成されたボード５０の端子に電気的に接している。
接触子４７は、超電導材料を含んでもよいし、常電導材料を含んでもよい。接触子４７は、配線層１６等と同じ超電導材料を含んでもよいし、配線層１６等と異なる超電導材料を含んでもよい。また、接触子４７は、インターポーザ配線層２４と同じ常電導材料を含んでもよいし、インターポーザ配線層２４と異なる常電導材料を含んでもよい。接触子４７は、非磁性材料であることが好ましい。接触子４７は、例えば、パラジウム合金、金合金、ベリリウム銅（ＢｅＣｕ）、金（メッキ仕上げ）、ニオブ（Ｎｂ）、ニオブチタン（Ｎｂ－Ｔｉ）、チタン（Ｔｉ）を含むことが好ましい。
接触子４７が複数設けられている場合には、端子面ＱＥに直交する方向から見て、複数の接触子４７の重心は、例えば、量子素子ＱＥの端子面ＱＥ１の中心に位置してもよい。これにより、各接触子４７と量子素子ＱＥの各端子とのずれを均等にすることができる。
ソケット４０は、図示しない位置決めピンを有してもよい。位置決めピンは、ソケット４０の配置位置を決めるピンである。位置決めピンは、ハウジング４５に保持されている。位置決めピンは、例えば、一端面４１から突出した一端を有している。位置決めピンは、端子面ＱＥ１の所定の位置に一端を接触させることにより、ソケット４０の配置位置を決める。なお、端子面ＱＥ１に孔を形成し、位置決めピンを孔に挿入することにより、ソケット４０の配置位置を決めてもよい。これにより、ソケット４０の位置ずれを抑制することができる。ここで、孔は、貫通していてもよいし、貫通していなくてもよい。貫通孔は、貫通している孔を表す。
ハウジング４５は、固定部４５Ａ及び固定部４５Ａ以外の本体部４５Ｂを有してもよい。本体部４５Ｂは、ハウジング４５と同様に一端面４１及び他端面４２を有している。固定部４５Ａは、本体部４５Ｂの他端面４２から突起した突起形状を有している。固定部４５Ａ及び本体部４５Ｂについては後述する。
＜ボード＞
ボード５０は、ソケット４０の他端面４２に対向して配置されている。具体的には、ボード５０は、ソケット４０の＋Ｚ軸方向側に配置されている。ボード５０は、ボード基板５５、ボルト５６、図示しないコネクタ及び端子を含んでいる。ボード基板５５は、例えば、板状であり、上面５２及び下面５１を有している。ボード基板５５の下面５１は、ソケット４０に対向している。ボード基板５５の下面５１には端子が設けられている。ボード基板５５の上面５２には外部への入出力となる図示しないコネクタが形成されている。ボード基板５５は、材料として、エポキシ、アクリル、ウレタン、ポリイミド、フェノール、液晶ポリマーなど、を含んでもよく、さらに、そのような材料に、シリカ、有機樹脂、セラミックのフィラーやガラス繊維を含んでいてもよい。また、ボード基板５５は、セラミックの粉末を固めたものを含んでもよい。ボード５０のコネクタは、ボード５０の端子と接続されている。接触子４７の他端は、ボード５０の端子に電気的に接触している。
外部からの入力及び外部への出力となるコネクタが形成されたボード５０は、ソケット４０を介して、量子素子ＱＥとの間で、電源及び信号等の入出力を行う。ボルト５６は、ボード基板５５を貫通した孔を介してハウジング４５に形成された孔に締め付けられることにより、ボード基板５５とハウジング４５とを固定する。
ボード基板５５は、ボルト５６を通す孔とは異なる孔５５Ｃを有してもよい。孔５５Ｃは、ボード基板５５を貫通する貫通孔でもよい。孔５５Ｃについては、後述する。
＜ハウジングの固定部及び本体部、ボード基板の孔について＞
次に、ハウジング４５の固定部４５Ａ及び本体部４５Ｂ、並びに、ボード基板５５の孔５５Ｃを説明する。ハウジング４５及びボード基板５５のうちいずれか一方は、孔を有する。例えば、ボード基板５５は、孔５５Ｃを有する。孔５５Ｃは、ボード基板５５を貫通する貫通孔でもよい。ハウジング４５及びボード基板５５のうち他方は、孔の内部に配置された固定部及び固定部以外の本体部を含む。例えば、ハウジング４５は、ボード基板５５の孔５５Ｃの内部に配置された固定部４５Ａ及び固定部４５Ａ以外の本体部４５Ｂを有する。固定部４５Ａは、本体部４５Ｂから突起した突起形状を有している。固定部４５Ａ及び本体部４５Ｂは、一体成形されている。
固定部４５Ａ及び本体部４５Ｂが一体成形されるとは、固定部４５Ａ及び本体部４５Ｂが一つの部材からなり、かつ固定部４５Ａ及び本体部４５Ｂが一体化されていることを示す。すなわち、固定部４５Ａ及び本体部４５Ｂは、例えば、切削加工により成形されたもの、３Ｄプリンタで一体成形されたもの、金型のキャビティ内で鋳造されたもの等であり、固定部４５Ａ及び本体部４５Ｂとの間につなぎ目がないものである。したがって、一体成形は、固定部４５Ａが本体部４５Ｂに接着剤で接合されたものは含まない。
固定部４５Ａ及び孔５５Ｃが複数設けられている場合には、端子面ＱＥに直交する方向から見て、複数の固定部４５Ａの重心と、複数の接触子４７の重心とは、所定の範囲内にある。ここで、所定の範囲は、複数の固定部４５Ａの重心と、複数の接触子４７の重心とが一致する位置を含み、ハウジング４５及びボード基板５５の変形に接触子４７が追従可能な範囲である。一致することが好ましい。これにより、量子素子ＱＥ、ソケット４０及びボード５０間のズレを均等にすることができる。
固定部４５Ａは、Ｚ軸方向に中心軸を有する円柱形状が好ましい。それに伴い、孔５５Ｃは、Ｚ軸方向に中心軸を有する円筒形状が好ましい。これにより、ドリル等による成形を容易にすることができる。また、熱膨張時の体積変化をＸＹ平面において均等にすることができる。また、固定部は、本体部４５Ｂ側ほど拡径するテーパを有してもよい。具体的には、固定部４５Ａは、＋Ｚ軸方向ほど径が細くなるテーパがついてもよい。なお、固定部４５Ａは、円柱形状に限らず、角柱形状でもよいし、底面が楕円の柱状形状でもよい。それに伴い、孔５５Ｃは、円筒形状に限らず、角筒形状でもよいし、底面が楕円の筒状形状でもよい。
図５及び図６は、実施形態１の別の例に係る固定部４５Ａを例示した平面図である。図５及び図６に示すように、固定部４５Ａは、端子面ＱＥ１に直交するＺ軸方向から見て長手方向を有する形状でもよい。例えば、固定部４５Ａは、長手方向を長軸、短手方向を短軸とする楕円形状でもよい。そして、図５に示すように、量子デバイス１ｘにおいて、複数の固定部４５Ａの長手方向は、上述した複数の固定部４５Ａ及び複数の接触子４７の重心を通ってもよい。または、図６に示すように、量子デバイス１ｙにおいて、複数の固定部４５Ａの長手方向に直交する短手方向は、上述した複数の固定部４５Ａ及び複数の接触子４７の重心を通ってもよい。各部材の膨張及び収縮の大きさの相対変化に応じて、図５または図６のような固定部４５Ａの形状にする。これにより、各部材間の位置ずれを抑制することができる。また、複数の固定部４５Ａは、形状にこだわらず、複数の接触子４７の重心を挟んで対向する位置に配置されてもよい。そして、対向する位置に配置された１組の固定部４５Ａの対向する方向は、他の１組の対向する固定部４５Ａが対向する方向と直交してもよい。具体的には、例えば、Ｚ軸方向から見て、４つの固定部４５Ａが矩形状の本体部４５Ｂの各角部に配置された場合には、１組の固定部４５Ａの対向する方向は、他の１組の対向する固定部４５Ａが対向する方向と直交する。このような配置とすることにより、各部材間の位置ずれを抑制することができる。
＜冷却ベース＞
冷却ベース３０は、冷却機能を有する。例えば、冷却ベース３０は、冷凍機によって、１０［ｍＫ］程度の極温度に冷却可能なコールドステージである。冷却ベース３０は、例えば、Ｃｕ、Ｃｕ合金、Ａｌ等の金属を含むことが好ましい。Ａｌを含む冷却ベース３０の場合には、アルマイト処理による絶縁化を施してもよい。本実施形態の量子デバイス１は、例えば、量子素子ＱＥの超電導材料として、Ｎｂを含む場合には９．２［Ｋ］以下、Ａｌを含む場合には１．２［Ｋ］以下の極低温における超電導現象を用いる。このため、このような極温度に冷却可能な冷却ベース３０を用いる。
量子素子ＱＥ、ハウジング４５、及び、ボード基板５５のうち、少なくともいずれかの一部は、冷却機能を有する冷却ベース３０に接触している。図２では、量子素子ＱＥの下面が接触している。
＜比較例＞
次に、比較例を説明する。図７は、比較例に係る量子デバイスを例示した平面図である。図８は、比較例に係る量子デバイスを例示した断面図であり、図７のＶＩＩＩ－ＶＩＩＩ線の断面を示す。図７及び図８に示すように、比較例の量子デバイス１０１は、量子素子ＱＥ、ソケット１４０、ボード５０を備えている。比較例の量子デバイス１０１において、ソケット１４０は、ハウジング１４５及び接触子４７を有している。ハウジング１４５は、固定部１４５Ａ及び本体部１４５Ｂを含んでいる。
比較例において、ボード基板５５は、孔５５Ｃを有している。ハウジング１４５の固定部１４５Ａは、ボード基板５５の孔５５Ｃの内部に配置された部分を有している。しかしながら、比較例では、実施形態１と異なり、固定部１４５Ａ及び本体部１４５Ｂは、一体成形されていない。例えば、固定部１４５Ａ及び本体部１４５Ｂは、相互に異なる材料から形成されている。よって、比較例では、固定部１４５Ａ及び本体部１４５Ｂの線膨張係数差による誤差を抑制することができない。よって、量子デバイス１０１の冷却過程において、ハウジング１４５が収縮する際に隙間が発生し、接触子４７の位置ずれを低減することができない。
図９は、比較例に係るハウジング１４５の固定部１４５Ａ及び本体部１４５Ｂ、並びに、ボード基板５５の冷却前の状態を模式的に例示した平面図である。図１０は、比較例に係るハウジング１４５の固定部１４５Ａ及び本体部１４５Ｂ、並びに、ボード基板５５の冷却前の状態を模式的に例示した断面図であり、図９のＸ－Ｘ線の断面を示す。図１１は、比較例に係るハウジング１４５の固定部１４５Ａ及び本体部１４５Ｂ、並びに、ボード基板５５の冷却後の状態を模式的に例示した平面図である。図１２及び図１３は、比較例に係るハウジング１４５の固定部１４５Ａ及び本体部１４５Ｂ、並びに、ボード基板５５の冷却後の状態を模式的に例示した断面図であり、図１１のＸＩＩ－ＸＩＩ線の断面を示したものである。図１４は、比較例に係るハウジングの固定部及び本体部、並びに、ボード基板の冷却後の状態を模式的に例示した平面図である。図１５は、比較例に係るハウジングの固定部及び本体部、並びに、ボード基板の冷却後の状態を模式的に例示した断面図であり、図１４のＸＶ－ＸＶ線の断面を示す。
図９及び図１０に示すように、冷却前において、量子デバイス１０１には、ボード基板５５の孔５５Ｃ及び本体部１４５Ｂの孔１４５Ｃを含む貫通孔が形成されている。固定部１４５Ａは、貫通孔の内部に配置されている。冷却時には、各部材が収縮するので、貫通孔の内径は小さくなる。また、貫通孔の中心位置がずれる場合がある。そこで、冷却前の室温時には、固定部１４５Ａと貫通孔との間には隙間５５Ｄが形成されている。例えば、冷却時における各部材の材料の収縮の大きさは、（ハウジング１４５の本体部１４５Ｂ）＞（ハウジング１４５の固定部１４５Ａ）＞（ボード基板５５）とされている。
図１１～図１５に示すように、冷却後において、例えば、本体部１４５Ｂの収縮の大きさ及びボード基板５５の収縮の大きさの違いにより、貫通孔の中心軸が相互にずれる場合がある。これにより、固定部１４５Ａは、冷却前の状態から傾くことがある。よって、固定部１４５Ａの位置がずれることになる。また、各部材の冷却時における収縮が異なるため、固定部１４５Ａ毎の傾きに、ばらつきが生じ、ソケット４０の中心位置がずれる場合もある。例えば、図１２では、固定部１４５Ａは、＋Ｙ軸方向側に傾き、図１３では、－Ｙ軸方向側に傾き、図１４及び図１５では、－Ｘ軸方向に傾いている。また、ボード基板５５に対し、ハウジング１４５の本体部１４５Ｂが固定部１４５Ａと各孔５５Ｃ（貫通穴）の可動範囲に対応し、反時計回りに回転している。このように、比較例では、貫通孔の中心軸の相互のずれによって、固定部１４５Ａが傾いたり、本体部１４５Ｂが回転したりすることにより、位置ずれが発生する。相互のずれの方向によって、固定部１４５Ａの傾きは、Ｘ軸方向、Ｙ軸方向、Ｘ軸方向成分及びＹ軸方向成分を組み合わせた方向等をとり得る。
図１６は、実施形態１に係るハウジング４５の固定部４５Ａ及び本体部４５Ｂ、並びに、ボード基板５５の冷却前の状態を模式的に例示した平面図である。図１７は、実施形態１に係るハウジング４５の固定部４５Ａ及び本体部４５Ｂ、並びに、ボード基板５５の冷却前の状態を模式的に例示した断面図であり、図１６のＸＶＩＩ－ＸＶＩＩ線の断面を示す。図１８は、実施形態１に係るハウジング４５の固定部４５Ａ及び本体部４５Ｂ、並びに、ボード基板５５の冷却後の状態を模式的に例示した平面図である。図１９は、実施形態１に係るハウジング４５の固定部４５Ａ及び本体部４５Ｂ、並びに、ボード基板５５の冷却後の状態を模式的に例示した断面図であり、図１８のＸＶＩＩＩＩ－ＸＶＩＩＩＩ線の断面を示す。
図１６及び図１７に示すように、冷却前において、ボード基板５５の孔５５Ｃとして、貫通孔が形成されている。固定部４５Ａは、孔５５Ｃの内部に配置されている。冷却時には、各部材が収縮するので、孔５５Ｃの内径は小さくなる。そこで、冷却前の室温時には、固定部４５Ａと孔５５Ｃとの間には隙間５５Ｄが形成されている。実施形態１では、例えば、冷却時における各部材の材料の収縮の大きさは、（ハウジング４５の固定部４５Ａ及び本体部４５Ｂ）＞（ボード基板５５）とされている。
図１８及び図１９に示すように、冷却後において、実施形態１では、固定部４５Ａ及び本体部４５Ｂが一体成形されているために、ハウジング４５全体として均等に収縮する。よって、ハウジング４５の中心位置のずれを抑制することができる。また、部材ごとの収縮差が生じた場合でも、ボード基板５５の孔５５Ｃの内壁によって固定部４５Ａの移動が規制される。これにより、固定部４５Ａの位置ずれを抑制することができる。
次に、本実施形態の効果を説明する。本実施形態のハウジング４５は、ボード５０を固定する固定部４５Ａを有している。そして、固定部４５Ａと本体部４５Ｂとは一体成形されている。これにより、固定部４５Ａ及び本体部４５Ｂの線膨張係数差による誤差を抑制することができる。よって、ボルト５６のみで固定した場合より、ハウジング４５が収縮する際の接触子４７の位置ずれを低減することができる。
また、端子面ＱＥ１に直交する方向から見て、複数の固定部４５Ａの重心と、複数の接触子４７の重心とは、所定の範囲内にある。これにより、量子素子ＱＥとソケット４０との位置ずれを均等にすることができる。
なお、上述した実施形態１では、ボード基板５５が、孔５５Ｃを有し、ハウジング４５が、固定部４５Ａ及び本体部４５Ｂを有するとしたが、これに限らない。
図２０は、実施形態１の別の例に係る量子デバイスを例示した断面図である。図２０に示すように、量子デバイス１ｚにおいて、ハウジング４５が、孔４５Ｃを有し、ボード基板５５が、固定部５５Ａ及び本体部５５Ｂを有してもよい。そして、固定部５５Ａ及び本体部５５Ｂは、一体成形されてもよい。このような構成でも、ボード基板５５は、ハウジング４５を固定する固定部５５Ａを有しており、固定部５５Ａ及び本体部５５Ｂの線膨張係数差による誤差を抑制することができる。よって、ハウジング４５及びボード基板５５が収縮する際の接触子４７の位置ずれを低減することができる。
（変形例１）
次に、実施形態１の変形例１に係る量子デバイスを説明する。本変形例の量子デバイスは、ボード基板５５の孔５５Ｃにハウジング４５の固定部４５Ａを配置させるとともに、ボード基板５５の孔５５Ｃに冷却ベース３０の固定部を配置させる。これにより、ソケット４０、ボード５０、冷却ベース３０の位置ずれを抑制する。
図２１は、実施形態１の変形例１に係る量子デバイスの構成を例示した平面図である。図２２は、実施形態１の変形例１に係る量子デバイスの構成を例示した断面図であり、図２１のＸＸＩＩ－ＸＸＩＩ線の断面を示す。図２１及び図２２に示すように、本変形例の量子デバイス１ａにおいて、冷却ベース３０は、量子素子ＱＥの他に、ボード基板５５にも接触している。具体的には、量子素子ＱＥ及びソケット４０は、下方及び側方を冷却ベース３０で覆われている。すなわち、量子素子ＱＥ及びソケット４０は、冷却ベース３０に形成された凹部の内部に配置されている。ボード基板５５は、冷却ベース３０の縁に接触している。
ボード基板５５は、冷却ベース３０と接触する部分に孔５５Ｃを形成されている。冷却ベース３０は、孔５５Ｃの内部に配置された固定部３０Ａを有している。よって、冷却ベース３０は、固定部３０Ａと、固定部３０Ａ以外の本体部３０Ｂと、を有している。図では、固定部３０Ａにボルト５６を通しているが、固定部３０Ａに必ずしもボルト５６を通さなくてもよい。
本実施形態によれば、冷却ベース３０は、ボード５０を固定する固定部３０Ａを有している。そして、固定部３０Ａと本体部３０Ｂとは一体成形されている。これにより、固定部３０Ａ及び本体部３０Ｂの線膨張係数差による誤差を抑制することができる。よって、ボルト５６のみで固定した場合よりも、接触子４７の位置ずれを低減することができる。
また、固定部３０Ａを複数設けてもよい。その場合には、端子面ＱＥ１に直交する方向から見て、複数の固定部３０Ａの重心と、複数の接触子４７の重心とは、所定の範囲内にある。これにより、量子素子ＱＥと冷却ベース３０等の各部材との位置ずれを抑制することができる。
なお、上述した変形例１では、ボード基板５５が、孔５５Ｃを有し、冷却ベース３０が、固定部３０Ａ及び本体部３０Ｂを有するとしたが、これに限らない。冷却ベース３０が、孔を有し、ボード基板５５が、固定部５５Ａ及び本体部５５Ｂを有してもよい。このように、冷却ベース３０及びボード基板５５のうちいずれか一方は、孔を有し、冷却ベース３０及びボード基板５５のうち他方は、孔の内部に配置された固定部及び本体部を含んでもよい。そして、固定部及び本体部は、一体成形されてもよい。このような構成でも、ボード基板５５は、冷却ベース３０を固定する固定部５５Ａを有しており、固定部５５Ａ及び本体部５５Ｂの線膨張係数差による誤差を抑制することができる。よって、冷却ベース３０及びボード基板５５が収縮する際の接触子４７の位置ずれを低減することができる。これ以外の構成及び効果は、実施形態１の記載に含まれている。
（変形例２）
次に、実施形態１の変形例２に係る量子デバイスを説明する。本変形例は、冷却ベース３０の構成が異なっている。
図２３は、実施形態１の変形例２に係る量子デバイスの構成を例示した断面図である。図２４は、実施形態１の変形例２に係る量子デバイスにおいて、量子素子ＱＥ及び冷却ベース３０を例示した断面図である。図２５は、実施形態１の変形例２に係る冷却ベース３０の凹部３１及びザグリを例示した平面図である。図２３～図２５に示すように、本変形例の量子デバイス１ｂにおいて、量子素子ＱＥは、量子チップ１０と、インターポーザ２０と、を備えている。量子チップ１０の第２面１２は、冷却ベース３０に接触している。
冷却ベース３０には、凹部３１が形成されている。例えば、冷却ベース３０の所定面３２には、凹部３１が形成されている。所定面３２は、例えば、＋Ｚ軸方向に面した上面である。凹部３１は、＋Ｚ軸方向側に開口している。上方から見て、凹部３１は、例えば、矩形である。また、凹部３１の開口部の周囲には、ザグリ３８が形成されている。これにより、凹部３１の開口部の周囲に所定面３２と段差を有する段差面３９が形成されている。よって、ザグリ３８は、段差面３９を含んでいる。
段差面３９は、例えば、所定面３２に平行である。段差面３９は、凹部３１の周りに形成されている。段差面３９は、凹部３１を囲んでいる。量子チップ１０は、上方からインターポーザ２０を透過させて見ると、凹部３１よりも小さい。よって、量子チップ１０は、冷却機能を有する冷却ベース３０に形成された凹部３１の内部に配置されている。
一方、インターポーザ２０は、上方から見ると、凹部３１よりも大きい。よって、インターポーザ２０の一部は、冷却ベース３０に接触している。例えば、インターポーザ２０の量子チップ１０が実装された実装面２１の一部は、冷却ベース３０の段差面３９に接している。
インターポーザ２０における実装面２１の段差面３９に接した部分は、段差面３９との電気的導通を防ぐために、絶縁膜が形成されてもよい。また、実装面２１の段差面３９に接した部分は、インターポーザ配線層２３が形成されていなくてもよい。
インターポーザ２０の少なくとも一部を冷却ベース３０に接触させることにより、インターポーザ２０を熱流路として用いることで量子チップ１０における量子回路１７を極低温に冷却し、超電導現象を利用することができる。また、量子チップ１０の第２面１２を凹部３１の内面に接触させれば、さらに、冷却性能を向上させることができる。量子チップ周囲の温度変化を低減する断熱性を向上させるため、量子チップ１０の周囲を真空状態または減圧雰囲気にすることが好ましい。
図２５に示すように、凹部３１は、量子チップ１０を配置できるように、４辺に空間を有するようにしてもよい。また、凹部３１は、４隅にＲまたは円形を追加した形状としてもよい。これにより、極低温まで冷却時の体積変化による応力及びひずみの発生を抑制することができる。特に、直角及び鋭角の形状による４隅の応力集中を抑制することができる。
本変形例の量子デバイス１ｂでは、量子チップ１０は、冷却機能を有する冷却ベース３０の内部に配置されている。また、量子チップ１０の第２面１２は、冷却ベース３０の凹部３１の内面に接している。なお、第２面１２の少なくとも一部が、凹部３１の内面に接してもよい。このような構成により、量子チップ１０を第２面１２側から冷却ベース３０の熱伝導によって冷却することができ、冷却性能を向上させることができる。よって、量子チップ１０における量子回路１７を安定動作させることができる。
また、第２面１２が凹部３１の内面に移動可能に接することにより、極低温への温度変化によって生じる量子チップ１０及び冷却ベース３０の収縮差による応力及びひずみを抑制することができる。
インターポーザ２０の少なくとも一部は、冷却ベース３０に接しているので、インターポーザ２０を介して量子チップ１０を冷却ベース３０の熱伝導によって冷却することができ、冷却性能を向上させることができる。
インターポーザ２０の反対面２２を、量子チップ１０から情報を取り出すための端子２４ａに最大限用いることができる。よって、情報取り出し端子数を増加させることができる。
また、インターポーザ２０は、ザグリ３８の内部に配置されるので、冷却ベース３０に囲まれている。よって、冷却性能を向上させることができる。また、インターポーザ２０の実装面２１の一部は、段差面３９に接しているので、これによっても、冷却性能を向上させることができる。また、所定面３２と反対面２２との段差を小さくすることができるので、量子デバイス３の配置の自由度を向上させることができる。
（変形例３）
次に、実施形態１の変形例３を説明する。本変形例は、量子チップ１０と、凹部３１の内面との間に、接着層または接合層を有する。図２６は、実施形態１の変形例３に係る接着層または接合層を例示した断面図である。図２６に示すように、変形例３の量子デバイス１ｃにおいて、量子チップ１０の第２面１２の少なくとも一部は、凹部３１の内面に接着または接合されてもよい。例えば、第２面１２は、ワニス、グリス等の接着層ＢＬによって、冷却ベース３０に接着されてもよい。また、第２面１２は、チップ基板１５と冷却ベース３０との間に形成された金属層等の接合層ＭＬによって接合されてもよい。このような構成とすることにより、量子チップ１０の設置安定性を向上させ、位置精度を向上させることができる。また、冷却ベース３０との熱的接続を向上させることができる。
接着層ＢＬまたは接合層ＭＬは、第２面１２全面に配置されてもよいし、第２面１２の周辺部または第２面１２の中央部等、第２面１２の少なくとも一部に配置されてもよい。例えば、上方から見て、量子回路１７が形成された領域を避けるように、接着層ＢＬまたは接合層ＭＬを形成してもよい。接着層ＢＬが絶縁材料の場合には、キャパシタとして量子回路１７と共振し、全体的なエネルギーを損失する恐れが考えられる。量子回路１７が形成された領域を避けるように接着層ＢＬを配置することにより、共振を抑制することができる。
また、接合層ＭＬが金属層のような導電性を有する場合には、量子チップ１０のグランド電位を、接合層ＭＬを介して冷却ベース３０から取得するようにしてもよく、冷却ベース３０で規定している電位を取得してもよい。
（変形例４）
次に、実施形態１の変形例４を説明する。本変形例は、量子チップ１０と、凹部３１の内面との間に空間を有する。図２７は、実施形態１の変形例４に係る量子チップ１０と凹部３１の内面との間の空間を例示した断面図である。図２７に示すように、変形例４の量子デバイス１ｄにおいて、量子チップ１０は、冷却ベース３０に接触しなくてもよい。すなわち、量子チップ１０の第２面１２は冷却ベース３０の凹部３１の内面との間に空間を介して配置されてもよい。このような構成とすることにより、極低温への温度変化によって生じる量子チップ１０及び冷却ベース３０の収縮差による応力及びひずみを抑制することができる。
（変形例５）
次に、実施形態１の変形例５に係る量子デバイスを説明する。本実施形態の量子デバイスは、ザグリ３８の側面にインターポーザ２０が接している。図２８は、実施形態１の変形例５に係る量子デバイスを例示した断面図である。図２８に示すように、量子デバイス１ｅにおいて、冷却ベース３０の凹部３１は、冷却ベース３０の所定面３２に形成されている。そして、凹部３１の開口部の周囲には、ザグリ３８が形成されている。これにより、凹部３１の開口部の周囲に所定面３２と段差を有する段差面３９が形成されている。
本変形例の量子デバイス１ｅにおいて、インターポーザ２０の側面の少なくとも一部は、段差面３９と所定面３２との間のザグリ３８の側面に接している。そして、インターポーザ２０の実装面２１の一部は、段差面３９との間に空間を介して配置されている。これにより、インターポーザ２０の実装面２１は、冷却ベース３０に接しなくてもよいので、実装面２１を最大限に活用することができる。
また、本変形例の量子デバイス１ｅにおいて、量子チップ１０は、極低温時において、凹部３１に嵌入してもよい。よって、量子チップ１０の側面は、凹部３１の内面に接している。これにより、量子チップ１０は、側面からの熱伝導により冷却されるので、冷却性能を向上させることができる。
なお、量子デバイス１ｅを室温から数［ｍＫ］の極低温まで冷却する際に、量子チップ１０、インターポーザ２０及び冷却ベース３０は、体積変化を生じる。よって、予め、体積変化を考慮し、極低温時において、量子チップ１０の側面が凹部３１に接するようにする。また、量子チップ１０のグランド電位を、量子チップ１０の側面を介して冷却ベース３０から取得するようにしてもよい。なお、量子チップ１０の側面を、凹部３１の内面に接しないようにしてもよい。
（変形例６）
次に、実施形態１の変形例６を説明する。本変形例は、冷却ベース３０の凹部３１の底に凹みを有する。図２９は、実施形態１の変形例６に係る冷却ベース３０の凹部３１の底に形成された凹みを例示した断面図である。図３０は、実施形態１の変形例６に係る冷却ベース３０の凹部３１の底に形成された凹みを例示した平面図である。図２９及び図３０に示すように、変形例６の量子デバイス１ｆにおいて、凹部３１の底には凹み３５が形成されている。図３０に示すように、上方から見て、凹み３５の領域は、量子回路１７が形成された領域１８よりも大きい。よって、量子回路１７が形成された領域１８は、凹み３５の領域に含まれている。量子チップ１０の第２面１２の周辺部は、凹部３１の底に接してもよい。量子チップ１０の第２面１２の中央部は、凹み３５を覆っている。
上方から見て、凹み３５の領域は、量子チップ１０よりも大きくてもよい。この場合には、量子チップ１０の第２面１２は、凹部３１の底に接しない。
量子デバイス１ｆでは、上方から見て、凹み３５の領域は、量子回路１７が形成された領域１８よりも大きいので、量子回路１７が形成された領域１８と、金属等を含む冷却ベース３０との間の距離を大きくすることができる。これにより、疑似的なキャパシタの生成を抑制し、チップ基板１５のシリコン等の主材に発生する共振の影響を低減することができる。よって、量子回路１７の動作周波数に与える影響を低減することができる。
（変形例７）
次に、実施形態１の変形例７を説明する。本変形例は、量子チップ１０の第２面１２の周辺部を凹み３５の周囲に接着または接合する。図３１は、実施形態１の変形例７に係る冷却ベースの凹部の底に形成された凹みを例示した断面図である。図３１に示すように、変形例７の量子デバイス１ｇでは、量子チップ１０の第２面１２の周辺部は、凹部３１の底に接着層ＢＬによって接着してもよいし、金属層等の接合層ＭＬによって接合してもよい。このような構成とすることにより、共振の影響を低減しつつ、量子チップ１０の設置安定性を向上させ、位置精度を向上させることができる。また、冷却ベース３０との熱的接続を向上させることができる。
（変形例８）
次に、実施形態１の変形例８を説明する。本変形例は、量子チップ１０の第２面１２の周辺部と、凹み３５の周囲との間に空間を有する。図３２は、実施形態１の変形例８に係る冷却ベースの凹部の底に形成された凹みを例示した断面図である。図３２に示すように、変形例８の量子デバイス１ｈでは、量子チップ１０の第２面１２の周辺部は、冷却ベース３０に接触しなくてもよい。すなわち、量子チップ１０の第２面１２の周辺部は、凹部３１の底との間に空間を介して配置されてもよい。このような構成とすることにより、共振の影響を低減しつつ、極低温への温度変化によって生じる量子チップ１０及び冷却ベース３０の収縮差による応力及びひずみを抑制することができる。
（変形例９）
次に、実施形態１の変形例９を説明する。本変形例は、冷却ベース３０の凹部３１の底に貫通孔を有する。図３３は、実施形態１の変形例９に係る冷却ベース３０の凹部３１の底に形成された貫通孔を例示した断面図である。図３３に示すように、変形例９の量子デバイス１ｉにおいて、凹部３１の底には貫通孔３７が形成されている。上方から見て、貫通孔３７の領域は、量子回路１７が形成された領域１８よりも大きい。よって、量子回路１７が形成された領域１８は、貫通孔３７の領域に含まれている。量子チップ１０の第２面１２の周辺部は、凹部３１の底に接してもよいし、凹部３１の底に接着または接合してもよい。量子チップ１０の第２面１２の中央部は、貫通孔３７を覆っている。
量子デバイス１ｉでは、上方から見て、貫通孔３７の領域は、量子回路１７が形成された領域１８よりも大きいので、量子回路１７が形成された領域１８と、金属等を含む冷却ベース３０との間の距離を大きくすることができる。これにより、チップ基板１５のシリコン等の主材に発生する共振の影響を低減することができる。よって、量子回路１７の動作周波数に与える影響を低減することができる。
（変形例１０）
実施形態１の変形例２～９において、インターポーザ２０は、ザグリ３８の段差面３９上に配置された例を示したが、これに限らない。冷却ベース３０にザグリ３８が形成されていなくてもよい。インターポーザ２０の実装面２１の一部は、冷却ベース３０の所定面３２に接触してもよい。図３４は、実施形態１の変形例１０に係る量子デバイスにおいて、量子素子ＱＥ及び冷却ベース３０を例示した断面図である。
図３４に示すように、冷却ベース３０には、凹部３１が形成されている。例えば、冷却ベース３０の所定面３２には、凹部３１が形成されている。所定面３２は、例えば、＋Ｚ軸方向に面した上面である。凹部３１は、＋Ｚ軸方向側に開口している。上方から見て、凹部３１は、例えば、矩形である。
量子チップ１０は、上方からインターポーザ２０を透過させて見ると、凹部３１よりも小さい。一方、インターポーザ２０は、上方から見ると、凹部３１よりも大きい。量子チップ１０は、凹部３１の内部に配置されている。一方、インターポーザ２０の一部は、冷却ベース３０に接している。例えば、インターポーザ２０の量子チップ１０が実装された実装面２１の一部は、冷却ベース３０の上面に接している。
インターポーザ２０の実装面２１における冷却ベース３０に接した部分は、冷却ベース３０との電気的導通を防ぐために、絶縁膜が形成されてもよいし、絶縁性のスペーサが配置されてもよい。また、実装面２１の冷却ベース３０に接した部分は、インターポーザ配線層２３が形成されていなくてもよい。
インターポーザ２０の少なくとも一部を冷却ベース３０に接触させることにより、インターポーザ２０を熱流路として用いることで量子チップ１０における量子回路１７を極低温に冷却し、超電導現象を利用することができる。
（変形例１１）
次に、変形例１１に係る量子デバイスを説明する。本変形例の量子デバイスにおいて、インターポーザ２０の側面は、凹部３１の内面に接している。図３５は、実施形態１の変形例１１に係る量子デバイスを例示した断面図である。図３５に示すように、変形例１１の量子デバイス１ｋは、量子チップ１０と、インターポーザ２０と、を備えることは実施形態１と同様である。しかしながら、量子デバイス１ｋでは、インターポーザ２０の側面の少なくとも一部は、凹部３１の内面に接している。
このような構成とすることにより、インターポーザ２０の実装面２１は、冷却ベース３０に接しなくてもよいので、実装面２１を最大限に活用することができる。例えば、実装面２１に最大限にインターポーザ配線層２３を形成することができる。
（変形例１２）
次に、変形例１２に係る量子デバイスを説明する。本変形例の量子デバイスにおいて、量子チップ１０とインターポーザ２０との向きが上下逆になっている。図３６は、実施形態１の変形例１２に係る量子デバイスを例示した断面図である。図３６に示すように、本変形例の量子デバイス１ｌにおいて、冷却ベース３０の所定面３２上に、インターポーザ２０が配置されている。インターポーザ２０の反対面２２は、冷却ベース３０の所定面３２に接触している。反対面２２にインターポーザ配線層２４は形成されてもよいし、形成されなくてもよい。インターポーザ２０の実装面２１は、上方を向いている。
量子チップ１０は、インターポーザ２０の実装面２１上に配置されている。すなわち、インターポーザ２０の実装面２１に量子チップ１０の第１面１１が実装されている。量子チップ１０の第２面１２は、上方を向いている。よって、本変形例において、端子面ＱＥ１は、量子チップ１０の第２面１２でもよい。その場合には、量子チップ１０の第２面１２に量子素子ＱＥの端子が形成されている。また、端子面ＱＥ１は、インターポーザ２０の実装面２１における量子チップ１０が配置された部分以外の部分を含んでもよい。
本変形例の量子デバイス１ｌは、冷却ベース３０の形状の自由度を向上させることができる。また、ソケット４０の接触子４７を量子チップ１０の端子に直接接続することができる。よって、量子チップ１０は、信号及び電源等をソケット４０からとることができ、信号の遅延及び電源の損失を低減することができる。
なお、本発明は上記実施形態及び変形例１～１２に限られたものではなく、趣旨を逸脱しない範囲で適宜変更することが可能である。例えば、実施形態１及び変形例１～１２の各構成を組み合わせたものも及び効果は、本実施形態の技術的範囲に含まれる。
上記の実施形態の一部又は全部は、以下の付記のようにも記載されうるが、以下には限られない。
（付記１）
超電導材料を含む超電導素子と、
前記超電導素子の端子に接触した接触子及び前記接触子を支持するハウジングを含むソケットと、
ボード基板を含むボードと、
を備え、
前記ハウジング及び前記ボード基板のうち少なくともいずれか一方は、孔を有し、
前記ハウジング及び前記ボード基板のうち他方は、前記孔の内部に配置された固定部、及び、固定部以外の本体部を含み、
前記固定部及び前記本体部は、一体成形された、
量子デバイス。
（付記２）
前記端子は、前記超電導素子の端子面に形成され、
前記固定部は、前記端子面に直交する方向に中心軸を有する円柱形状である、
付記１に記載の量子デバイス。
（付記３）
前記端子は、前記超電導素子の端子面に形成され、
前記孔は、前記端子面に直交する方向に中心軸を有する円筒形状である、
付記１または２に記載の量子デバイス。
（付記４）
前記端子は、前記超電導素子の端子面に形成され、
前記固定部は、前記端子面に直交する方向から見て長手方向を有する形状である、
付記１に記載の量子デバイス。
（付記５）
前記固定部は、前記端子面に直交する方向から見て楕円形状である、
付記４に記載の量子デバイス。
（付記６）
前記端子は、前記超電導素子の端子面に形成され、
前記孔は、前記端子面に直交する方向から見て長手方向を有する形状である、
付記４または５に記載の量子デバイス。
（付記７）
前記孔は、前記端子面に直交する方向から見て楕円形状である、
付記６に記載の量子デバイス。
（付記８）
前記端子は、前記超電導素子の端子面に形成され、
前記孔及び前記固定部は、複数設けられ、
前記接触子は、複数設けられ、
前記端子面に直交する方向から見て、複数の前記固定部の重心と、複数の前記接触子の重心とは、所定の範囲内にある、
付記１に記載の量子デバイス。
（付記９）
複数の前記固定部は、前記重心を挟んで対向する位置に配置された、
付記８に記載の量子デバイス。
（付記１０）
対向する位置に配置された１組の前記固定部の対向する方向は、他の１組の対向する前記固定部が対向する方向と直交する、
付記９に記載の量子デバイス。
（付記１１）
前記固定部の少なくとも１つは、前記端子面に直交する方向に中心軸を有する円柱形状である、
付記８～１１に記載の量子デバイス。
（付記１２）
前記固定部は、前記端子面に直交する方向から見て長手方向を有する形状であり、
複数の前記固定部の前記長手方向は、前記重心を通る、
付記８～１０のいずれか１項に記載の量子デバイス。
（付記１３）
前記固定部は、前記端子面に直交する方向から見て長手方向を有する形状であり、
複数の前記固定部の前記長手方向に直交する方向は、前記重心を通る、
付記８～１０のいずれか１項に記載の量子デバイス。
（付記１４）
前記固定部は、前記端子面に直交する方向から見て楕円形状である、
付記１２または１３に記載の量子デバイス。
（付記１５）
前記固定部は、前記本体部側ほど拡径するテーパを有する、
付記１～１４のいずれか１項に記載の量子デバイス。
（付記１６）
前記ハウジングは、石英、プラスチック酸化アルミニウム、マイカ系マシナブルセラミック、窒化アルミニウム、ジルコニア、マコール系マシナブルセラミック、ガラス、樹脂のうち、少なくともいずれかを含む、
付記１～１５のいずれか１項に記載の量子デバイス。
（付記１７）
前記ハウジングは、シリカフィラーを含む、
付記１６に記載の量子デバイス。
（付記１８）
前記ボード基板は、エポキシ、アクリル、ウレタン、ポリイミド、フェノール、液晶ポリマーのうち、少なくともいずれかを含む、
付記１～１７のいずれか１項に記載の量子デバイス。
（付記１９）
前記ボード基板は、シリカ、有機樹脂、セラミックのうちいずれかのフィラー、または、ガラス繊維を含む、
付記１８に記載の量子デバイス。
（付記２０）
前記超電導素子、前記ハウジング、及び、前記ボード基板のうち、少なくともいずれかの一部は、冷却機能を有する冷却ベースに接触した、
付記１～１９のいずれか１項に記載の量子デバイス。
（付記２１）
前記ボード基板は、前記孔を有し、
前記ハウジングは、前記固定部及び前記本体部を含む、
付記１～２０のいずれか１項に記載の量子デバイス。
（付記２２）
前記ハウジングは、前記孔を有し、
前記ボード基板は、前記固定部及び前記本体部を含む、
付記１～２０のいずれか１項に記載の量子デバイス。
（付記２３）
前記超電導素子は、量子回路が設けられた量子素子である、
付記１～２２のいずれか１項に記載の量子デバイス。
（付記２４）
前記量子素子は、
前記量子回路の少なくとも一部を含む量子チップと、
前記量子チップが実装されたインターポーザと、
を含み、
前記端子は、前記インターポーザにおける前記量子チップが実装された実装面の反対側に形成された、
付記２３に記載の量子デバイス。
（付記２５）
前記量子チップは、冷却機能を有する冷却ベースに形成された凹部の内部に配置され、
前記インターポーザの一部は、前記冷却ベースに接触した、
付記２４に記載の量子デバイス。
（付記２６）
前記量子チップは、前記インターポーザに実装された第１面と、前記第１面の反対側の第２面と、を有し、
前記第２面の少なくとも一部は、前記凹部の内面に接触した、
付記２５に記載の量子デバイス。
（付記２７）
前記量子チップは、前記インターポーザに実装された第１面と、前記第１面の反対側の第２面と、を有し、
前記第２面の少なくとも一部は、前記凹部の内面に接着または接合された、
付記２５に記載の量子デバイス。
（付記２８）
前記量子チップは、前記インターポーザに実装された第１面と、前記第１面の反対側の第２面と、を有し、
前記第２面は、前記凹部の内面との間に空間を介して配置された、
付記２５に記載の量子デバイス。
（付記２９）
前記量子チップは、超電導材料がジョセフソン接合によって環状に接続されたループ回路を有する共振器が形成された前記量子回路を含み、
前記凹部の底には凹みが形成され、
前記量子チップの前記インターポーザに実装された第１面に直交する方向から見て、前記量子回路が形成された領域は、前記凹みの領域に含まれた、
付記２５に記載の量子デバイス。
（付記３０）
前記量子チップは、超電導材料がジョセフソン接合によって環状に接続されたループ回路を有する共振器が形成された前記量子回路を含み、
前記凹部の底には貫通孔が形成され、
前記量子チップの前記インターポーザに実装された第１面に直交する方向から見て、前記量子回路が形成された領域は、前記貫通孔の領域に含まれた、
付記２５に記載の量子デバイス。
（付記３１）
前記凹部は、前記冷却ベースの所定面に形成され、
前記インターポーザの前記量子チップが実装された実装面の一部は、前記所定面に接触した、
付記２５～３０のいずれか１項に記載の量子デバイス。
（付記３２）
前記凹部は、前記冷却ベースの所定面に形成され、
前記インターポーザの側面の少なくとも一部は、前記凹部の内面に接触した、
付記２５～３０のいずれか１項に記載の量子デバイス。
（付記３３）
前記凹部は、前記冷却ベースの所定面に形成され、
前記凹部の開口部の周囲に前記所定面に対して段差を有する段差面が形成され、
前記インターポーザの前記量子チップが実装された実装面の一部は、前記段差面に接触した、
付記２５～３０のいずれか１項に記載の量子デバイス。
（付記３４）
前記凹部は、前記冷却ベースの所定面に形成され、
前記凹部の開口部の周囲に前記所定面に対して段差を有する段差面が形成され、
前記インターポーザの側面の少なくとも一部は、前記段差面と前記所定面との間の側面に接触した、
付記２５～３０のいずれか１項に記載の量子デバイス。
（付記３５）
前記インターポーザの前記量子チップが実装された実装面の一部は、前記段差面との間に空間を介して配置された、
付記３４に記載の量子デバイス。
（付記３６）
超電導材料を含む超電導素子と、
前記超電導素子の端子に接触した接触子及び前記接触子を支持するハウジングを含むソケットと、
ボード基板を含むボードと、
を備え、
前記超電導素子、前記ハウジング、及び、前記ボード基板のうち、少なくともいずれかの一部は、冷却機能を有する冷却ベースに接触し、
前記ハウジング及び前記ボード基板のうち少なくともいずれか一方は、第１孔を有し、
前記ハウジング及び前記ボード基板のうち他方は、前記第１孔の内部に配置された第１固定部、及び、第１固定部以外の第１本体部を含み、
前記第１固定部及び前記第１本体部は、一体成形され、
前記冷却ベース及び前記ボード基板のうち少なくともいずれか一方は、第２孔を有し、
前記冷却ベース及び前記ボード基板のうち他方は、前記第２孔の内部に配置された第２固定部、及び、第２固定部以外の第２本体部を含み、
前記第２固定部及び前記第２本体部は、一体成形された、
量子デバイス。
（付記３７）
前記端子は、前記超電導素子の端子面に形成され、
前記固定部は、前記端子面に直交する方向に中心軸を有する円柱形状である、
付記３６に記載の量子デバイス。
（付記３８）
前記端子は、前記超電導素子の端子面に形成され、
前記第１孔及び前記第２孔の少なくともいずれかは、前記端子面に直交する方向に中心軸を有する円筒形状である、
付記３６または３７に記載の量子デバイス。
（付記３９）
前記端子は、前記超電導素子の端子面に形成され、
前記第１固定部及び前記第２固定部の少なくともいずれかは、前記端子面に直交する方向から見て長手方向を有する形状である、
付記３６に記載の量子デバイス。
（付記４０）
前記第１固定部及び前記第２固定部の少なくともいずれかは、前記端子面に直交する方向から見て楕円形状である、
付記３９に記載の量子デバイス。
（付記４１）
前記端子は、前記超電導素子の端子面に形成され、
前記第１孔及び前記第２孔の少なくともいずれかは、前記端子面に直交する方向から見て長手方向を有する形状である、
付記３９または４０に記載の量子デバイス。
（付記４２）
前記第１孔及び前記第２孔の少なくともいずれかは、前記端子面に直交する方向から見て楕円形状である、
付記４１に記載の量子デバイス。
（付記４３）
前記端子は、前記超電導素子の端子面に形成され、
前記第１孔及び前記第１固定部は、複数設けられ、
前記第２孔及び前記第２固定部は、複数設けられ、
前記接触子は、複数設けられ、
前記端子面に直交する方向から見て、複数の前記第１固定部及び前記第２固定部の重心と、複数の前記接触子の重心とは、所定の範囲内にある、
付記３６に記載の量子デバイス。
（付記４４）
複数の前記第１固定部及び複数の前記第２固定部は、前記重心を挟んで対向する位置に配置された、
付記４３に記載の量子デバイス。
（付記４５）
対向する位置に配置された１組の前記第１固定部の対向する方向は、他の１組の対向する前記第１固定部が対向する方向と直交し、
対向する位置に配置された１組の前記第２固定部の対向する方向は、他の１組の対向する前記第２固定部が対向する方向と直交する、
付記４４に記載の量子デバイス。
（付記４６）
前記第１固定部及び前記第２固定部の少なくともいずれかは、前記端子面に直交する方向に中心軸を有する円柱形状である、
付記４３～４５に記載の量子デバイス。
（付記４７）
前記第１固定部は、前記端子面に直交する方向から見て長手方向を有する形状であり、
前記第２固定部は、前記端子面に直交する方向から見て長手方向を有する形状であり、
複数の前記第１固定部の前記長手方向及び複数の前記第２固定部の前記長手方向は、前記重心を通る、
付記４３～４６のいずれか１項に記載の量子デバイス。
（付記４８）
前記第１固定部は、前記端子面に直交する方向から見て長手方向を有する形状であり、
前記第２固定部は、前記端子面に直交する方向から見て長手方向を有する形状であり、
複数の前記第１固定部の前記長手方向に直交する方向及び複数の前記第２固定部の前記長手方向に直交する方向は、前記重心を通る、
付記４３～４６のいずれか１項に記載の量子デバイス。
（付記４９）
前記固定部は、前記端子面に直交する方向から見て楕円形状である、
付記４７または４８に記載の量子デバイス。
（付記５０）
前記固定部は、前記本体部側ほど拡径するテーパを有する、
付記３６～４９のいずれか１項に記載の量子デバイス。
（付記５１）
前記ハウジングは、石英、プラスチック酸化アルミニウム、マイカ系マシナブルセラミック、窒化アルミニウム、ジルコニア、マコール系マシナブルセラミック、ガラス、樹脂のうち、少なくともいずれかを含む、
付記３６～５０のいずれか１項に記載の量子デバイス。
（付記５２）
前記ハウジングは、シリカフィラーを含む、
付記５１に記載の量子デバイス。
（付記５３）
前記ボード基板は、エポキシ、アクリル、ウレタン、ポリイミド、フェノール、液晶ポリマーのうち、少なくともいずれかを含む、
付記３６～５２のいずれか１項に記載の量子デバイス。
（付記５４）
前記ボード基板は、シリカ、有機樹脂、セラミックのうちいずれかのフィラー、または、ガラス繊維を含む、
付記５３に記載の量子デバイス。
（付記５５）
前記ボード基板は、前記第１孔を有し、
前記ハウジングは、前記第１固定部及び前記第１本体部を含み、
前記ボード基板は、前記第２孔を有し、
前記冷却ベースは、前記第２固定部及び前記第２本体部を含む、
付記３６～５４のいずれか１項に記載の量子デバイス。
（付記５６）
前記ハウジングは、前記第１孔を有し、
前記ボード基板は、前記第１固定部及び前記第１本体部を含み、
前記冷却ベースは、前記第２孔を有し、
前記ボード基板は、前記第２固定部及び前記第２本体部を含む、
付記３６～５４のいずれか１項に記載の量子デバイス。
（付記５７）
前記超電導素子は、量子回路が設けられた量子素子である、
付記３６～５６のいずれか１項に記載の量子デバイス。
（付記５８）
前記量子素子は、
前記量子回路の少なくとも一部を含む量子チップと、
前記量子チップが実装されたインターポーザと、
を含み、
前記端子は、前記インターポーザにおける前記量子チップが実装された実装面の反対側に形成された、
付記５７に記載の量子デバイス。
（付記５９）
前記量子チップは、冷却機能を有する冷却ベースに形成された凹部の内部に配置され、
前記インターポーザの一部は、前記冷却ベースに接触した、
付記５８に記載の量子デバイス。
（付記６０）
前記量子チップは、前記インターポーザに実装された第１面と、前記第１面の反対側の第２面と、を有し、
前記第２面の少なくとも一部は、前記凹部の内面に接触した、
付記５９に記載の量子デバイス。
（付記６１）
前記量子チップは、前記インターポーザに実装された第１面と、前記第１面の反対側の第２面と、を有し、
前記第２面の少なくとも一部は、前記凹部の内面に接着または接合された、
付記５９に記載の量子デバイス。
（付記６２）
前記量子チップは、前記インターポーザに実装された第１面と、前記第１面の反対側の第２面と、を有し、
前記第２面は、前記凹部の内面との間に空間を介して配置された、
付記５９に記載の量子デバイス。
（付記６３）
前記量子チップは、超電導材料がジョセフソン接合によって環状に接続されたループ回路を有する共振器が形成された前記量子回路を含み、
前記凹部の底には凹みが形成され、
前記量子チップの前記インターポーザに実装された第１面に直交する方向から見て、前記量子回路が形成された領域は、前記凹みの領域に含まれた、
付記５９に記載の量子デバイス。
（付記６４）
前記量子チップは、超電導材料がジョセフソン接合によって環状に接続されたループ回路を有する共振器が形成された前記量子回路を含み、
前記凹部の底には貫通孔が形成され、
前記量子チップの前記インターポーザに実装された第１面に直交する方向から見て、前記量子回路が形成された領域は、前記貫通孔の領域に含まれた、
付記５９に記載の量子デバイス。
（付記６５）
前記凹部は、前記冷却ベースの所定面に形成され、
前記インターポーザの前記量子チップが実装された実装面の一部は、前記所定面に接触した、
付記５９～６４のいずれか１項に記載の量子デバイス。
（付記６６）
前記凹部は、前記冷却ベースの所定面に形成され、
前記インターポーザの側面の少なくとも一部は、前記凹部の内面に接触した、
付記５９～６４のいずれか１項に記載の量子デバイス。
（付記６７）
前記凹部は、前記冷却ベースの所定面に形成され、
前記凹部の開口部の周囲に前記所定面に対して段差を有する段差面が形成され、
前記インターポーザの前記量子チップが実装された実装面の一部は、前記段差面に接触した、
付記５９～６４のいずれか１項に記載の量子デバイス。
（付記６８）
前記凹部は、前記冷却ベースの所定面に形成され、
前記凹部の開口部の周囲に前記所定面に対して段差を有する段差面が形成され、
前記インターポーザの側面の少なくとも一部は、前記段差面と前記所定面との間の側面に接触した、
付記５９～６４のいずれか１項に記載の量子デバイス。
（付記６９）
前記インターポーザの前記量子チップが実装された実装面の一部は、前記段差面との間に空間を介して配置された、
付記６８に記載の量子デバイス。
（付記７０）
前記第１孔及び前記第２孔の少なくともいずれかは、貫通した孔である、
付記５６～６９のいずれか１項に記載の量子デバイス。
１、１ａ、１ｂ、１ｃ、１ｄ、１ｅ、１ｆ、１ｇ 量子デバイス
１ｈ、１ｉ、１ｊ、１ｋ、１ｌ、１ｘ、１ｙ、１ｚ 量子デバイス
１０ 量子チップ
１１ 第１面
１２ 第２面
１５ チップ基板
１６ 配線層
１７ 量子回路
１７ａ ジョセフソン接合
１７ｂ ループ回路
１７ｃ 共振器
１８ 領域
２０ インターポーザ
２１ 実装面
２２ 反対面
２３ インターポーザ配線層
２３ａ 磁場印加回路
２３ｂ 読み出し部
２４ インターポーザ配線層
２４ａ 端子
２５ インターポーザ基板
２６ ＴＶ
３０ 冷却ベース
３１ 凹部
３２ 所定面
３５ 凹み
３７ 貫通孔
３８ ザグリ
３９ 段差面
４０ ソケット
４１ 一端面
４２ 他端面
４３ 側面
４５ ハウジング
４５Ａ 固定部
４５Ｂ 本体部
４５Ｃ 孔
４７ 接触子
５０ ボード
５１ 下面
５２ 上面
５５ ボード基板
５５Ａ 固定部
５５Ｂ 本体部
５５Ｃ 孔
５５Ｄ 隙間
５６ ボルト
１０１ 量子デバイス
１４０ ソケット
１４５ ハウジング
１４５Ａ 固定部
１４５Ｂ 本体部
１４５Ｃ 孔
ＢＰ バンプ
ＢＬ 接着層
ＭＬ 接合層
ＱＥ 量子素子
ＱＥ１ 端子面

Claims (10)

  1. 超電導材料を含む超電導素子と、
    前記超電導素子の端子に接触した接触子及び前記接触子を支持するハウジングを含むソケットと、
    ボード基板を含むボードと、
    を備え、
    前記ハウジング及び前記ボード基板のうち少なくともいずれか一方は、孔を有し、
    前記ハウジング及び前記ボード基板のうち他方は、前記孔の内部に配置された固定部、及び、固定部以外の本体部を含み、
    前記固定部及び前記本体部は、一体成形された、
    量子デバイス。
  2. 前記端子は、前記超電導素子の端子面に形成され、
    前記孔及び前記固定部は、複数設けられ、
    前記接触子は、複数設けられ、
    前記端子面に直交する方向から見て、複数の前記固定部の重心と、複数の前記接触子の重心とは、所定の範囲内にある、
    請求項１に記載の量子デバイス。
  3. 複数の前記固定部は、前記重心を挟んで対向する位置に配置された、
    請求項２に記載の量子デバイス。
  4. 対向する位置に配置された１組の前記固定部の対向する方向は、他の１組の対向する前記固定部が対向する方向と直交する、
    請求項２または３に記載の量子デバイス。
  5. 前記端子は、前記超電導素子の端子面に形成され、
    前記固定部は、前記端子面に直交する方向に中心軸を有する円柱形状であり、
    前記孔は、前記端子面に直交する方向に中心軸を有する円筒形状である、
    請求項１～４のいずれか１項に記載の量子デバイス。
  6. 前記端子は、前記超電導素子の端子面に形成され、
    前記固定部は、前記端子面に直交する方向から見て長手方向を有する形状であり、
    前記孔は、前記端子面に直交する方向から見て長手方向を有する形状である、
    請求項１～４のいずれか１項に記載の量子デバイス。
  7. 前記固定部は、前記端子面に直交する方向から見て長手方向を有する形状であり、
    複数の前記固定部の前記長手方向または前記長手方向に直交する短手方向は、前記重心を通る、
    請求項２に記載の量子デバイス。
  8. 前記ハウジングは、石英、プラスチック酸化アルミニウム、マイカ系マシナブルセラミック、窒化アルミニウム、ジルコニア、マコール系マシナブルセラミック、ガラス、樹脂のうち、少なくともいずれかを含む、
    請求項１～７のいずれか１項に記載の量子デバイス。
  9. 前記ボード基板は、エポキシ、アクリル、ウレタン、ポリイミド、フェノール、液晶ポリマーのうち、少なくともいずれかを含む、
    請求項１～８のいずれか１項に記載の量子デバイス。
  10. 超電導材料を含む超電導素子と、
    前記超電導素子の端子に接触した接触子及び前記接触子を支持するハウジングを含むソケットと、
    ボード基板を含むボードと、
    を備え、
    前記超電導素子、前記ハウジング、及び、前記ボード基板のうち、少なくともいずれかの一部は、冷却機能を有する冷却ベースに接触し、
    前記ハウジング及び前記ボード基板のうち少なくともいずれか一方は、第１孔を有し、
    前記ハウジング及び前記ボード基板のうち他方は、前記第１孔の内部に配置された第１固定部、及び、第１固定部以外の第１本体部を含み、
    前記第１固定部及び前記第１本体部は、一体成形され、
    前記冷却ベース及び前記ボード基板のうち少なくともいずれか一方は、第２孔を有し、
    前記冷却ベース及び前記ボード基板のうち他方は、前記第２孔の内部に配置された第２固定部、及び、第２固定部以外の第２本体部を含み、
    前記第２固定部及び前記第２本体部は、一体成形された、
    量子デバイス。
JP2021114360A 2021-07-09 2021-07-09 量子デバイス Pending JP2023010310A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2021114360A JP2023010310A (ja) 2021-07-09 2021-07-09 量子デバイス
US17/850,052 US20230008193A1 (en) 2021-07-09 2022-06-27 Quantum device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2021114360A JP2023010310A (ja) 2021-07-09 2021-07-09 量子デバイス

Publications (1)

Publication Number Publication Date
JP2023010310A true JP2023010310A (ja) 2023-01-20

Family

ID=84799406

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021114360A Pending JP2023010310A (ja) 2021-07-09 2021-07-09 量子デバイス

Country Status (2)

Country Link
US (1) US20230008193A1 (ja)
JP (1) JP2023010310A (ja)

Also Published As

Publication number Publication date
US20230008193A1 (en) 2023-01-12

Similar Documents

Publication Publication Date Title
US6633078B2 (en) Semiconductor device, method for manufacturing an electronic equipment, electronic equipment and portable information terminal
US5485039A (en) Semiconductor substrate having wiring conductors at a first main surface electrically connected to plural pins at a second main surface
KR920002720B1 (ko) 전자부품의 접속구조와 그의 제조방법
US5205032A (en) Electronic parts mounting apparatus
WO2018231241A1 (en) Low loss high isolation first level interconnects for qubit device packages
US20210399196A1 (en) Quantum device
US20060138626A1 (en) Microelectronic packages using a ceramic substrate having a window and a conductive surface region
JP6153471B2 (ja) 超小型電子ユニット、積層アセンブリ、システム、及びモジュール
TW202125758A (zh) 用於積體電路封裝之有機中介件
US10734567B2 (en) Bump bonded cryogenic chip carrier
US20160329271A1 (en) Stacking arrangement for integration of multiple integrated circuits
KR20020072201A (ko) 반도체장치
JP2023105033A (ja) 量子デバイス
JP2023010310A (ja) 量子デバイス
JP7456304B2 (ja) 量子デバイス
US20220344562A1 (en) Quantum device
US20240079281A1 (en) Quantum device
JP2022176437A (ja) 超伝導デバイス
JP2022011068A (ja) 量子デバイス及びその製造方法
JP2022002236A (ja) 量子デバイス
US20240065116A1 (en) Quantum device
JP7501140B2 (ja) 量子デバイス
CN221149993U (zh) 半导体封装和供电模块
US20230395580A1 (en) Stacked semiconductor package and method of manufacturing the same
US20240063202A1 (en) Package architecture with integrated capacitors in quasi-monolithic chip layers

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20240605