JPH03203361A - マルチチップ半導体装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、マルチチップ半導体装置（ＩＣ）に関し、特
にパッケージに搭載された複数の半導体集積回路（ＬＳ
Ｉ）間、あるいは、外部リードとの間を接続する配線層
の構造に関する。

〔従来の技術〕

従来技術によるマルチチップＩＣの構造を、図面を用い
て説明する。

第３図（ａ）〜（Ｃ）に、従来技術によるマルチチップ
ＩＣの構造を示す。第３図（ａ）は、ＬＳＩチップ搭載
前の基板状態を示している。基板には通常アルミナ（Ａ
ｕｚＯ３）等のセラミックが用いられている事が多いが
、ＬＳＩチップの大型化、ハイパワー化に伴って、ＬＳ
Ｉチップと同素材であるシリコン（Ｓｉ）が用いられる
様になって来た。従ってここではＳｉ基板１を使用する
こととして説明する。Ｓｉを用いるメリットは、セラミ
ックに比べて熱放散性が高く、ＬＳＩチップと同素材の
為、応力がかからないという点である。

第３図（ａ）は、Ｓｉ基板１上に配線パターン７が形成
されている事を示している。配線パターン７と基板１と
は直接接触はしておらず、シリコン酸化膜（ＳｉＯｚ）
もしくはシリコン窒化膜（ＳｉａＮ−）等の絶縁膜（図
示せず）を介して形成されている。

但し、ＬＳＩチップが接続されるダイアタッチ部９は、
基板１との電気的導通をとる為、Ｓｉ基板上に直接メタ
ライズされている。次に第３図（ｂ）に示すようにＬＳ
Ｉチップ２を搭載し、さらに第３図（Ｃ）のように配線
パターン７とＬＳＩチップ２間をワイヤー４で接続する
。

〔発明が解決しようとする課題〕

上述した、従来のマルチチップエＣの構造は、基板上に
絶縁膜を介して直接配線パターンが形成されたものであ
る。この構造では、例えばＳｉ基板を用いるならば、半
導体製造ラインをそのまま使用できる有利さが生じるが
、多層配線にする場合、リングラフィ工程の増加、及び
平坦化するための工程増加によって製造工期と製造コス
トがかかってしまう。さらに、ＬＳＩチップの接続を金
シリコン（Ａｕ−８ｉ）合金法で行う場合には、温度が
４００℃以上になる為、比誘電率の低い有機物を配線パ
ターン間の絶縁に使用できなくなる等の問題点があった
。

また配線材料についても、半導体製造ラインを用いた場
合は制約が多くなる。一般に金（Ａｕ）。

白金（Ｐｔ）等はＳｉ系材料及びＡＡとの密着が悪いた
め、両者の間にチタン（Ｔｉ）等のバリヤメタルが必要
となる。またプリント板に用いられる銅（Ｃｕ）は、こ
こでは殆ど用いられない。

〔課題を解決するための手段〕

本発明のマルチチップＩＣの構造は、少なくとも２個以
上のＬＳＩチップを搭載するダイアタッチ部を有するシ
リコン基板と、ＬＳＩチップ間を任意に接続する配線パ
ターンとダイアタッチ部に設けられた開孔部とを有し、
シリコン基板と同一寸法に形成された配線パターンフィ
イルムとを有し、シリコン基板の一生面に配線パターン
フィルムが接着され、ＬＳＩチップが、フィルム開孔部
を介してシリコン基板のダイアタッチ部に接続され、且
つ配線パターンとＬＳＩチップとの間が電気的に接続さ
れている構造を有している。

即ち、基板部と配線部とが完全に分離されている構造を
とっている。

このような構成により、配線パターンの多層化が容易に
実現でき、配線、接着材料の選択自由度を高めることが
できる。

〔実施例〕

本発明の実施例を図面を参照しながら説明する。

第１図は、本発明の第１の実施例によるマルチチップＩ
Ｃの構造を示している。Ｓｉ基板１上にはＬＳＩチップ
２を所定の配線で搭載するための配線パターンフィルム
３が全域にわたって設けられる。この配線パターンフィ
ルム３はフィルムベース３ａ及び配線パターン３ｂから
構成されている。フィルムベース３ａは、カプトン、ポ
リイミド等の材料を用いるのが望ましく、また配線パタ
ーン３ｂはＣｕ系の金属を用いるのが望ましいが、それ
以外の材料を用いても良い。この配線パターンフィルム
３はＳｉ基板に接着される。その際、２のＬＳＩチップ
が搭載されるダイアタッチ部ハ配線パターンフィルム３
により覆われない様にあらかじめ、フィルム３部分に開
孔部８を設けるか、もしくはフィルムを分割した構造と
しておく。この様にする事で、配線パターンフィルム３
は、Ｓｉ基板１上のＬＳＩチップ２が占有している部分
以外の領域に接着される構造をとる。ＬＳＩチップ２と
Ｓｉ基板上との接続方法は、電気的導通および熱放散性
を考慮すればＡｕ−８ｉ法が最も良いが、Ａｇガラス、
Ａｕポリイミド、Ａｇペーストによる接着でも可能であ
る。ＬＳＩチップ２の電極部と配線パターン３ｂとはワ
イヤー４により電気的に接続する構造をとっている。

フィルム３上の配線パターン３ｂについては、必要に応
じて、２層配線３層配線、あるいはそれ以上の多層配線
構造とすることもでき、各層間をスルーホールにて接続
する構造とすれば、より高密度な実装が可能である。

第２図は、本発明の第２の実施例によるマルチチップＩ
Ｃの構造を示している。主な構成要素は第１実施例と共
通である為、ここでは省略し、相違点のみを述べる。こ
の実施例では配線パターン３ｂとして、ＬＳＩチップ２
とは別のＬＳＩチップ５もしくはチップ部品６を搭載で
きる様に第２図（ａ）に示すような配線を設けておく。

そして、ＬＳＩチップ５の電極には５ａのバンブを形成
し、フリップチップ法等にて接続し、さらにチップ部品
６はＰｂ−８ｎ半日等によって接続することにより、第
２図（ｂ）の構造を完成する。この様に本実施例では、
配線パターン３上にもＬＳＩチップ５やチップ部品６を
搭載している為、より高密度な実装が実現できる利点が
生じる。

〔発明の効果〕

以上説明した様に、本発明のマルチチップＩＣの構造は
、基板部と配線パターン部とを独立に設けた構造である
為、以下の効果が生じる。

１）配線を従来のＡ＠（厚さ〜２μｍ）からＣｕ（厚さ
〜２０μｍ）に変更すれば配線抵抗が９５％低減し、さ
らに配線間絶縁物を５ｉＯ２（εｒニア）からポリイミ
ド（εｒ　＝　３．５　）とすることで層間容量を５０
％低減できる。同時にＡｕ−８ｉ系ダイポンドが可能な
為、高速・高密度実装・高放熱性を合わせ持つことが出
来る。

２）ｌ）項で示した材料以外の素材も適用できる為、材
料選択の自由度が高くなる。

３）配線パターンの製造方法の自由度が高くなる。

４）Ｓｉ基板の大きさを固定すれば、その大きさの範囲
内でＬＳＩチップの大きさ、数量を変更しテモ配線パタ
ーンフィルムの設計だけ行えば良く、工期の短縮と実装
の標準化がはかれる。

【図面の簡単な説明】

第１図は本発明の第１の実施例によるマルチチップＩＣ
の構造図、第２図（ａ）　、　（ｂ）は本発明の第２の
実施例によるマルチチップＩＣのＬＳＩチップ搭載構造
図、第３図（ａ）〜（ｃ）は従来技術によるマルチチッ
プＩＣのＬＳＩチップ搭載構造図である。 ｌ・・・・・・Ｓｉ基板、２・・・・・・ＬＳＩチップ
、３・旧・・配線パターンフィルム、３ａ・・・・・・
フィルムベース、３ｂ・・・・・・配線パターン、４・
・・・・・ワイヤー　５・・・・・・ＬＳＩチップｓ５
ａ・・・・・・バンプ、６・・・・・・チップ部品、７
・・・・・・配線パターン、８・・・・・・開孔部。

Claims (1)

【特許請求の範囲】
1. 少なくとも２個以上の半導体集積回路を直接接続するダ
   イアタッチ部を有するシリコン基板と、前記半導体集積
   回路間を電気的に任意に接続する配線パターンと前記ダ
   イアタッチ部に設けられた開孔部とを有し、前記シリコ
   ン基板と同一寸法に形成された配線パターンフィルムと
   を具備し、前記シリコン基板の一主面に前記配線パター
   ンフィルムが接着され、前記半導体集積回路が前記開孔
   部を介して前記シリコン基板のダイアタッチ部に直接接
   続され、かつ前記配線パターンと前記半導体回路とが電
   気的に接続されていることを特徴とする、マルチチップ
   半導体装置。