TWI405361B - 熱電元件及其製程、晶片堆疊結構及晶片封裝結構 - Google Patents

熱電元件及其製程、晶片堆疊結構及晶片封裝結構 Download PDF

Info

Publication number
TWI405361B
TWI405361B TW097151887A TW97151887A TWI405361B TW I405361 B TWI405361 B TW I405361B TW 097151887 A TW097151887 A TW 097151887A TW 97151887 A TW97151887 A TW 97151887A TW I405361 B TWI405361 B TW I405361B
Authority
TW
Taiwan
Prior art keywords
substrate
disposed
wafer
thermoelectric
package structure
Prior art date
Application number
TW097151887A
Other languages
English (en)
Other versions
TW201025686A (en
Inventor
Chun Kai Liu
Shu Ming Chang
Original Assignee
Ind Tech Res Inst
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ind Tech Res Inst filed Critical Ind Tech Res Inst
Priority to TW097151887A priority Critical patent/TWI405361B/zh
Priority to US12/640,013 priority patent/US20100163090A1/en
Publication of TW201025686A publication Critical patent/TW201025686A/zh
Application granted granted Critical
Publication of TWI405361B publication Critical patent/TWI405361B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/38—Cooling arrangements using the Peltier effect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3675—Cooling facilitated by shape of device characterised by the shape of the housing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N10/00—Thermoelectric devices comprising a junction of dissimilar materials, i.e. devices exhibiting Seebeck or Peltier effects
    • H10N10/10—Thermoelectric devices comprising a junction of dissimilar materials, i.e. devices exhibiting Seebeck or Peltier effects operating with only the Peltier or Seebeck effects
    • H10N10/17—Thermoelectric devices comprising a junction of dissimilar materials, i.e. devices exhibiting Seebeck or Peltier effects operating with only the Peltier or Seebeck effects characterised by the structure or configuration of the cell or thermocouple forming the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/06102—Disposition the bonding areas being at different heights
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13023—Disposition the whole bump connector protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/1401—Structure
    • H01L2224/1403—Bump connectors having different sizes, e.g. different diameters, heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/14104—Disposition relative to the bonding areas, e.g. bond pads, of the semiconductor or solid-state body
    • H01L2224/1411—Disposition relative to the bonding areas, e.g. bond pads, of the semiconductor or solid-state body the bump connectors being bonded to at least one common bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16104—Disposition relative to the bonding area, e.g. bond pad
    • H01L2224/16105—Disposition relative to the bonding area, e.g. bond pad the bump connector connecting bonding areas being not aligned with respect to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81194—Lateral distribution of the bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06589—Thermal management, e.g. cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape

Description

熱電元件及其製程、晶片堆疊結構及晶片封裝結構
本發明是有關於一種散熱元件及其製作方法、具有前述散熱元件的晶片封裝結構與晶片堆疊結構，且特別是有關於一種熱電元件及其製作方法、具有前述熱電元件的晶片封裝結構與晶片堆疊結構。
利用熱電半導體材料製作的熱電元件由於不需使用任何液體、氣體作為冷卻劑，且具有可連續工作、無污染、無動件、無噪音、壽命長、且體積小重量輕等優點。因此此種熱電元件被廣泛的應用在冷卻或加熱裝置上。
一般而言，熱電元件包括一上基板、一下基板與配置於上、下基板之間並整齊排列的多個N型半導體構件(N type semiconductor member)和P型半導體構件(P type semiconductor member)。N型半導體構件與P型半導體構件相互串聯，以形成多個熱電耦。當電流流經熱電耦時，熱電元件的一端將因Peltier效應而產生吸熱(冷端)，並在另一端產生放熱(熱端)。此時，若使電流反向，則吸熱、放熱方向以及冷端與熱端的位置將會改變。利用這種現象，熱電元件可使用在冷卻或加熱裝置上。然而，由於前述電源線將對密封結構造成阻礙，因此熱電元件不易整合在晶片封裝結構中。
此外，習知技術也可在晶片封裝結構中的承載器的承載面上配置多個金屬墊，並以打線接合的方式連接熱電元 件與這些金屬墊。然而，前述金屬墊將佔據晶片承載板上有限的承載面積，且以打線接合的方式所形成的焊線將增加晶片封裝結構的厚度。
本發明提出一種熱電元件，易於整合至晶片封裝結構或晶片堆疊結構中。
本發明另提出一種整合了熱電元件的晶片封裝結構。
本發明還提出一種整合了熱電元件的晶片堆疊結構。
本發明提出一種熱電元件的製作方法，可製作適於整合至晶片封裝結構或晶片堆疊結構中的熱電元件。
本發明提出一種熱電元件，包括一第一基板、多個導電通孔(conductive via)、一第二基板、一熱電耦模組(thermoelectric couple module)、一第一絕緣層以及一第二絕緣層。第一基板具有一第一表面以及相對於第一表面的一第二表面。導電通孔貫穿第一基板並分別連接第一表面與第二表面。第二基板與第一基板相對配置，其中第一基板以第二表面面向第二基板。熱電耦模組配置於第一基板與第二基板之間，並且耦接至導電通孔。第一絕緣層配置於熱電耦模組與第一基板之間。第二絕緣層配置於熱電耦模組與第二基板之間。
本發明提出一種晶片封裝結構，包括一承載基板(carrier substrate)、一熱電元件以及一晶片。熱電元件配置於承載基板上，熱電元件包括一第一基板、多個導電通孔、一第二基板、一熱電耦模組、一第一絕緣層以及一 第二絕緣層。第一基板具有一第一表面以及相對於第一表面的一第二表面。導電通孔貫穿第一基板並分別連接第一表面與第二表面。第二基板與第一基板相對配置，其中第一基板以第二表面面向第二基板。熱電耦模組配置於第一基板與第二基板之間，並且耦接至導電通孔。第一絕緣層配置於熱電耦模組與第一基板之間。第二絕緣層配置於熱電耦模組與第二基板之間。晶片配置於熱電元件與承載基板之間，且晶片與熱電元件分別耦接至承載基板。
本發明提出一種晶片堆疊結構，包括相互堆疊的多個晶片與一熱電元件，熱電元件配置於任兩相鄰的晶片之間。熱電元件包括一第一基板、多個導電通孔、一第二基板、一熱電耦模組、一第一絕緣層以及一第二絕緣層。第一基板具有一第一表面以及相對於第一表面的一第二表面。導電通孔貫穿第一基板並分別連接第一表面與第二表面。第二基板與第一基板相對配置，其中第一基板以第二表面面向第二基板。熱電耦模組配置於第一基板與第二基板之間，並且耦接至導電通孔。第一絕緣層配置於熱電耦模組與第一基板之間。第二絕緣層配置於熱電耦模組與第二基板之間。
本發明提出一種熱電元件的製作方法如下所述。首先，提供一第一基板、多個導電通孔與一第一絕緣層，其中第一基板具有一第一表面以及相對於第一表面的一第二表面，導電通孔貫穿第一基板並分別連接第一表面與第二表面，第一絕緣層配置於第二表面上。接著，於第一絕緣 層上形成一第一電極圖案層，第一電極圖案層耦接至導電通孔。然後，於第一電極圖案層上形成多個第一熱電柱，且第一熱電柱耦接至第一電極圖案層，第一熱電柱的材質包括一第一型熱電材料。之後，提供一第二基板與一第二絕緣層，第二絕緣層配置於第二基板上。接著，於第二絕緣層上形成一第二電極圖案層。然後，於第二電極圖案層上形成多個第二熱電柱，且第二熱電柱耦接至第二電極圖案層，第二熱電柱的材質包括一第二型熱電材料。之後，將第二基板配置於第一基板上，以使第一熱電柱與第二熱電柱位於第一電極圖案層與第二電極圖案層之間，且第一熱電柱與第二熱電柱藉由第一電極圖案層與第二電極圖案層相互串聯而構成一熱電耦模組。
綜上所述，本發明之熱電元件是藉由導電通孔耦接至外部電源，因此本發明之熱電元件不需如習知技術一般需經由電源線或是焊線耦接至外部電源。如此一來，本發明之熱電元件的體積較小，且易於整合至晶片封裝結構或晶片堆疊結構中。
為讓本發明之上述和其他目的、特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式，作詳細說明如下。
圖1繪示本發明一實施例之熱電元件的剖面示意圖。請參照圖1，本實施例之熱電元件100包括一第一基板110、多個導電通孔120、一第二基板130、一熱電耦模組 140、一第一絕緣層150以及一第二絕緣層160。
於本實施例中，第一基板110例如是金屬基板、矽基板或是其他適合的基板，其中矽基板可為晶片。第一基板110具有一第一表面112以及相對於第一表面112的一第二表面114，而導電通孔120貫穿第一基板110並分別連接第一表面112與第二表面114。
此外，在本實施例中，當第一基板110為非絕緣基板(如金屬基板或矽基板)時，可分別在導電通孔120與第一基板110之間配置多個絕緣材料I，以避免第一基板110與導電通孔120電性短路。由前述可知，第一基板110可為金屬等導熱良好的材質，因此，本實施例之熱電元件100可具有良好的降溫(或升溫)效果。
另外，在本實施例中，熱電元件100可透過多個金屬墊170以及多個導電凸塊180與外界電源耦接。金屬墊170配置於第一基板110的第一表面112上，並分別連接導電通孔120以及配置於其上的導電凸塊180。
於本實施例中，第二基板130例如是金屬基板、矽基板或是其他適合的基板，矽基板例如為晶片。第二基板130與第一基板110相對配置，其中第一基板110以第二表面114面向第二基板130。熱電耦模組140配置於第一基板110與第二基板130之間，並且耦接至導電通孔120。第一絕緣層150配置於熱電耦模組140與第一基板110之間。第二絕緣層160配置於熱電耦模組140與第二基板130之間。
在本實施例中，熱電耦模組140包括相互串聯的多個熱電耦142。具體而言，每個熱電耦142皆具有一第一熱電柱142a與一第二熱電柱142b。熱電耦142中的第一熱電柱142a可經由配置於第二絕緣層160上的一第二電極圖案層146耦接至第二熱電柱142b。在本實施例中，可在第一熱電柱142a與第二電極圖案層146之間配置多個銲料(未繪示)，以電性連接第一熱電柱142a與第二電極圖案層146。
此外，在本實施例中，熱電耦142之間可藉由配置於第一絕緣層150上的一第一電極圖案層144而相互串聯，並經由第一電極圖案層144耦接至導電通孔120。在本實施例中，可在第二熱電柱142b與第一電極圖案層144之間配置多個銲料(未繪示)，以電性連接第二熱電柱142b與第一電極圖案層144。第一熱電柱142a的材質包括一第一型熱電材料，而第二熱電柱142b的材質包括一第二型熱電材料。第一型熱電材料或第二型熱電材料可為N型半導體材料或P型半導體材料。
承上所述，由於熱電耦模組140可藉由導電通孔120耦接至外部電源，因此本實施例之熱電元件100不需如習知技術一般經由電源線或是焊線耦接至外部電源。如此一來，本實施例之熱電元件100的體積較小，且易於整合至晶片封裝結構或晶片堆疊結構中。此外，本實施例之導電通孔120的電源傳輸路徑小於習知技術中的電源線或焊線的電源傳輸路徑，因此熱電元件100的元件阻值較低。
在本實施例中，由於熱電耦模組140的降溫(或升溫)效果會受到外界環境中的空氣對流以及空氣熱回傳的影響，因此，熱電元件100可具有一密封牆(sealant)190，以密封熱電耦模組140。密封牆190可環繞熱電耦模組140，並配置於第一基板110與第二基板130之間，以形成一密封腔室(sealing chamber)A，且密封腔室A的內部實質上可為真空狀態。
由前述可知，位於密封腔室A內的熱電耦模組140將可不受外界環境中的空氣對流以及空氣熱回傳的影響，而具有較佳的降溫(或升溫)效果。此外，熱電耦模組140可藉由密封牆190而隔絕外界環境、或者是後續製程的污染，且密封牆190可增加熱電元件100的結構強度。在本實施例中，密封牆190的材質為熱電材料、樹脂或是其他適於密封的材料。當密封牆190的材質為熱電材料時，密封牆190可與第一熱電柱142a或第二熱電柱142b同時形成。
圖2繪示本發明一實施例之晶片封裝結構的剖面示意圖。請參照圖2，本實施例之晶片封裝結構200包括一承載基板210、一熱電元件100以及一晶片220。承載基板210例如是單層或多層線路板，而熱電元件100配置在承載基板210上。值得注意的是，本實施例之熱電元件100與前一實施例之熱電元件100(請參照圖1)相同。晶片220配置於熱電元件100與承載基板210之間，且晶片220與熱電元件100分別耦接至承載基板210。
在本實施例中，晶片220配置於第一基板110的第一表面112上，並暴露出導電通孔120，且晶片220與導電通孔120分別藉由多個導電凸塊230耦接至承載基板210。詳細而言，導電凸塊230是配置於晶片220與承載基板210之間以及金屬墊170與承載基板210之間。
在本實施例中，當熱電元件100經由導電通孔120與外部電源(未繪示)耦接時，熱電元件100之鄰近晶片220的一端可為冷端(cold end)102，且熱電元件100之遠離晶片220的一端可為熱端(hot end)104。如此一來，熱電元件100的冷端102可移除運作中的晶片220所產生的熱能。此外，由圖2可知第二基板130位於熱端104，而為增加熱端104的散熱效率，可在第二基板130上配置一散熱片240。散熱片240的材質可為金屬等導熱性質良好的材料。
詳細而言，散熱片240可藉由一黏著層250固定在第二基板130上，其中黏著層250配置於散熱片240與第二基板130之間，且其材質包括散熱膏、銲料等導熱性質良好的材料。
圖3繪示本發明一實施例之晶片封裝結構的剖面示意圖。本實施例之晶片封裝結構300與圖2之晶片封裝結構200相似。兩者差異之處在於本實施例之晶片310配置於第一基板110的第一表面112上，並覆蓋導電通孔120，且晶片310耦接至承載基板210，而金屬墊170是經由晶片310耦接至承載基板210。
具體而言，晶片310藉由多個導電凸塊322耦接至承載基板210，其中導電凸塊322配置於晶片310與承載基板210之間。金屬墊170藉由多個導電凸塊324耦接至貫穿晶片310的多個導電通孔330，而這些導電通孔330與位於晶片310及承載基板210之間的多個導電凸塊326電性連接。此外，為避免導電通孔330與晶片310之間電性短路，本實施例可在導電通孔330與晶片310之間配置一絕緣材料340。
圖4繪示本發明一實施例之晶片封裝結構的剖面示意圖。圖5為圖4之晶片封裝結構的一種變化結構的剖面示意圖。
本實施例之晶片封裝結構400與圖2之晶片封裝結構200相似，兩者的主要差異之處在於本實施例之晶片封裝結構400的晶片410是配置在第二基板130上，並耦接至承載基板210。詳細而言，晶片410是藉由多個導電凸塊422耦接至承載基板210，其中導電凸塊422配置於晶片410與承載基板210之間。
在本實施例中，當熱電元件100與外部電源(未繪示)耦接時，熱電元件100之鄰近晶片410的一端可為冷端102，且熱電元件100之遠離晶片220的一端可為熱端104。如此一來，熱電元件100的冷端102可移除運作中的晶片410所產生的熱能。
此外，由圖4可知第一基板110位於熱端104，而晶片封裝結構400可具有一散熱蓋體430，以增加熱端104 的散熱效率。具體而言，散熱蓋體430配置於承載基板210上，並且罩覆熱電元件100與晶片410。散熱蓋體430具有一主體432與位於其內部的一導電線路434，第一基板110上的金屬墊170藉由多個導電凸塊424耦接至導電線路434，並經由導電線路434耦接至承載基板210。導電凸塊424配置於金屬墊170與導電線路434之間。
主體432的材質可為金屬等導熱性質良好的材料。值得注意的是，當主體432的材質為金屬等導電材料時，為避免主體432與導電線路434之間電性短路，可在主體432與導電線路434之間配置一絕緣層436。此外，散熱蓋體430可藉由一黏著層440而與第一基板110接合，其中黏著層440配置於第一基板110與散熱蓋體430之間，且黏著層440的材質包括散熱膏等導熱性質良好的材料、或者是樹脂等絕緣材料。
此外，請參照圖5，於本實施例中，熱電元件100的金屬墊170可透過多條導線510耦接至承載基板210。此外，晶片封裝結構500可具有一散熱片520，其配置於第一基板110上。在本實施例中，為保護導線510，可在散熱片520與承載基板210之間配置一封裝膠體530，以包封熱電元件100、晶片410與導線510。
圖6繪示本發明一實施例之晶片堆疊結構的剖面示意圖。圖7繪示圖6之晶片堆疊結構的一種變化結構的剖面示意圖。
請參照圖6，本實施例之晶片堆疊結構600包括相互 堆疊的多個晶片610a、610b與一熱電元件100，熱電元件100配置於任兩相鄰的晶片610a、610b之間。圖6僅繪示二晶片610a、610b為代表作說明，但並非用以限定本發明之晶片的數量。
在本實施例中，晶片610a可經由熱電元件100耦接至晶片610b。詳細而言，熱電元件100更包括貫穿第一基板110的多個第一訊號通孔S1、貫穿第二基板130的多個第二訊號通孔S2以及多個導電凸塊640。導電凸塊640位於第一基板110與第二基板130之間並分別耦接所對應的第一訊號通孔S1與第二訊號通孔S2。由前述可知，晶片610a係經由第一訊號通孔S1、導電凸塊640以及第二訊號通孔S2而耦接至晶片610b。
此外，為避免第一訊號通孔S1與第一基板110之間電性短路，故可在第一訊號通孔S1與第一基板110之間配置一絕緣材料620。同理，可在第二訊號通孔S2與第二基板130之間配置一絕緣材料630，以避免第二訊號通孔S2與第二基板130之間電性短路。
在本實施例中，熱電元件100更包括多個金屬墊P1、P2，其中金屬墊P1配置於第一基板110的第一表面112，並連接第一訊號通孔S1。金屬墊P2配置於第二基板130上，並連接第二訊號通孔S2。
值得注意的是，金屬墊P1直接與晶片610a的多個金屬墊612a連接，且晶片610a與熱電元件100的第一基板110貼合。此外，金屬墊P2直接與晶片610b的多個金屬 墊612b連接，且晶片610b與熱電元件100的第二基板130貼合。在本實施例中，二晶片610a、610b其中之一可為運算晶片，而其中之另一可以是作為導熱之用的空白晶片(dummy chip)。
此外，在其他實施例中，金屬墊P1可經由多個導電凸塊710耦接至晶片610a的多個金屬墊612a，且金屬墊P2可經由多個導電凸塊720耦接至晶片610b的多個金屬墊612b(請參照圖7)。
以下將介紹圖1之熱電元件100的製作方法。
圖8A~圖8F繪示本發明一實施例之熱電元件的製程剖面示意圖。
首先，請參照圖8A，提供一第一基板110、多個導電通孔120與一第一絕緣層150，其中第一基板110具有一第一表面112以及相對於第一表面112的一第二表面114。導電通孔120貫穿第一基板110並分別連接第一表面112與第二表面114。第一絕緣層150配置於第二表面114上。
於本實施例中，第一基板例110如是金屬基板、矽基板或是其他適合的基板，其中矽基板可為晶片。此外，在本實施例中，當第一基板110為非絕緣基板(如金屬基板或矽基板)時，可在導電通孔120與第一基板110之間形成絕緣材料I，以避免第一基板110與導電通孔120之間電性短路。
接著，請參照圖8B，於第一絕緣層150上形成一第一 電極圖案層144，第一電極圖案層144耦接至導電通孔120。此外，在本實施例中，還可在第一基板110的第一表面112上形成多個金屬墊170，且金屬墊170耦接至導電通孔120。
之後，請再次參照圖8B，於第一電極圖案層144上形成多個的第一熱電柱142a，且第一熱電柱142a耦接至第一電極圖案層144。第一熱電柱142a的材質包括一第一型熱電材料(例如N型或P型半導體材料)。此外，在本實施例中，可在第一熱電柱142a之遠離第一絕緣層150的一端配置銲料810。
接著，請參照圖8C，提供一第二基板130與一第二絕緣層160，第二絕緣層160配置於第二基板130上。然後，請參照圖8D，於第二絕緣層160上形成第二電極圖案層146。
之後，請再次參照圖8D，於第二電極圖案層146上形成多個第二熱電柱142b，第二熱電柱142b耦接至第二電極圖案層146。第二熱電柱142b的材質包括一第二型熱電材料(例如N型或P型半導體材料)。此外，於本實施例中，可在第二熱電柱142b之遠離第二絕緣層160的一端配置銲料820。另外，在本實施例中，可在形成第二熱電柱142b的同時，在第二絕緣層160上形成一密封牆190，且密封牆190環繞第二熱電柱142b。密封牆190的材質例如與第二熱電柱142b相同、或者是樹脂。在其他未繪示之實施例中，密封牆190也可以是與第一熱電柱142a同時形成。
之後，請參照圖8E，將第二基板130配置於第一基板110上，以使第一熱電柱142a與第二熱電柱142b位於第一電極圖案層144與第二電極圖案層146之間，且第一熱電柱142a與第二熱電柱142b藉由第一電極圖案層144與第二電極圖案層146相互串聯而構成一熱電耦模組140。詳細而言，第一熱電柱142a可藉由銲料810與第二電極圖案層146連接，而第二熱電柱142b可藉由銲料820與第一電極圖案層144連接。
此外，在本實施例中，在將第二基板130配置於第一基板110上的同時，亦將密封牆190配置於第一絕緣層150上，此時，密封牆190、第一基板110與第二基板130之間形成一密封腔室A。形成密封腔室A的方法例是如是在真空環境下將第二基板130配置於第一基板110上。
然後，請參照圖8F，在本實施例中，可在金屬墊170上分別形成多個導電凸塊180，導電凸塊180可經由金屬墊170耦接至導電通孔120，而熱電耦模組140可藉由這些導電凸塊180耦接至外界電源。
綜上所述，本發明之熱電元件是以導電通孔耦接至外部電源，因此本發明之熱電元件不需如習知技術一般需經由電源線或是焊線耦接至外部電源。如此一來，本發明之熱電元件的體積較小，且易於整合至晶片封裝結構或晶片堆疊結構中。此外，本發明之導電通孔的電源傳輸路徑小於習知技術中的電源線或焊線的電源傳輸路徑，因此熱電元件的元件阻值較低。
此外，本發明之密封牆可將熱電耦模組密封於由第一基板、第二基板與密封牆所構成的密封腔室中，以避免熱電耦模組受到外界環境中的空氣對流以及空氣熱回傳的影響，進而提升熱電耦模組的降溫(或升溫)效果。另外，熱電耦模組可藉由密封牆而隔絕外界環境、或者是後續製程的污染，且密封牆可增加熱電元件的結構強度。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
100‧‧‧熱電元件
102‧‧‧冷端
104‧‧‧熱端
110‧‧‧第一基板
112‧‧‧第一表面
114‧‧‧第二表面
120、330‧‧‧導電通孔
130‧‧‧第二基板
140‧‧‧熱電耦模組
142‧‧‧熱電耦
142a‧‧‧第一熱電柱
142b‧‧‧第二熱電柱
144‧‧‧第一電極圖案層
146‧‧‧第二電極圖案層
150‧‧‧第一絕緣層
160‧‧‧第二絕緣層
170、612a、612b、P1、P2‧‧‧金屬墊
180、322、324、326、422、424‧‧‧導電凸塊
190‧‧‧密封牆
200、300、400、500‧‧‧晶片封裝結構
210‧‧‧承載基板
220、310、410、610a、610b‧‧‧晶片
230、640、710、720‧‧‧導電凸塊
240、520‧‧‧散熱片
250、440‧‧‧黏著層
340、620、630、I‧‧‧絕緣材料
430‧‧‧散熱蓋體
432‧‧‧主體
434‧‧‧導電線路
436‧‧‧絕緣層
510‧‧‧導線
530‧‧‧封裝膠體
600‧‧‧晶片堆疊結構
810、820‧‧‧銲料
A‧‧‧密封腔室
S1‧‧‧第一訊號通孔
S2‧‧‧第二訊號通孔
圖1繪示本發明一實施例之熱電元件的剖面示意圖。
圖2繪示本發明一實施例之晶片封裝結構的剖面示意圖。
圖3繪示本發明一實施例之晶片封裝結構的剖面示意圖。
圖4繪示本發明一實施例之晶片封裝結構的剖面示意圖。
圖5為圖4之晶片封裝結構的一種變化結構的剖面示意圖。
圖6繪示本發明一實施例之晶片堆疊結構的剖面示意圖。
圖7繪示圖6之晶片堆疊結構的一種變化結構的剖面示意圖。
圖8A~圖8F繪示本發明一實施例之熱電元件的製程剖面示意圖。
100‧‧‧熱電元件
110‧‧‧第一基板
112‧‧‧第一表面
114‧‧‧第二表面
120‧‧‧導電通孔
130‧‧‧第二基板
140‧‧‧熱電耦模組
142‧‧‧熱電耦
142a‧‧‧第一熱電柱
142b‧‧‧第二熱電柱
144‧‧‧第一電極
146‧‧‧第二電極
150‧‧‧第一絕緣層
160‧‧‧第二絕緣層
170‧‧‧金屬墊
180‧‧‧導電凸塊
190‧‧‧密封牆
A‧‧‧密封腔室
I‧‧‧絕緣材料

Claims (45)

  1. 一種晶片封裝結構，至少包括：一承載基板；一熱電元件，配置於該承載基板上，該熱電元件至少包括：一第一基板，具有一第一表面以及相對於該第一表面的一第二表面；多個導電通孔，其貫穿該第一基板並分別連接該第一表面與該第二表面；一第二基板，與該第一基板相對配置，其中該第一基板以該第二表面面向該第二基板；一熱電耦模組，配置於該第一基板與該第二基板之間，並且耦接至該些導電通孔；一第一絕緣層，配置於該熱電耦模組與該第一基板之間；一第二絕緣層，配置於該熱電耦模組與該第二基板之間，其中該熱電元件更包括多個金屬墊，配置於該第一基板的該第一表面，並分別連接該些導電通孔；以及一晶片，配置於該熱電元件與該承載基板之間，且該晶片與該熱電元件分別耦接至該承載基板，其中該晶片配置於該第一基板的該第一表面上，並覆蓋該些導電通孔，該晶片耦接至該承載基板，而該些金屬墊經由該晶片耦接至該承載基板。
  2. 如申請專利範圍第1項所述之晶片封裝結構，其中該熱電耦模組包括相互串聯的多個熱電耦。
  3. 如申請專利範圍第1項所述之晶片封裝結構，其中該第一基板為金屬基板或矽基板。
  4. 如申請專利範圍第3項所述之晶片封裝結構，其中該矽基板為晶片。
  5. 如申請專利範圍第1項所述之晶片封裝結構，其中該第二基板為金屬基板或矽基板。
  6. 如申請專利範圍第5項所述之晶片封裝結構，其中該矽基板為晶片。
  7. 如申請專利範圍第1項所述之晶片封裝結構，更包括多個絕緣材料，分別配置於該些導電通孔與該第一基板之間。
  8. 如申請專利範圍第1項所述之晶片封裝結構，更包括一密封牆，環繞該熱電耦模組，並且配置於該第一基板與該第二基板之間，以形成一密封腔室。
  9. 如申請專利範圍第8項所述之晶片封裝結構，其中該密封腔室的內部實質上為真空狀態。
  10. 如申請專利範圍第8項所述之晶片封裝結構，其中該密封牆的材質為熱電材料或樹脂。
  11. 如申請專利範圍第1項所述之熱電元件，更包括一散熱片，配置於該第二基板上。
  12. 如申請專利範圍第1項所述之熱電元件，更包括多個導電凸塊，配置於該些金屬墊上。
  13. 一種晶片封裝結構，至少包括：一承載基板；一熱電元件，配置於該承載基板上，該熱電元件至少包括：一第一基板，具有一第一表面以及相對於該第一表面的一第二表面；多個導電通孔，其貫穿該第一基板並分別連接該第一表面與該第二表面；一第二基板，與該第一基板相對配置，其中該第一基板以該第二表面面向該第二基板；一熱電耦模組，配置於該第一基板與該第二基板之間，並且耦接至該些導電通孔；一第一絕緣層，配置於該熱電耦模組與該第一基板之間；一第二絕緣層，配置於該熱電耦模組與該第二基板之間；以及一晶片，配置於該熱電元件與該承載基板之間，且該晶片與該熱電元件分別耦接至該承載基板，其中該晶片配置於該第一基板的該第一表面上，並暴露出該些導電通孔，且該晶片與該些導電通孔分別耦接至該承載基板。
  14. 如申請專利範圍第13項所述之晶片封裝結構，其中該熱電耦模組包括相互串聯的多個熱電耦。
  15. 如申請專利範圍第13項所述之晶片封裝結構，其中該第一基板為金屬基板或矽基板。
  16. 如申請專利範圍第15項所述之晶片封裝結構，其中該矽基板為晶片。
  17. 如申請專利範圍第13項所述之晶片封裝結構，其中該第二基板為金屬基板或矽基板。
  18. 如申請專利範圍第17項所述之晶片封裝結構，其中該矽基板為晶片。
  19. 如申請專利範圍第13項所述之晶片封裝結構，更包括多個絕緣材料，分別配置於該些導電通孔與該第一基板之間。
  20. 如申請專利範圍第13項所述之晶片封裝結構，更包括一密封牆，環繞該熱電耦模組，並且配置於該第一基板與該第二基板之間，以形成一密封腔室。
  21. 如申請專利範圍第20項所述之晶片封裝結構，其中該密封腔室的內部實質上為真空狀態。
  22. 如申請專利範圍第20項所述之晶片封裝結構，其中該密封牆的材質為熱電材料或樹脂。
  23. 如申請專利範圍第13項所述之晶片封裝結構，其中該熱電元件更包括多個金屬墊，配置於該第一基板的該第一表面，並分別連接該些導電通孔。
  24. 如申請專利範圍第13項所述之晶片封裝結構，更包括多個導電凸塊，配置於該晶片與該承載基板之間以及該些金屬墊與該承載基板之間。
  25. 如申請專利範圍第13項所述之晶片封裝結構，更包括一散熱片，配置於該第二基板上。
  26. 如申請專利範圍第13項所述之晶片封裝結構，其中該晶片配置於該第二基板上，並耦接至該承載基板。
  27. 如申請專利範圍第26項所述之晶片封裝結構，更包括多個導電凸塊，配置於該晶片與該承載基板之間。
  28. 如申請專利範圍第26項所述之晶片封裝結構，更包括一散熱蓋體，配置於該承載基板上，並且罩覆該熱電元件與該晶片，該散熱蓋體內部具有一導電線路，該第一基板上的該些金屬墊耦接至該導電線路，並經由該導電線路耦接至該承載基板。
  29. 如申請專利範圍第26項所述之晶片封裝結構，更包括：一散熱片，配置於該第一基板上；以及多條導線，耦接於該些金屬墊與該承載基板之間。
  30. 如申請專利範圍第29項所述之晶片封裝結構，更包括一封裝膠體，配置於該散熱片與該承載基板之間，並且包封該熱電元件、該晶片與該些導線。
  31. 一種晶片堆疊結構，至少包括：相互堆疊的多個晶片；一熱電元件，配置於任兩相鄰的晶片之間，且該熱電元件包括：一第一基板，具有一第一表面以及相對於該第一表面的一第二表面，更包括貫穿該第一基板的多個第一訊號通孔；多個導電通孔，其貫穿該第一基板並分別連接該 第一表面與該第二表面；一第二基板，與該第一基板相對配置，其中該第一基板以該第二表面面向該第二基板，更包括貫穿該第二基板的多個第二訊號通孔以及多個導電凸塊，該導電凸塊位於該第一基板與該第二基板之間並分別耦接所對應的該第一訊號通孔與該第二訊號通孔，鄰近於該熱電元件之相對兩側的兩晶片係經由該些第一訊號通孔、該些導電凸塊以及該些第二訊號通孔相耦接；一熱電耦模組，配置於該第一基板與該第二基板之間，並且經由該些導電通孔耦接至相鄰的該晶片；一第一絕緣層，配置於該熱電耦模組與該第一基板之間；以及一第二絕緣層，配置於該熱電耦模組與該第二基板之間。
  32. 如申請專利範圍第31項所述之晶片堆疊結構，其中該熱電耦模組包括相互串聯的多個熱電耦。
  33. 如申請專利範圍第31項所述之晶片堆疊結構，其中該第一基板為金屬基板或矽基板。
  34. 如申請專利範圍第33項所述之晶片堆疊結構，其中該矽基板為晶片。
  35. 如申請專利範圍第31項所述之晶片堆疊結構，其中該第二基板為金屬基板或矽基板。
  36. 如申請專利範圍第35項所述之晶片堆疊結構，其 中該矽基板為晶片。
  37. 如申請專利範圍第31項所述之晶片堆疊結構，更包括多個絕緣材料，分別配置於該些導電通孔與該第一基板之間。
  38. 如申請專利範圍第31項所述之晶片堆疊結構，更包括一密封牆，環繞該熱電耦模組，並且配置於該第一基板與該第二基板之間，以形成一密封腔室。
  39. 如申請專利範圍第38項所述之晶片堆疊結構，其中該密封腔室的內部實質上為真空狀態。
  40. 如申請專利範圍第38項所述之晶片堆疊結構，其中該密封牆的材質為熱電材料或樹脂。
  41. 一種熱電元件的製作方法，至少包括：提供一第一基板、多個導電通孔與一第一絕緣層，其中該第一基板具有一第一表面以及相對於該第一表面的一第二表面，該些導電通孔貫穿該第一基板並分別連接該第一表面與該第二表面，該第一絕緣層配置於該第二表面上；於該第一絕緣層上形成一第一電極圖案層，該第一電極圖案層耦接至該些導電通孔；於該第一電極圖案層上形成多個第一熱電柱，且該些第一熱電柱耦接至該第一電極圖案層，該些第一熱電柱的材質包括一第一型熱電材料；提供一第二基板與一第二絕緣層，該第二絕緣層配置於該第二基板上；於該第二絕緣層上形成一第二電極圖案層； 於該第二電極圖案層上形成多個第二熱電柱，且該些第二熱電柱耦接至該第二電極圖案層，該些第二熱電柱的材質包括一第二型熱電材料；將該第二基板配置於該第一基板上，以使該些第一熱電柱與該些第二熱電柱位於該第一電極圖案層與該第二電極圖案層之間，且該些第一熱電柱與該些第二熱電柱藉由該第一電極圖案層與該第二電極圖案層相互串聯而構成一熱電耦模組。
  42. 如申請專利範圍第41項所述之熱電元件的製作方法，更包括在該第一基板與該第二基板之間形成一密封牆，且該密封牆環繞該些第一熱電柱與該些第二熱電柱，其中該密封牆、該第一基板與該第二基板之間形成一密封腔室。
  43. 如申請專利範圍第42項所述之熱電元件的製作方法，其中該密封牆與該些第一熱電柱或該些第二熱電柱同時形成。
  44. 如申請專利範圍第43項所述之熱電元件的製作方法，其中形成該密封腔室的方法包括在真空環境下將該第二基板配置於該第一基板上。
  45. 如申請專利範圍第41項所述之熱電元件的製作方法，更包括在該第一表面上形成多個導電凸塊，且該些導電凸塊與分別耦接至該些導電通孔。
TW097151887A 2008-12-31 2008-12-31 熱電元件及其製程、晶片堆疊結構及晶片封裝結構 TWI405361B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW097151887A TWI405361B (zh) 2008-12-31 2008-12-31 熱電元件及其製程、晶片堆疊結構及晶片封裝結構
US12/640,013 US20100163090A1 (en) 2008-12-31 2009-12-17 Thermoelectric device and fabrication method thereof, chip stack structure, and chip package structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW097151887A TWI405361B (zh) 2008-12-31 2008-12-31 熱電元件及其製程、晶片堆疊結構及晶片封裝結構

Publications (2)

Publication Number Publication Date
TW201025686A TW201025686A (en) 2010-07-01
TWI405361B true TWI405361B (zh) 2013-08-11

Family

ID=42283425

Family Applications (1)

Application Number Title Priority Date Filing Date
TW097151887A TWI405361B (zh) 2008-12-31 2008-12-31 熱電元件及其製程、晶片堆疊結構及晶片封裝結構

Country Status (2)

Country Link
US (1) US20100163090A1 (zh)
TW (1) TWI405361B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI596715B (zh) * 2014-09-12 2017-08-21 矽品精密工業股份有限公司 半導體封裝件及其製法

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7749887B2 (en) * 2007-12-18 2010-07-06 Micron Technology, Inc. Methods of fluxless micro-piercing of solder balls, and resulting devices
US20110132000A1 (en) * 2009-12-09 2011-06-09 Deane Philip A Thermoelectric Heating/Cooling Structures Including a Plurality of Spaced Apart Thermoelectric Components
US20120032350A1 (en) * 2010-08-06 2012-02-09 Conexant Systems, Inc. Systems and Methods for Heat Dissipation Using Thermal Conduits
TWI443882B (zh) * 2010-11-15 2014-07-01 Ind Tech Res Inst 熱電轉換組件及其製造方法
US8604867B2 (en) * 2011-11-28 2013-12-10 Qualcomm Incorporated Energy harvesting in integrated circuit packages
KR101928005B1 (ko) * 2011-12-01 2019-03-13 삼성전자주식회사 열전 냉각 패키지 및 이의 열관리 방법
DE102012105367A1 (de) * 2012-02-24 2013-08-29 O-Flexx Technologies Gmbh Thermoelektrisches Modul und Herstellungsverfahren
JP2013243263A (ja) * 2012-05-21 2013-12-05 Internatl Business Mach Corp <Ibm> ３次元積層パッケージにおける電力供給と放熱（冷却）との両立
US9244107B2 (en) * 2012-11-12 2016-01-26 Marvell World Trade Ltd. Heat sink blade pack for device under test testing
CN104854511B (zh) 2013-02-07 2017-08-25 Asml控股股份有限公司 光刻设备和方法
JP2016012720A (ja) * 2014-06-03 2016-01-21 住友ベークライト株式会社 金属ベース実装基板および金属ベース実装基板実装部材
CN105321898A (zh) * 2014-06-03 2016-02-10 住友电木株式会社 金属基座安装基板以及金属基座安装基板安装部件
FR3030734B1 (fr) * 2014-12-19 2017-01-27 Commissariat Energie Atomique Capteur differentiel de temperature.
KR20160094683A (ko) * 2015-02-02 2016-08-10 엘지이노텍 주식회사 차량용 음료수용장치
WO2016164093A1 (en) * 2015-04-06 2016-10-13 Siemens Industry, Inc. Rail cooling system and method for reducing thermal expansion
CN106920873A (zh) * 2015-12-25 2017-07-04 华为技术有限公司 一种热电制冷模块、集成光接口芯片和通信设备
US11177317B2 (en) 2016-04-04 2021-11-16 Synopsys, Inc. Power harvesting for integrated circuits
US9852971B1 (en) * 2016-06-09 2017-12-26 Advanced Semiconductor Engineering, Inc. Interposer, semiconductor package structure, and semiconductor process
WO2018151176A1 (ja) * 2017-02-15 2018-08-23 日本特殊陶業株式会社 熱電素子内蔵パッケージ
KR102214176B1 (ko) * 2017-03-21 2021-02-09 후지필름 가부시키가이샤 적층 디바이스, 적층체 및 적층 디바이스의 제조 방법
KR20190088701A (ko) * 2018-01-19 2019-07-29 엘지이노텍 주식회사 열전 소자
KR102492530B1 (ko) * 2018-03-13 2023-01-31 삼성전자주식회사 열 방출 소자, 이를 포함하는 반도체 패키지 및 반도체 소자
KR102551744B1 (ko) * 2018-12-20 2023-07-06 엘지이노텍 주식회사 열전 모듈
CN109699120A (zh) * 2019-02-22 2019-04-30 业成科技（成都）有限公司 具高效导热结构的电路板
CN113130731A (zh) * 2019-12-30 2021-07-16 华为技术有限公司 热电制冷器、热电制冷器的制备方法和电子设备
CN114126305B (zh) * 2020-08-28 2024-02-06 威刚科技股份有限公司 控制器装置
CN112242480A (zh) * 2020-09-30 2021-01-19 西南电子技术研究所（中国电子科技集团公司第十研究所） 芯片级电子设备热电制冷方法
CN112599654B (zh) * 2020-12-22 2022-10-25 杭州大和热磁电子有限公司 一种带导电通孔的热电模块
JP2022101219A (ja) * 2020-12-24 2022-07-06 株式会社Kelk 熱電発電モジュール実装基板
US20220342238A1 (en) * 2021-04-23 2022-10-27 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method of manufacturing the same
US20230139175A1 (en) * 2021-11-01 2023-05-04 Micron Technology, Inc. Semiconductor device assemblies including monolithic silicon structures for thermal dissipation and methods of making the same

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030121540A1 (en) * 2001-12-27 2003-07-03 Katsuhiko Onoue Thermoelectric module
TW200514494A (en) * 2003-10-08 2005-04-16 Intel Corp A microelectronic assembly having thermoelectric elements to cool a die and a method of making the same
TW200607127A (en) * 2004-06-22 2006-02-16 Intel Corp Thermoelectric module
US7024865B2 (en) * 2003-07-25 2006-04-11 Kabushiki Kaisha Toshiba Thermoelectric device

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69132779T2 (de) * 1990-04-20 2002-07-11 Matsushita Electric Ind Co Ltd Vakuumisolierter thermoelektrischer Halbleiter und thermoelektrisches Bauelement, das P- und N-Typ thermoelektrische Halbleiter benutzt
US5861666A (en) * 1995-08-30 1999-01-19 Tessera, Inc. Stacked chip assembly
DE69735589T2 (de) * 1996-05-28 2007-01-04 Matsushita Electric Works, Ltd., Kadoma Herstellungsverfahren für einen thermoelektrischen modul
JP3411780B2 (ja) * 1997-04-07 2003-06-03 レーザーテック株式会社 レーザ顕微鏡及びこのレーザ顕微鏡を用いたパターン検査装置
US6586835B1 (en) * 1998-08-31 2003-07-01 Micron Technology, Inc. Compact system module with built-in thermoelectric cooling
JP2002111083A (ja) * 2000-09-29 2002-04-12 Aisin Seiki Co Ltd 熱電モジュール及びその製造方法
US7638705B2 (en) * 2003-12-11 2009-12-29 Nextreme Thermal Solutions, Inc. Thermoelectric generators for solar conversion and related systems and methods
US7589417B2 (en) * 2004-02-12 2009-09-15 Intel Corporation Microelectronic assembly having thermoelectric elements to cool a die and a method of making the same
KR100629679B1 (ko) * 2004-07-01 2006-09-29 삼성전자주식회사 열전 냉각 소자를 갖는 반도체 칩 패키지
US8063298B2 (en) * 2004-10-22 2011-11-22 Nextreme Thermal Solutions, Inc. Methods of forming embedded thermoelectric coolers with adjacent thermally conductive fields
JP4901350B2 (ja) * 2005-08-02 2012-03-21 株式会社東芝 熱電変換装置及びその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030121540A1 (en) * 2001-12-27 2003-07-03 Katsuhiko Onoue Thermoelectric module
US7024865B2 (en) * 2003-07-25 2006-04-11 Kabushiki Kaisha Toshiba Thermoelectric device
TW200514494A (en) * 2003-10-08 2005-04-16 Intel Corp A microelectronic assembly having thermoelectric elements to cool a die and a method of making the same
TW200607127A (en) * 2004-06-22 2006-02-16 Intel Corp Thermoelectric module

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI596715B (zh) * 2014-09-12 2017-08-21 矽品精密工業股份有限公司 半導體封裝件及其製法

Also Published As

Publication number Publication date
US20100163090A1 (en) 2010-07-01
TW201025686A (en) 2010-07-01

Similar Documents

Publication Publication Date Title
TWI405361B (zh) 熱電元件及其製程、晶片堆疊結構及晶片封裝結構
US6317326B1 (en) Integrated circuit device package and heat dissipation device
US7936054B2 (en) Multi-chip package
US6686532B1 (en) Heat sink/heat spreader structures and methods of manufacture
JP6217756B2 (ja) 半導体モジュール
JP6037045B2 (ja) 半導体モジュール
KR20070034006A (ko) 열전 모듈
JP2009295959A (ja) 半導体装置及びその製造方法
JP2008060172A (ja) 半導体装置
TW201740526A (zh) 用於封裝上元件之電路之機械相容的以及導電及導熱的引線架
US20060156737A1 (en) Cooling structure of solid state and formation thereof with integrated package
JP2012089642A (ja) 電子装置、半導体装置、サーマルインターポーザ及びその製造方法
TW201417642A (zh) 連接基板及層疊封裝結構
TWI612625B (zh) 半導體裝置
TWI269414B (en) Package substrate with improved structure for thermal dissipation and electronic device using the same
US7737551B2 (en) Semiconductor power module with SiC power diodes and method for its production
US7952196B1 (en) Affordable high performance high frequency multichip module fabrication and apparatus
TWI495078B (zh) 連接基板及層疊封裝結構
TWI615925B (zh) 半導體裝置
WO2006122505A1 (fr) Conditionnement de circuit intégré et procédé de fabrication idoine
US10038133B2 (en) Differential temperature sensor
CN103050454A (zh) 堆迭封装构造
US8946871B2 (en) Thermal improvement of integrated circuit packages
TWM593659U (zh) 直接導出電子元件熱能的封裝結構
TWI553799B (zh) 半導體封裝結構

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees