KR101343049B1 - 방열 기능을 가지는 반도체 패키지 - Google Patents

방열 기능을 가지는 반도체 패키지 Download PDF

Info

Publication number
KR101343049B1
KR101343049B1 KR1020100054839A KR20100054839A KR101343049B1 KR 101343049 B1 KR101343049 B1 KR 101343049B1 KR 1020100054839 A KR1020100054839 A KR 1020100054839A KR 20100054839 A KR20100054839 A KR 20100054839A KR 101343049 B1 KR101343049 B1 KR 101343049B1
Authority
KR
South Korea
Prior art keywords
semiconductor chip
thermoelectric
substrate
insulating layer
type impurity
Prior art date
Application number
KR1020100054839A
Other languages
English (en)
Other versions
KR20110135106A (ko
Inventor
황선하
Original Assignee
에스티에스반도체통신 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스티에스반도체통신 주식회사 filed Critical 에스티에스반도체통신 주식회사
Priority to KR1020100054839A priority Critical patent/KR101343049B1/ko
Publication of KR20110135106A publication Critical patent/KR20110135106A/ko
Application granted granted Critical
Publication of KR101343049B1 publication Critical patent/KR101343049B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73257—Bump and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

열 방출 효과가 개선된 반도체 패키지가 제공된다. 이를 위해 본 발명은, 기판, 기판 상에 탑재되며, 제 1 면 및 제 1 면과 반대되는 제 2 면을 포함하는 제 1 반도체 칩, 제 1 반도체 칩의 제 1 면과 연결되며, 열전 소자 및 전원부를 포함하는 열전부, 및 제 1 반도체 칩의 제 2 면과 직접 접촉하는 절연층을 포함하고, 열전 소자는, 서로 교대하여 배열된 n-형 및 p-형 불순물 요소들, n-형 및 p-형 불순물 요소들의 상측 및 하측에 배치되며, n-형 및 p-형 불순물 요소들을 전기적으로 직렬 연결하는 복수의 도전 부재들, 및 도전 부재들의 일부와 전원부 사이에 전기적으로 연결된 전력 배선을 포함하는 것을 특징으로 하는 반도체 패키지를 제공한다.

Description

방열 기능을 가지는 반도체 패키지{Semiconductor package having function of heat dissipation}
본 발명은 반도체 패키지에 관한 것으로서, 더욱 상세하게는, 방열 기능을 가지는 반도체 패키지에 관한 것이다.
전자 기술이 발달함에 따라, 전자 장치들이 축소된 크기를 가짐과 동시에 복합 기능을 수행하거나 많은 용량의 메모리를 탑재할 것이 요구된다. 이러한 복합 기능을 수행하는 전자 장치 또는 대용량 메모리 장치에 있어서, 기능 수행 중에 열이 발생하기 용이해지며, 이에 따라 상기 장치들이 제 기능을 원활하게 수행하지 못할 우려가 있다.
본 발명이 이루고자 하는 기술적 과제는, 방열 기능을 가지는 반도체 패키지를 제공하는 것이다.
본 발명의 일 태양에 의한 반도체 패키지가 제공된다. 상기 반도체 패키지는, 기판, 상기 기판 상에 탑재되며, 제 1 면 및 상기 제 1 면과 반대되는 제 2 면을 포함하는 제 1 반도체 칩, 상기 제 1 반도체 칩의 상기 제 1 면과 연결되며, 열전 소자 및 전원부를 포함하는 열전부, 및 상기 제 1 반도체 칩의 상기 제 2 면과 직접 접촉하는 절연층을 포함하고, 상기 열전 소자는, 서로 교대하여 배열된 n-형 및 p-형 불순물 요소들, 상기 n-형 및 p-형 불순물 요소들의 상측 및 하측에 배치되며, 상기 n-형 및 p-형 불순물 요소들을 전기적으로 직렬 연결하는 복수의 도전 부재들, 및 상기 도전 부재들의 일부와 상기 전원부 사이에 전기적으로 연결된 전력 배선을 포함할 수 있다.
상기 반도체 패키지의 일 예에 의하면, 상기 제 1 반도체 칩과 상기 열전부는 서로 직접 접촉할 수 있다. 또한, 상기 절연층은 언더필(underfill), 몰딩 부재, 접착 테이프 중 선택되는 어느 하나 또는 이들의 조합을 포함할 수 있다.
상기 반도체 패키지의 다른 예에 의하면, 상기 반도체 패키지는 상기 기판, 상기 제 1 반도체 칩, 상기 열전부, 및 상기 절연층을 둘러싸는 몰딩 부재를 더 포함할 수 있다.
상기 반도체 패키지의 다른 예에 의하면, 상기 열전부는 상기 제 1 반도체 칩과 상기 기판 사이에 개재될 수 있다. 이 경우, 상기 절연층과 상기 몰딩 부재는 동일한 물질로 형성될 수 있다. 또한, 상기 반도체 패키지는 상기 제 1 반도체 칩 상에 적층된 제 2 반도체 칩을 더 포함하고, 상기 절연층은 상기 제 1 반도체 칩과 상기 제 2 반도체 칩 사이에 개재될 수 있다.
상기 반도체 패키지의 다른 예에 의하면, 상기 제 1 반도체 칩은 상기 열전부와 상기 기판 사이에 개재될 수 있다. 이 경우, 상기 반도체 패키지는 상기 기판 상에 적층된 제 2 반도체 칩을 더 포함하고, 상기 절연층은 상기 제 1 반도체 칩과 상기 제 2 반도체 칩 사이에 개재될 수 있다.
상기 반도체 패키지의 다른 예에 의하면, 상기 열전부는 상기 제 1 면과 연결된 냉각면, 및 상기 냉각면과 반대되는 발열면을 포함할 수 있다. 나아가, 상기 열전부는 상기 냉각면에서 발생한 열을 상기 발열면으로 전달하도록 구성될 수 있다.
상기 반도체 패키지의 다른 예에 의하면, 상기 몰딩 부재는 상기 발열면을 노출시킬 수 있고, 상기 반도체 패키지는 상기 열전부의 상기 발열면과 접촉하는 히트 싱크를 더 포함할 수 있다.
본 발명의 실시예들에 따른 반도체 패키지는, 패키지에서 열전 소자를 사용하여 패키지에서 발생하는 열을 효율적으로 방출할 수 있다. 따라서 열로 인한 패키지 내부의 효율 저하를 방지할 수 있으며, 패키지의 신뢰성이 향상되고, 반도체 칩 등 내부 재료의 수명이 개선될 수 있다.
도 1은 본 발명의 기술적 사상에 의한 일부 실시예들에 따른 반도체 패키지를 개략적으로 나타낸 단면도이다.
도 2는 본 발명의 기술적 사상에 의한 다른 실시예들에 따른 반도체 패키지를 개략적으로 나타낸 단면도이다.
도 3은 도 1의 열전 모듈의 작동원리를 설명하는 개략도이다.
도 4는 도 1의 열전 모듈의 일 예를 개략적으로 도시한 사시도이다.
도 5은 본 발명의 기술적 사상에 의한 다른 실시예들에 따른 반도체 패키지를 개략적으로 나타낸 단면도이다.
도 6은 본 발명의 기술적 사상에 의한 다른 실시예들에 따른 반도체 패키지를 개략적으로 나타낸 단면도이다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다.
본 발명의 실시예들은 당해 기술 분야에서 통상의 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위하여 제공되는 것이며, 아래의 실시예들은 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래의 실시예들로 한정되는 것은 아니다. 오히려, 이들 실시예는 본 개시를 더욱 충실하고 완전하게 하며 당업자에게 본 발명의 사상을 완전하게 전달하기 위하여 제공되는 것이다.
본 명세서에서 사용된 용어는 특정 실시예를 설명하기 위하여 사용되며, 본 발명을 제한하기 위한 것이 아니다. 본 명세서에서 사용된 바와 같이 단수 형태는 문맥상 다른 경우를 분명히 지적하는 것이 아니라면, 복수의 형태를 포함할 수 있다. 또한, 본 명세서에서 사용되는 경우 “포함한다(comprise)” 및/또는 “포함하는(comprising)”은 언급한 형상들, 숫자, 단계, 동작, 부재, 요소 및/또는 이들 그룹의 존재를 특정하는 것이며, 하나 이상의 다른 형상, 숫자, 동작, 부재, 요소 및/또는 그룹들의 존재 또는 부가를 배제하는 것이 아니다. 본 명세서에서 사용된 바와 같이, 용어 “및/또는”은 해당 열거된 항목 중 어느 하나 및 하나 이상의 모든 조합을 포함한다.
본 명세서에서 제 1, 제 2 등의 용어가 다양한 부재, 영역 및/또는 부위들을 설명하기 위하여 사용되지만, 이들 부재, 부품, 영역, 층들 및/또는 부위들은 이들 용어에 의해 한정되어서는 안됨은 자명하다. 이들 용어는 특정 순서나 상하, 또는 우열의 의미하지 않으며, 하나의 부재, 영역 또는 부위를 다른 부재, 영역 또는 부위와 구별하기 위하여만 사용된다. 따라서, 이하 상술할 제 1 부재, 영역 또는 부위는 본 발명의 가르침으로부터 벗어나지 않고서도 제 2 부재, 영역 또는 부위를 지칭할 수 있다.
이하, 본 발명의 실시예들은 본 발명의 이상적인 실시예들을 개략적으로 도시하는 도면들을 참조하여 설명한다. 도면들에 있어서, 예를 들면, 제조 기술 및/또는 공차에 따라, 도시된 형상의 변형들이 예상될 수 있다. 따라서, 본 발명의 실시예는 본 명세서에 도시된 영역의 특정 형상에 제한된 것으로 해석되어서는 아니 되며, 예를 들면 제조상 초래되는 형상의 변화를 포함하여야 한다.
도 1은 본 발명의 기술적 사상에 의한 일부 실시예들에 따른 반도체 패키지를 개략적으로 나타낸 단면도들이다.
도 1을 참조하면, 반도체 패키지는 기판(1), 제 1 반도체 칩(410), 열전부(70), 절연층(3), 및 봉지재(5)를 포함할 수 있다.
기판은(1) 에폭시 수지, 폴리이미드 수지, 비스말레마이드 트리아진(BT) 수지, FR-4(Flame Retardant 4), FR-5, 세라믹, 실리콘, 또는 유리를 포함할 수 있으나, 이는 예시적이며, 본 발명은 이에 한정되는 것은 아니다. 또한, 기판(1)은 단일층이거나 또는 그 내부에 배선 패턴들을 포함하는 다층 구조를 포함할 수 있다. 예를 들어, 기판(1)은 하나의 강성(Rigid) 평판이거나, 복수의 강성 평판이 접착되어 형성되거나, 얇은 가요성 인쇄회로기판과 강성 평판이 접착되어 형성될 수 있다. 서로 접착되는 복수의 강성 평판들, 또는 인쇄회로기판들은 배선 패턴을 각각 포함할 수 있다. 또한, 기판(1)은 LTCC(low temperature co-fired ceramic) 기판일 수 있다. 상기 LTCC 기판은 복수의 세라믹 층이 적층되고, 그 내부에 배선 패턴을 포함할 수 있다.
제 1 반도체 칩(410)은 기판(1) 상에 탑재될 수 있다. 제 1 반도체 칩(410)은 제 1 면(11) 및 제 1 면(11)과 반대되는 제 2 면(12)을 포함할 수 있다. 열전부(70)는 제 1 반도체 칩(410)의 제 1 면(11)과 연결될 수 있고, 절연층(3)은 제 1 반도체 칩(410)의 제 2 면(12)과 연결될 수 있다. 더욱 구체적으로, 열전부(70)는 열전도성이 뛰어난 접착 테이프(7)를 통해 제 1 반도체 칩(410)의 제 1 면(11)과 연결될 수 있다. 또한, 절연층(3)은 제 1 반도체 칩(410)의 제 2 면(12)과 직접 접촉할 수 있다.
상기 접착 테이프는 상용화된 공지의 유리 테이프, 실리콘 테이프, 테프론 테이프, 스테인리스 호일 테이프, 세라믹 테이프 등과 같은 고온 테이프일 수 있다. 또한, 상기 접착 테이프는 산화 알루미늄, 질화 알루미늄, 실리콘 산화물, 베릴륨 산화물을 포함하는 테이프일 수도 있다.
기판(1), 열전부(70), 및 제 1 반도체 칩(410)간의 전기적 연결을 위해, 솔더(8)가 사용될 수 있다. 상기 솔더(8)는 납(Pb), 납/주석(Pb/Sn), 주석/은(Sn/Ag), 납/주석/은(Pb/Sn/Ag)와 같은 금속을 포함할 수 있다. 그러나 본 발명은 이에 제한되는 것은 아니며, 기판(1), 열전부(70), 및 제 1 반도체 칩(410)간의 전기적 연결을 위해 와이어 본딩, 플립 칩 본딩, 관통 실리콘 비아(through silicon via) 기술 등이 사용될 수 있다.
열전부(70)는 열전 모듈(72)과 열전 모듈 전원부(74)를 포함할 수 있다. 열전 모듈 전원부(74)는 기판(1)과 유선 또는 무선으로 전기적 연결되어, 기판(1)으로부터 전력을 공급받을 수 있다. 열전 모듈(72)은 열전 모듈 전원부(74)로부터 전력을 공급받아 열흐름을 생성할 수 있다. 열전 모듈(72)에 의하여, 기저부(10) 상에 실장되는 반도체 칩(410) 등의 동작에 의하여 발생하는 열은 열전 모듈(72)을 통하여 외부로 방출될 수 있다.
예를 들어, 열전부(70)는 제 1 반도체 칩(410)과 기판(1) 사이에 개재될 수 있다. 이 경우, 열전부(70) 내 열전 모듈(72)은 반도체 칩(410)에서 발생된 열을 기판(1)으로 전달하도록 구성될 수 있다. 즉, 열전부(70)는 제 1 면(11)과 연결된 냉각면(21) 및 냉각면(21)과 반대되는 발열면(22)을 포함하고, 냉각면(21)에서 발생하는 열을 발열면(22)으로 전달하도록 구성될 수 있다. 열전 모듈(72)에 대하여는 도 3 및 도 4를 참조하여 하기에 상세하게 설명하기로 한다.
몰딩 부재(5)는 기판(1), 제 1 반도체 칩(410), 열전부(70), 및 절연층(3)을 둘러쌀 수 있다. 특히, 열전부(70)가 제 1 반도체 칩(410)과 기판(1) 사이에 개재될 경우, 몰딩 부재(5)는, 기판(1)의 상면 일부와 제 1 반도체 칩(410), 열전부(70) 및 절연층(3)의 측면들을 직접 둘러쌀 수 있다.
절연층(3)은 솔더, 금속 에폭시, 금속 페이스트, 수지계 에폭시, 또는 내열성이 우수한 접착 테이프일 수 있다. 또한, 절연층(3)은 언더필, 몰딩 부재, 접착 테이프 중 선택되는 어느 하나 또는 이들의 조합을 포함할 수도 있다. 본 실시예의 경우 몰딩 부재(5)는 절연층(3)과 동일한 물질로, 절연층(3)과 동시에, 동일한 공정으로 형성된 경우를 도시하지만, 본 발명이 이에 한정되는 것은 아니다.
도 2는 본 발명의 기술적 사상에 의한 다른 실시예들에 따른 반도체 패키지를 개략적으로 나타낸 단면도들이다. 이 실시예들에 따른 반도체 패키지는, 도 1의 반도체 패키지를 일부 변형한 것이다. 이하 중복되는 설명은 생략하기로 한다.
제 1 반도체 칩(410)은 열전부(70)와 기판(1) 사이에 개재될 수 있다. 또한, 절연층(3)은 제 1 반도체 칩(410)과 기판(1) 사이에 개재될 수 있다. 이 경우, 열전부(70) 내 열전 모듈(72)은 반도체 칩(410)에서 발생된 열을 외부로 전달하도록 구성될 수 있다. 즉, 열전부(70)는 제 1 면(11)과 연결된 냉각면(21)에서 발생한 열을 발열면(22)으로 전달하도록 구성될 수 있다. 나아가, 몰딩 부재는 발열면(22)을 노출시킬 수 있고, 따라서 발열면(22)으로 전달된 열은 외부로 방출될 수 있다.
비록 도면에 도시하지는 않았지만, 반도체 패키지는 발열면(22)과 접촉하는 히트 싱크(도 6의 90)를 더 포함할 수도 있다. 이에 대해서는 도 6에서 상세히 설명하기로 한다.
도 3은 도 1의 열전 모듈(72)의 작동원리를 설명하는 개략도이다.
도 3을 참조하면, 열전 모듈(72)은 n-형 불순물 요소(721)와 p-형 불순물 요소(722)가 전기적으로 연결되어 있다. n-형 불순물 요소(721)와 p-형 불순물 요소(722)는 그 상부에서 상측 도전 부재(725)에 의하여 서로 전기적으로 연결되며, 그 하부에서 서로 이격되어 하측 도전 부재(726)를 통하여 외부 전원(190)과 연결된다. n-형 불순물 요소(721) 및 p-형 불순물 요소(722)와 대향하는 상측 도전 부재(725)와 하측 도전 부재(726)의 상측과 하측에는 각각 세라믹과 같은 절연부재들(727, 728)이 부착된다. n-형 불순물 요소(721)는 실리콘 또는 실리콘-게르마늄과 같은 매질에 n-형 불순물을 더 포함하도록 구성된다. 이러한 n-형 불순물은 질소(N), 인(P), 비소(As), 안티몬(Sb), 비스무트(Bi), 황(S), 셀렌(Se), 텔루륨(Te), 또는 폴로늄(Po) 중 하나 또는 그 이상을 포함한다. 또한 p-형 불순물 요소(722)는 실리콘 또는 실리콘-게르마늄과 같은 매질에 p-형 불순물을 더 포함하도록 구성된다. 이러한 p-형 불순물은 붕소(B), 알루미늄(Al), 갈륨(Ga), 인듐(In), 탈륨(Tl), 아연(Zn), 카드뮴(Cd), 또는 수은(Hg) 중 하나 또는 그 이상을 포함한다. 또한, n-형 불순물 요소(721)와 p-형 불순물 요소(722) 상용화된 텔로오르화 비스무스(Bi2Te3) 또는 텔로오르화 납(PbTe)을 이용하여 구성될 수 있다.
열전 모듈 전원부(74)에 의하여 n-형 불순물 요소(721)와 p-형 불순물 요소(722)에 직류 전류가 인가되면, 전류 흐름의 방향에 대하여 전자는 반대 방향으로 이동하고, 반면 정공은 동일한 방향으로 이동한다. 이에 따라 n-형 불순물 요소(721)에서는 주 캐리어는 전자들이고, 전자들은 전류의 방향과는 반대인 하향 방향, 즉 상측 도전 부재(725)에 인접한 영역으로부터 하측 도전 부재(726)에 인접한 영역으로 이동한다. 반면, p-형 불순물 요소(722)에서는 주 캐리어는 정공들이고, 정공들은 전류의 방향과 같은 방향인 하향 방향, 즉 상측 도전 부재(725)에 인접한 영역으로부터 하측 도전 부재(726)에 인접한 영역으로 이동한다. 결과적으로, 상기 전자들과 상기 정공들의 이동방향은 동일하다. 인가된 상기 직류 전류에 의하여, 상기 전자들과 상기 정공들은 열을 전달하는 매개체가 되며, 열의 전달방향은 도시된 화살표와 같다. 이와 같이, 서로 다른 고체 또는 반도체를 횡단하여 전류를 인가할 때, 주울 열(joule heat)과는 다른 발열 또는 흡열이 발생하는 현상을 펠티어 효과(Peltier effect)라고 한다. 통상적으로, 이러한 펠티어 효과는 다른 물질들, 예를 들어 금속과 반도체와 같은 물질들이 서로 접합(junction)을 형성하는 경우의 전류 흐름에 따른 열의 이동을 지칭한다. 즉, 기전력에 의하여 이동하는 자유전자가 보다 높은 페르미 에너지 준위로 이동하기 위하여 에너지를 흡수하는 과정에서, 가장 구하기 쉬운 열에너지를 흡수하여 이종함으로써 전자를 내어주는 편에서는 지속적으로 열이 흡수되고, 반대쪽에서는 지속적으로 열이 방출된다. 따라서, 도 2에서는 n-형 불순물 요소(721)가 상측 도전 부재(725) 및 하측 도전 부재(726)와 접합을 형성하게 되고, 또한 p-형 불순물 요소(722)가 상측 도전 부재(725) 및 하측 도전 부재(726)와 별개의 접합을 형성하게 된다. 결과적으로, 상술한 바와 같은 열의 전달에 의하여 상측 도전 부재(725)는 저온부가 되고 하측 도전 부재(726)는 고온부가 된다.
상측 도전 부재(725) 상에는 도 1에 도시된 바와 같이 기저부(10)가 위치하고, 기저부(10) 상에 실장되는 반도체 칩(410) 등의 동작에 의하여 발생한 열은 상술한 원리에 의하여 n-형 불순물 요소(721) 및 p-형 불순물 요소(722)를 통하여 하측 도전 부재(726) 방향으로 이동하고, 이어서 외부로 방출된다.
이러한 열전 모듈(72)은 다음과 같은 장점을 가진다. 첫째, 둘째, 작동을 위한 기계적 장치를 요구하지 않으므로 취급이 용이하고, 소형화 및 경량화가 가능하고, 모양을 자유롭게 변형시킬 수 있고, 진동이나 소음이 없으며, 수명이 길고 높은 신뢰성을 가진다. 가능하다. 둘째, 전류 방향을 바꿈에 따라 용이하게 냉각 영역과 가열 영역의 치환이 가능하며, 온도 대응성이 우수하고, 상온에서의 온도제어가 가능하다. 셋째, CFC와 같은 냉매를 사용하지 않으므로 친환경적이고 우수한 내구성을 가진다.
도 4는 도 1의 열전 모듈(72)의 일 예를 개략적으로 도시한 사시도이다.
도 4를 참조하면, 열전 모듈(72)은 불순물 요소 배열부(723), 도전 부재들(725, 726), 전력 배선(729), 및 절연 부재들(727, 728)을 포함한다. 불순물 요소 배열부(723)에는 도 2에 상술한 바와 같은 복수의 n-형 불순물 요소들(721)과 복수의 p-형 불순물 요소들(722)이 서로 교대하여 배열된다. 복수의 도전 부재들(725, 726)은 불순물 요소 배열부의 상측 및 하측에 각각 위치하는 상측 도전 부재들(725) 및 하측 도전 부재들(726)을 포함한다. 복수의 도전 부재들(725, 726)은 복수의 n-형 불순물 요소들(721)과 복수의 p-형 불순물 요소들(722)을 전기적으로 직렬 연결한다. 복수의 도전 부재들(725, 726)은 알루미늄, 알루미늄 합금, 구리, 구리 합금, 니켈, 니켈 합금 또는 이들의 조합을 포함할 수 있다. 전력 배선(729)은 열전 모듈 전원부(74)와 전기적으로 연결되고, 또한 도전 부재들(725, 726)의 일부와 전기적으로 연결됨으로써, 열전 모듈 전원부(74)로부터 상기 불순물 요소 배열부(723)에 직류 전류를 인가한다. 또한 절연 부재들(727, 728)은 불순물 요소 배열부(723)와 대향하는 복수의 도전부재들(725, 726)의 상측 및 하측에 각각 부착된다. 이러한 구성에 의하여, 전력 배선(729)을 통하여 인가된 직류 전류는 n-형 불순물 요소들(721)과 p-형 불순물 요소들(722)을 교대로 통과하게 된다. 이에 따라 도 2를 참조하여 상술한 바와 같은 펠티어 효과에 의하여, 상측 도전 부재들(725)로부터 하측 도전 부재들(726)의 방향으로 열을 전달하여 결과적으로 외부로 방출하게 한다.
도 5은 본 발명의 기술적 사상에 의한 다른 실시예들에 따른 반도체 패키지를 개략적으로 나타낸 단면도이다. 본 실시예들에 따른 반도체 패키지들은 도 1의 반도체 패키지를 일부 변형한 것이다. 따라서 중복되는 설명은 생략하기로 한다.
도 5를 참조하면, 제 1 반도체 칩(410)은 열전부(70)와 직접 접촉할 수 있다. 더욱 구체적으로, 제 1 반도체 칩(410)의 제 1 면(11)은 열전부(70)의 냉각면(21)과 직접 접촉할 수 있다. 즉, 제 1 반도체 칩(410)과 열전부(70)는 별도의 칩으로 구현되지 않고, 단일 칩에 함께 구현될 수 있다.
또한, 반도체 패키지는 제 2 반도체 칩(420) 및 제 3 반도체 칩(430)을 더 포함할 수 있다. 제 2 반도체 칩(420) 및 제 3 반도체 칩(430)은 제 1 반도체 칩 상에 순차적으로 적층될 수 있다. 이 경우 절연층(3)은 제 1 반도체 칩(410)과 제 2 반도체 칩(420) 사이에 직접 개재될 수 있다.
도 6은 본 발명의 기술적 사상에 의한 다른 실시예들에 따른 반도체 패키지를 개략적으로 나타낸 단면도이다. 본 실시예들에 따른 반도체 패키지들은 도 2의 반도체 패키지를 일부 변형한 것이다. 따라서 중복되는 설명은 생략하기로 한다.
도 6을 참조하면, 제 1 반도체 칩(410)은 열전부(70)와 직접 접촉할 수 있다. 더욱 구체적으로, 제 1 반도체 칩(410)의 제 1 면(11)은 열전부(70)의 냉각면(21)과 직접 접촉할 수 있다. 즉, 제 1 반도체 칩(410)과 열전부(70)는 별도의 칩으로 구현되지 않고, 단일 칩에 함께 구현될 수 있다.
또한, 반도체 패키지는 제 2 반도체 칩(420) 및 히트 싱크(90)를 더 포함할 수 있다. 제 2 반도체 칩(420)은 기판(1) 상에 적층될 수 있고, 더욱 구체적으로, 기판(1)과 제 1 반도체 칩(410) 사이에 개재될 수 있다. 이 경우 절연층(3)은 제 1 반도체 칩(410)과 제 2 반도체 칩(420) 사이에 직접 개재될 수 있다.
도 2에서 설명한 바와 같이, 히트 싱크(90)는 솔더, 금속 에폭시, 금속 페이스트, 수지계 에폭시, 또는 내열성이 우수한 접착 테이프(미도시)에 의하여 열전부(70)의 발열면(22) 및 몰딩 부재(5)의 상면과 부착될 수 있다. 따라서, 열전부(70)는 제 1 반도체 칩(410) 및 제 2 반도체 칩(420)에서 발생하는 열을 히트 싱크(90)로 전달할 수 있다.
히트 싱크(90)는 금속, 금속 질화물, 세라믹, 수지, 또는 이들의 조합을 포함할 수 있다. 예를 들어, 히트 싱크(90)는 알루미늄, 알루미늄 합금, 구리, 구리 합금, 알루미늄 산화물(Al2O3), 베릴륨 산화물(BeO), 알루미늄 질화물(AlN), 실리콘 질화물(SiN), 에폭시계 수지, 또는 이들의 조합을 포함할 수 있다. 또한, 히트 싱크(90)는 보다 효과적인 열 방사를 위하여 다양한 치수와 형상을 가질 수 있다.
본 발명을 명확하게 이해시키기 위해 첨부한 도면의 각 부위의 형상은 예시적인 것으로 이해하여야 한다. 도시된 형상 외의 다양한 형상으로 변형될 수 있음에 주의하여야 할 것이다. 도면들에 기재된 동일한 번호는 동일한 요소를 지칭한다.
이상에서 설명한 본 발명이 전술한 실시예 및 첨부된 도면에 한정되지 않으며, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것은, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.

Claims (11)

  1. 기판;
    상기 기판 상에 탑재되며, 제 1 면 및 상기 제 1 면과 반대되는 제 2 면을 포함하는 제 1 반도체 칩;
    상기 제 1 반도체 칩의 상기 제 1 면과 연결되며, 열전 소자 및 전원부를 포함하는 열전부; 및
    상기 제 1 반도체 칩의 상기 제 2 면과 직접 접촉하는 절연층을 포함하고,
    상기 열전 소자는,
    서로 교대하여 배열된 n-형 및 p-형 불순물 요소들;
    상기 n-형 및 p-형 불순물 요소들의 상측 및 하측에 배치되며, 상기 n-형 및 p-형 불순물 요소들을 전기적으로 직렬 연결하는 복수의 도전 부재들; 및
    상기 도전 부재들의 일부와 상기 전원부 사이에 전기적으로 연결된 전력 배선을 포함하는 것을 특징으로 하는 반도체 패키지.
  2. 제 1 항에 있어서,
    상기 제 1 반도체 칩과 상기 열전부는 서로 직접 접촉하는 것을 특징으로 하는 반도체 패키지.
  3. 제 1 항에 있어서,
    상기 절연층은 언더필(underfill), 몰딩 부재, 접착 테이프 중 선택되는 어느 하나 또는 이들의 조합을 포함하는 것을 특징으로 하는 반도체 패키지.
  4. 제 1 항에 있어서,
    상기 기판, 상기 제 1 반도체 칩, 상기 열전부, 및 상기 절연층을 둘러싸는 몰딩 부재를 더 포함하는 것을 특징으로 하는 반도체 패키지.
  5. 제 4 항에 있어서,
    상기 열전부는 상기 제 1 반도체 칩과 상기 기판 사이에 개재되는 것을 특징으로 하는 반도체 패키지.
  6. 제 5 항에 있어서,
    상기 절연층과 상기 몰딩 부재는 동일한 물질로 형성된 것을 특징으로 하는 반도체 패키지.
  7. 제 5 항에 있어서,
    상기 제 1 반도체 칩 상에 적층된 제 2 반도체 칩을 더 포함하고,
    상기 절연층은 상기 제 1 반도체 칩과 상기 제 2 반도체 칩 사이에 개재된 것을 특징으로 하는 반도체 패키지.
  8. 제 4 항에 있어서,
    상기 제 1 반도체 칩은 상기 열전부와 상기 기판 사이에 개재되는 것을 특징으로 하는 반도체 패키지.
  9. 제 8 항에 있어서,
    상기 기판 상에 적층된 제 2 반도체 칩을 더 포함하고,
    상기 절연층은 상기 제 1 반도체 칩과 상기 제 2 반도체 칩 사이에 개재된 것을 특징으로 하는 반도체 패키지.
  10. 제 8 항에 있어서,
    상기 열전부는,
    상기 제 1 면과 연결된 냉각면; 및
    상기 냉각면과 반대되는 발열면을 포함하고,
    상기 열전부는 상기 냉각면에서 발생한 열을 상기 발열면으로 전달하도록 구성되며,
    상기 몰딩 부재는 상기 발열면을 노출시키는 것을 특징으로 하는 반도체 패키지.
  11. 제 10 항에 있어서,
    상기 열전부의 상기 발열면과 접촉하는 히트 싱크를 더 포함하는 것을 특징으로 하는 반도체 패키지.
KR1020100054839A 2010-06-10 2010-06-10 방열 기능을 가지는 반도체 패키지 KR101343049B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100054839A KR101343049B1 (ko) 2010-06-10 2010-06-10 방열 기능을 가지는 반도체 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100054839A KR101343049B1 (ko) 2010-06-10 2010-06-10 방열 기능을 가지는 반도체 패키지

Publications (2)

Publication Number Publication Date
KR20110135106A KR20110135106A (ko) 2011-12-16
KR101343049B1 true KR101343049B1 (ko) 2013-12-18

Family

ID=45502143

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100054839A KR101343049B1 (ko) 2010-06-10 2010-06-10 방열 기능을 가지는 반도체 패키지

Country Status (1)

Country Link
KR (1) KR101343049B1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102800636B (zh) * 2012-08-28 2015-02-18 中国科学院微电子研究所 电子元件封装体及其制造方法
KR20170026847A (ko) 2015-08-31 2017-03-09 성균관대학교산학협력단 자동제동기능을 구비하는 유모차
CN108511404B (zh) * 2017-02-28 2020-03-10 华为技术有限公司 芯片封装系统
CN115513154A (zh) * 2022-10-28 2022-12-23 维沃移动通信有限公司 芯片组件、电子设备和芯片组件的制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3855576B2 (ja) 2000-02-15 2006-12-13 松下電器産業株式会社 半導体装置
KR100716865B1 (ko) 2001-07-28 2007-05-09 앰코 테크놀로지 코리아 주식회사 반도체패키지
JP4001104B2 (ja) 1994-06-20 2007-10-31 ヤマハ株式会社 半導体装置
JP4412542B2 (ja) 2004-09-15 2010-02-10 セイコーインスツル株式会社 封止型電子部品、回路基板及び電子機器

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4001104B2 (ja) 1994-06-20 2007-10-31 ヤマハ株式会社 半導体装置
JP3855576B2 (ja) 2000-02-15 2006-12-13 松下電器産業株式会社 半導体装置
KR100716865B1 (ko) 2001-07-28 2007-05-09 앰코 테크놀로지 코리아 주식회사 반도체패키지
JP4412542B2 (ja) 2004-09-15 2010-02-10 セイコーインスツル株式会社 封止型電子部品、回路基板及び電子機器

Also Published As

Publication number Publication date
KR20110135106A (ko) 2011-12-16

Similar Documents

Publication Publication Date Title
US8552541B2 (en) Power device packages having thermal electric modules using peltier effect and methods of fabricating the same
US6981380B2 (en) Thermoelectric cooling for microelectronic packages and dice
CN103187372B (zh) 芯片封装结构
US20090175035A1 (en) Light source module and method for manufacturing same
US20090153007A1 (en) Light source module and method for manufacturing same
US20090167134A1 (en) Light source module with high heat-dissipation efficiency
KR102434261B1 (ko) 열변환장치
US20120314369A1 (en) Package carrier and package structure
KR101343049B1 (ko) 방열 기능을 가지는 반도체 패키지
KR100769527B1 (ko) 임베디드 인쇄회로기판 및 그 제조방법
US8664509B2 (en) Thermoelectric apparatus and method of fabricating the same
US20200312741A1 (en) Thermoelectric cooler to enhance thermal-mechanical package performance
KR100663117B1 (ko) 열전 모듈
US7943430B2 (en) Semiconductor device with heat sink and method for manufacturing the same
KR101418455B1 (ko) 방열 기능을 가지는 기판
KR102343090B1 (ko) 열전 모듈
KR20100000439A (ko) 열전소자를 이용한 반도체 패키지
KR101423132B1 (ko) 반도체 패키지
CN1822354A (zh) 固态冷却结构与其整合至封装元件的形成方法
JP2018032687A (ja) 熱電モジュール
JP3623178B2 (ja) 熱電変換モジュール一体型パッケージ
KR20030011159A (ko) 반도체패키지
KR101381947B1 (ko) 열전 반도체 일체형 ｌｅｄ 모듈
JP2013084874A (ja) 熱電モジュール
CN215912280U (zh) 线路板

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20161116

Year of fee payment: 4