KR20180105725A - 패키징된 반도체 다이에 대한 내열 확산을 위한 장치 및 방법 - Google Patents

패키징된 반도체 다이에 대한 내열 확산을 위한 장치 및 방법 Download PDF

Info

Publication number
KR20180105725A
KR20180105725A KR1020187026296A KR20187026296A KR20180105725A KR 20180105725 A KR20180105725 A KR 20180105725A KR 1020187026296 A KR1020187026296 A KR 1020187026296A KR 20187026296 A KR20187026296 A KR 20187026296A KR 20180105725 A KR20180105725 A KR 20180105725A
Authority
KR
South Korea
Prior art keywords
die
barrier
heat spreader
dies
stack
Prior art date
Application number
KR1020187026296A
Other languages
English (en)
Other versions
KR102284598B1 (ko
Inventor
데이비드 알. 헴브리
Original Assignee
마이크론 테크놀로지, 인크.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마이크론 테크놀로지, 인크. filed Critical 마이크론 테크놀로지, 인크.
Publication of KR20180105725A publication Critical patent/KR20180105725A/ko
Application granted granted Critical
Publication of KR102284598B1 publication Critical patent/KR102284598B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3675—Cooling facilitated by shape of device characterised by the shape of the housing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/40—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs
    • H01L23/4006—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs with bolts or screws
    • H01L23/4012—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs with bolts or screws for stacked arrangements of a plurality of semiconductor devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/40—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs
    • H01L23/4006—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs with bolts or screws
    • H01L2023/4037—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs with bolts or screws characterised by thermal path or place of attachment of heatsink
    • H01L2023/405—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs with bolts or screws characterised by thermal path or place of attachment of heatsink heatsink to package
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/40—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs
    • H01L23/4006—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs with bolts or screws
    • H01L2023/4037—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs with bolts or screws characterised by thermal path or place of attachment of heatsink
    • H01L2023/4068—Heatconductors between device and heatsink, e.g. compliant heat-spreaders, heat-conducting bands
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06568—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices decreasing in size, e.g. pyramidical stack
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06589—Thermal management, e.g. cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

패키징된 반도체 다이에 대한 내열 확산을 위한 장치 및 방법이 본 명세서에 개시된다. 예시적 장치는 스택 내 복수의 다이, 복수의 다이를 지지하는 하부 다이, 장벽 및 열 확산기를 포함할 수 있다. 하부 다이의 일부분은 복수의 다이 너머까지 뻗어 있을 수 있고 복수의 다이 너머까지 뻗어 있는 하부 다이의 상부 표면이 노출될 수 있다. 장벽은 복수의 다이 및 하부 다이 옆에 배치될 수 있고, 열 확산기는 하부 다이의 노출된 상부 표면 위에 그리고 복수의 다이 옆에 배치될 수 있다.

Description

패키징된 반도체 다이에 대한 내열 확산을 위한 장치 및 방법
전자공학의 진화가 더 큰 기능과 속도를 제공하면서 더 작은 장치를 개발하도록 컴포넌트 제조업체를 압박하고 있다. 더 작은 크기와 개선된 동작 목표의 조합이 내부 발열의 증가를 야기할 수 있다. 발열은 다양한 요인, 가령, 더 높은 동작 파워, 단일 패키지 내 증가된 개수의 다이, 및 최소 열 소산을 갖는 복잡한 호스트 장치 때문일 수 있다. 컴포넌트가 원하는 성능을 계속 제공하기 위해, 추가 열이 더 빠른 속도로 복수의 층을 통해 소산될 필요가 있다. 컴포넌트(및 상기 컴포넌트를 포함하는 시스템)가 더 컸을 때, 열 소산 벌크 물질 및/또는 컴포넌트 주위 공기 흐름 때문에 추가 열의 소산이 더 쉽게 이뤄졌을 수 있다. 그러나 오늘날, 복수의 다이를 포함하는 소형의 고속 디바이스 및 컴포넌트는 이러한 디바이스 내에서 발생한 열을 분산시키기 위해 더 높은 열 전도 경로를 제공하는 패키징으로부터 이익을 얻을 수 있다.
예시적 장치가 본 명세서에 개시된다. 예시적 장치는 스택 내 복수의 다이를 포함할 수 있다. 하부 다이가 복수의 다이를 지지할 수 있다. 하부 다이의 일부분이 복수의 다이 너머까지 뻗어 있을 수 있고 하부 다이의 상부 표면에서 노출될 수 있다. 예시적 장치는 복수의 다이 및 하부 다이 옆에 배치된 장벽을 더 포함할 수 있다. 상기 예시적 장치는 하부 다이의 상부 표면 위에 그리고 복수의 다이 옆에 배치되는 열 확산기를 더 포함할 수 있다.
또 다른 예시적 장치는 스택 내에 배열된 복수의 제1 다이를 포함할 수 있다. 예시적 장치는 또한 복수의 제1 다이에 연결된 제2 다이를 더 포함할 수 있다. 제2 다이의 제1 부분 및 제2 부분이 복수의 제1 다이 너머까지 뻗어 있을 수 있다. 제2 다이의 제3 부분 및 제4 부분은 복수의 제1 다이의 에지와 대략적으로 정렬될 수 있다. 예시적 장치는 제1 장벽 및 제2 장벽을 더 포함할 수 있으며, 각각은 복수의 제1 다이의 각각의 다이의 각자의 에지 및 제2 다이의 제3 부분 및 제4 부분의 각자의 에지에 가까이 배치될 수 있다. 예시적 장치는 각각이 복수의 제1 다이의 각자의 에지에 가까이 위치하는 제2 다이의 제1 부분 및 제2 부분 위에 형성되는 제1 열 확산기 및 제2 열 확산기를 더 포함할 수 있다.
도 1은 다이 스택의 예시를 도시한다.
도 2는 본 발명의 실시예에 따르는 패키징된 다이 스택의 평면도의 예시를 도시한다.
도 3a 내지 3d는 본 발명의 실시예에 따르는 패키징된 다이 스택의 측면도 및 횡단면도의 예시를 도시한다.
도 4a 내지 4d는 본 발명의 실시예에 따르는 패키징된 다이 스택의 측면도 및 횡단면도의 예시를 도시한다.
도 5는 본 발명의 실시예에 따르는 패키징된 다이 스택의 평면도의 예시를 도시한다.
도 6은 본 발명의 실시예에 따르는 패키징된 다이 스택의 예시를 도시한다.
패키징된 반도체 다이를 위한 내열 확산을 위한 장치 및 방법이 본 명세서에 개시된다. 특정 세부사항이 이하에서 제공되어 본 발명의 실시예의 충분한 이해를 제공할 수 있다. 그러나 해당 분야의 통상의 기술자에게 본 발명의 실시예가 이들 특정 세부사항 없이 실시될 수 있음이 자명할 것이다. 또한 본 명세서에 기재된 본 발명의 특정 실시예는 예시로서 제공되며 본 발명의 범위를 이들 특정 실시예에 한정시키기 위해 사용되지 않는다. 한편, 본 발명을 불필요하게 모호하게 하는 것을 피하기 위해 잘 알려진 회로, 제어 신호, 타이밍 프로토콜 및 소프트웨어 동작은 상세히 나타내지 않았다.
반도체 디바이스의 열 관리는 점점 증가하는 관심사이며 부분적으로 디바이스 크기와 전력 소모량의 조합 때문이다. 그 밖의 다른 요인이 열 문제의 원인일 수 있는데, 가령, 복수의 계면을 포함할 수 있는 함께 패키징된 복수의 다이, 예컨대 다이 스택이 열 추출 부족의 원인이 될 수 있다. 상승된 동작 레벨에서, 가령, 다이의 스택에 의해 발생된 전체 열이 증가할 것이며, 적층된 다이가 열 전도를 악화시키고 다이 스택의 동작 환경의 온도를 증가시킬 수 있다. 예를 들어, 소산되기 위해 패키지의 외부 표면에 도달하기 전에 열이 통과할 필요가 있는 복수의 계면 때문에 다이의 스택이 어려운 열 추출 구성을 보일 수 있다. 추가로, 열 추출은 또한 다이 패키징 공정 및/또는 패키징 물질 때문에 제한될 수 있다. 열이 다이 스택으로부터 충분히 제거되지 않는다면 열로 인해 스택 내 하나 이상의 다이가 특정된 자신의 최대 동작 온도 한계를 초과하는 온도를 겪을 수 있다.
또한, 패키징 공정 및 패키징 물질이 열 소산을 더 손상시킬 수 있다. 예를 들어, 패키징 공정 동안 패키징 공정 내에 포함되는 하나 이상의 물질이 이의 바람직한 위치로부터 바람직하지 않은 위치로 이동, 가령, 유동할 수 있다. 하나 이상의 물질의 유동은 자신의 물리 특성, 가령, 점성 때문일 수 있으며, 또한 패키징된 다이 스택 내 소형 특징부가 포함할 수 있는 모세관 작용 때문일 수 있다. 하나 이상의 물질이 비교적 형편없는 열 전도체로 특징지어질 수도 있다. 따라서 바람직하지 않은 위치로 흐르는 하나 이상의 물질과 이들의 비교적 형편없는 열 전도율의 조합이 패키징된 반도체 다이 스택의 전체 열 소산을 감소시킬 수 있다.
도 1은 다이 스택(100)의 예시를 도시한다. 다이 스택(100)은 다이(102) 및 복수의 다이(104)를 포함한다. 도 1에 도시된 다이의 개수는 설명 목적만 지니며 임의의 개수의 다이가 본 발명의 범위 내에 있다. 설명 목적으로, 다이 스택(100)은 하나 이상의 패키징 공정 단계 동안 형성됐을 수 있는 언더 필 물질(under fill material)(106)을 더 포함한다. 다이 스택(100)은 부분적으로 패키징된 다이 스택 또는 다이 스택을 나타낼 수 있으며 패키징된 다이 스택과 연관된 하나 이상의 잠재적 문제를 설명하는 데 사용될 수 있다. 논의될 부분적으로 패키징된 다이 스택(100)의 양태를 모호하게 하지 않도록 추가 패키징 물질이 도시되지 않는다. 추가 패키징 양태가 도 2, 3, 4 및/또는 5에 도시될 수 있으며 이하에서 더 상세히 설명될 것이다.
다이(102) 및 복수의 다이(104)는 임의의 반도체 다이일 수 있다. 예를 들어, 다이(102)는 로직 다이일 수 있으며 복수의 다이(104)는 데이터를 저장하기 위한 메모리 회로를 갖는 메모리 다이, 가령, 휘발성 메모리 다이, 비휘발성 메모리 다이, 또는 이들의 조합일 수 있다. 다이(102) 및 복수의 다이(104)는 하나 이상의 제조 단계 동안 형성됐을 수 있는 하나 이상의 금속 본드(도시되지 않음)를 통해 서로 전기적 및 물리적으로 연결될 수 있다. 하나 이상의 제조 단계는 반도체 다이 공정 단계와 패키징 제조 단계의 조합일 수 있다. 예를 들어, 각각의 다이(102, 104)는 다이(102, 104)의 상부 및/또는 하부면 상에 형성되는 하나 이상의 본딩 패드 사이트를 가질 수 있다. 하나 이상의 금속 본드가 하나 이상의 본딩 패드 사이트 상에 형성되어, 스택 내 다이가 위 및/또는 아래에 있는 인접 다이에 본딩될 수 있다. 일부 실시예에서, 다이(102, 104)는 각각의 다이(102, 104) 내에 형성되는 관통 실리콘 비아(TSV)에 의해 전기적으로 연결될 수 있다. 금속 본드가 형성된 후, 각각의 다이(102 및 104)가 약 30 내지 50 마이크론만큼 인접 다이로부터 이격될 수 있는데, 가령, 다이들 사이에 공백(spacing)이 발생할 수 있다. 예를 들어, 본드 형성 후, 다이(102)와 다이(104A) 사이 공백이 약 30마이크론일 수 있다. 예를 들어 각각의 다이(102, 104) 사이 공백은 적어도 부분적으로 다이 스택(100)의 다이들을 연결하는 금속 본드의 크기 때문일 수 있다. 그러나 공백의 원인 및/또는 공백의 치수가 본 발명의 양태를 한정하지 않는다.
언더 필 물질(106)은, 가령 양생될 때 다이 스택(100)에 구조적 지지를 제공할 수 있는 높은 점도 물질일 수 있다. 일부 실시예에서, 언더 필 물질(106)은 또한 다이 스택(100)을 위한 열 소산 경로를 제공할 수 있다. 언더 필 물질(106)의 열 전도율은 예컨대 공기보다 높을 수 있다. 상기 언더 필 물질(106)은 하나 이상의 패키징 공정 단계 동안 도포되고 형성될 수 있다. 예를 들어, 언더 필 물질(106)은 복수의 다이(104)의 수직 면을 따라 또는 상기 수직 면 상에, 그리고 다이(102)의 적어도 일부분 상에 분사될 수 있으며, 언더필 물질(106)이 다이(102, 104) 사이의 공백을 관통하고 채울 수 있게 하는 하나 이상의 공정의 대상이 될 수 있다. 예를 들어, 언더 필 물질(106)은 모세관 효과로 인해 다이(102, 104) 사이의 공백을 채울 수 있다. 후속 가열 단계가 사용되어 언더 필 물질(106)을 양생할 수 있다.
그러나 일부 경우 언더 필 물질(106)은 다이(102, 104) 사이의 공백으로부터 윅킹 아웃(wick out)(가령, 스며들거나 흐름)될 수 있고 다이(104)의 바닥(base)에서 그리고 다이(102)의 적어도 일부분의 상부 상에 풀링(pooling)될 수 있다. 언더 필 물질(106)의 윅킹(wicking) 및 풀링(pooling)은 언더 필 물질(106)의 필렛(fillet)(110)의 형성을 초래할 수 있다. 윅킹 및 풀링, 가령, 필렛(110)의 형성은 가령, 언더 필 물질(106)의 도포와 양생 단계 사이에 발생할 수 있다. 이 윅킹 및 풀링은 중력과 표면 장력으로 인해 다이(102, 104) 사이로부터 윅킹 아웃 하기 쉬울 수 있는 언더 필 물질(106)의 낮은 점도 때문일 수 있다. 따라서 언더 필 물질(106)이 인접 다이(102, 104) 사이로부터 윅킹하기 시작할 때, 필렛(110)은 다이(104) 중 하나 이상 주위에 그리고 다이(102)의 적어도 일부분 상에 형성되기 시작할 수 있다. 필렛(110) 내 언더 필 물질(106)의 양이 공정 동안 존재하거나 분사되는 언더 필 물질(106)의 부피를 바탕으로 자체 제한적일 수 있다. 존재하는 언더 필 물질(106)의 부피가 다이 스택의 높이, 가령, 복수의 다이(104) 내 다이의 수에 부분적으로 기초할 수 있다. 예를 들어, 필렛(110)이 형성되기 시작하고 언더 필 물질이 윅킹되는 다이들 사이의 공백에 도달할 때, 이들 공백으로부터의 윅킹이 감소되거나 중단될 수 있다. 더 많은 수의 다이, 가령, 8 또는 12개의 다이의 다이 스택의 경우, 윅킹 및 풀링이 더 두드러질 수 있는데, 왜냐하면 윅킹 및 고일 언더 필 물질(106)의 부피가 더 클 수 있고, 또한 형성 필렛(110)과 다이 스택 내 상부 다이 간 수직 거리가 더 커서, 더 큰 필터를 초래할 수 있기 때문이다. 일부 실시예에서 언더 필 물질(106)의 윅킹 및 풀링이 하나 이상의 열 소산 및 패키징 문제를 초래할 수 있다.
한 가지 문제는 다이(102, 104) 중 하나 이상 사이에서의 공동(void)의 형성일 수 있다. 예를 들어, 언더 필 물질(106)이 다이(104C 및 104D) 사이로부터 윅킹 아웃되기 시작할 때, 언더 필 물질(106)의 윅킹에 의해 다이(104C 및 104D) 사이에서 공동(108)이 형성될 수 있다. 언더 필 물질(106)의 풀링의 양과 관련될 수 있는 공동(108)의 수 및 크기는, 가령, 다이 스택(100) 내 다이의 수를 기초로 영향받을 수 있다, 가령, 증가되거나 감소될 수 있다. 예를 들어, 다이 스택(100)이 8개의 다이(104)를 포함하는 경우, 풀(110) 내 언더 필 물질(106)의 양이 증가하는 동안 다이 스택 내 상부 다이 사이의 언더 필 물질(106)이 더 크거나 및/또는 더 많은 복수의 공동을 발생시킬 수 있다. 공동(108)은 언더 필 물질(106)이 남아 있는 영역보다 인접 다이 사이의 열 전달이 적은 영역을 형성할 수 있으며, 이로 인해서 다이 스택(100)으로부터의 전체적인 열 소산의 감소 및/또는 공동(108) 아래 또는 위에서 다이(104) 내 고온 스팟(hot spot)의 형성을 초래할 수 있다. 이러한 열 소산의 감소는 공동의 열 전도율, 가령, 공기의 열 전도율이 언더 필 물질(106)의 열 전도율보다 낮기 때문이며, 또한 공동(108)의 경계에서의 계면(interface) 때문일 수 있다. 이들 공동(108)은 열 소산의 감소 및 다이 온도의 증가를 초래할 수 있다.
상기의 문제점은 다이 스택(100)의 높이에 의해 초래될 수도 있다. 예를 들어, 언더 필 물질(106)이 다이 스택의 상부 다이, 가령, 다이(104C 및 104D) 사이의 공백 내로 윅킹되기에 다이 스택(100)이 너무 높은 경우, 다이들 사이의 공동은 공백을 채우는 언더 필 물질의 부족 때문일 수 있다. 언더 필 물질의 표면 장력이 언더 필 물질(106)을 상부 다이까지로 그리고 그 다음에 상부 다이와 그 아래 있는 다이 사이의 공백 내로 끌어당기기에 충분히 강력하지 않기 때문에 언더 필 물질(106)이 상부 다이들 사이의 공백 내로 윅킹되지 않을 수 있다.
두 번째 문제점은 다이(102)로부터 주위 열 싱크(heat sink) 또는 열 전달 컴포넌트, 가령, 컨포멀 패키징 리드, 가령, 캡(cap)으로의 열 전달의 감소일 수 있다. 예를 들어, 풀(110)은 풀(110) 아래에 있는 다이(102)의 영역으로부터의 열 전달을 감소시킬 수 있다. 풀(110) 아래의 영역으로부터의 열 전달의 감소는 언더필(106)의 낮은 열 전달율과 함께 언더필(106)의 큰 부피 때문일 수 있다. 따라서 다이(102)로부터의 열 전달의 감소가 초래될 수 있다. 또한 언더 필 물질(106)의 풀(110)이 그 밖의 다른 패키징 컴포넌트의 배치와 간섭을 일으킬 수 있다. 예를 들어, 컨포멀 리드의 배치(도시되지 않음)가 풀(110)에 의해 영향받을 수 있다. 일부 실시예에서, 컨포멀 리드는 높은 열 전도율을 갖는 물질로부터 형성될 수 있고 리드의 내부 표면이 다이(102)의 상부 및 복수의 다이(104)의 측면의 근접부 내에, 가령, 50 마이크론 내에 있도록 배치될 수 있어서, 예컨대 열 확산기에 도달하기 위해 열이 전파되기 필요한 거리를 감소시킬 수 있다. 그러나 풀(110)이 컨포멀 리드와 다이(102, 104) 사이의 거리를 증가시키는 경우, 열이 전파되기에 필요한 거리가 증가하며, 이로 인해, 다이 스택(100)의 온도의 증가가 초래될 수 있다.
동작 동안, 다이 스택(100)은 다이(102, 104)의 다양한 회로의 동작 때문에 뜨거워질 수 있다. 일부 예시에서, 고온 스팟이 다이 스택(100)의 하나 이상의 다이 내에 형성될 수 있다. 예를 들어, 고온 스팟이 다이(104A) 아래에서 다이(102) 내에 형성될 수 있다. 다이(102)의 다이(104A) 아래 영역에서 형성되는 고온 스팟은 다이(104A)로부터의 열 전달을 추가로 제한할 수 있다. 열이 소산되기 위해, 다이(102) 내에 형성되는 열이 측방으로 다이(102)를 통해 그리고 언더 필 물질(106)의 풀(110)을 통해 패키지의 열 소산 컴포넌트, 가령, 열 확산기(도시되지 않음)까지 전파될 수 있다. 그러나 언더 필 물질(106)의 열악한 열 전도율 때문에, 열의 측방 전파가 감소되어, 다이 스택(100)의 발열의 증가를 초래할 수 있다. 또한 다이(102) 내에서 형성된 열이 기저 기판(도시되지 않음)까지 전파될 수 있고 다른 패키징 컴포넌트까지 하향 및/또는 측방으로 흐를 수 있다. 일부 예시에서 다이(102 및 104A)가 받는 열이 각자의 권장 최대 동작 온도보다 높을 수 있다.
풀링을 제한하고 열 확산을 개선하기 위한 가능한 해결책은 가령, 패키징 리드까지 열 경로를 제공하는 언더 필 물질(106)을 위한 장벽(barrier)을 포함시키는 것일 수 있다. 장벽은 다이(104)의 측면 주위에 형성될 수 있고 예컨대 언더 필 물질(106)의 윅킹 또는 과도한 윅킹에 대한 댐(dam)을 형성할 수 있다. 따라서 장벽이 언더 필 물질(106)의 윅킹 및 풀링의 정도를 제거 또는 감소시킬 수 있다. 또한 장벽이 다이(102, 104)와 가까이 접촉하거나 근접부 내에 위치할 수 있기 때문에, 다이(102, 104)의 열 소산이 개선되어, 다이 스택(100)의 전체 열 소산 및 열 성능이 개선될 수 있다.
도 2는 본 발명의 실시예에 따르는 패키징된 다이 스택(200)의 평면도를 예시로 도시한다. 패키징된 다이 스택(200)은 기판(202), 다이(204), 복수의 다이(206), 하나 이상의 열 확산기(208), 및 하나 이상의 장벽(210)을 포함한다. 도 2에 도시된 컴포넌트의 치수는 실제 비율이 아니며 예시 목적을 위한 것에 불과하다. 패키징된 다이 스택(200)의 표시는 간결성을 위해 일부 패키징 컴포넌트를 생략한다. 예를 들어, 기판(202), 다이(204), 복수의 다이(206), 하나 이상의 열 확산기(208) 및 하나 이상의 장벽(210)의 관계 명확하게 나타나도록 리드, 언더 필 물질, 및 열 계면 물질(thermal interface material)이 도 2에 도시되지 않는다. 열 확산기(208) 및 장벽(210)은 언더 필 물질, 가령, 도 1의 언더 필 물질(106)을 위한 댐(dam)을 제공할 수 있다. 열 확산기(208) 및 장벽(210)은 패키징된 다이 스택(200)으로부터 리드(lid)(도시되지 않음)로의 개선된 열 전달 경로를 더 제공할 수 있다.
다이(204)는 복수의 다이(206)를 위한 로직 다이(logic die)일 수 있다. 복수의 다이(206)는 하나 이상의 메모리 다이, 가령, 4개, 8개, 또는 12개의 메모리 다이를 포함할 수 있다. 또한, 다이(204 및 206)는 다이(102, 106)와 유사하게 기계적 및 전기적으로 연결될 수 있다. 예를 들어, 다이(204)와 복수의 다이(206)는 금속 본드에 의해 전기적 및 기계적으로 연결될 수 있다. 금속 본드에 의해 다이들이 이격될 수 있는데, 가령, 언더 필 물질로 채워질 수 있는 다이들 간 공백이 있을 수 있다(도시되지 않음). 일부 실시예에서, 다이(204)는 복수의 다이(206) 각각보다 클 수 있다. 예를 들어, 다이(204)는 복수의 다이(206) 너머까지 하나, 둘, 셋, 또는 네 개의 방향으로 뻗어 있어서 다이(204)의 영역 또는 그 일부분이 노출되고 복수의 다이(206)에 의해 덮이지 않을 수 있다. 복수의 다이(206) 너머까지 뻗어 있는 다이(204)의 일부분은 본 명세서에서 포치(porch)(212)라고 지칭될 수 있다.
열 확산기(208)는 다이(204)의 노출된 부분 위에, 가령, 포치(212) 위에 형성될 수 있고 비교적 높은 열 전도율을 갖는 금속 또는 비-금속 물질, 가령, 구리로부터 형성될 수 있다. 예를 들어, 구리의 열 전도율은 25℃에서 ~395W/mK이다. 일부 실시예에서, 열 확산기(208)는 다이(204)의 노출된 부분 위에 그리고 복수의 다이(206) 옆에 구조물을 형성하도록 상하로 배치된 와이어들, 가령, 라운드 와이어 또는 리본 와이어의 스택으로부터 형성될 수 있다. 예를 들어, 하나의 와이어 층이 다이(204)의 포치(211) 위에 형성될 수 있으며, 이때 다음 와이어 층이 열 확산기(208)를 원하는 높이까지 쌓기 위해 형성된다. 일부 실시예에서, 상기 원하는 높이는 복수의 다이(206)의 상부의 높이에 걸맞을 수 있다. 일부 실시예에서, 열 확산기(208)는, 본딩을 보조하기 위해 금속 층으로 코팅됐을 수 있는 기판(202)에 본딩될 수 있다. 열 확산기(208)는 패키징된 다이 스택(200)으로 향상된 열 경로를 제공할 수 있다. 예를 들어, 열 확산기(208)는 다이(204)의 포치(212)로부터 패키징 리드(도시되지 않음)까지의 열 경로를 제공할 수 있다.
장벽(210)은 비교적 높은 열 전도율을 갖는 금속 또는 비-금속 물질로부터 형성될 수 있다. 예를 들면, 장벽(210)은 와이어, 가령, 라운드 와이어 또는 리본 와이어로부터 형성될 수 있다. 장벽(210)은 패키징된 다이 스택(200)의 향상된 열 소산을 제공할 수 있다. 예를 들어, 장벽(210)은 적어도 다이(204) 내에서 발생된 열에 대한 열 전달 경로를 향상시킬 수 있다. 향상된 열 전달 경로는 기판(202)에서부터 패키징 리드(도시되지 않음)까지의 열 전달 경로를 제공할 수 있다. 일부 실시예에서, 기판(202)에서부터 장벽(210)까지 전파되는 열이 다이(204)에서 기원할 수 있다. 예를 들어, 다이(204)로부터의 열이 기판(202)을 통과해 장벽(210)까지 전파되기 전에 기판(202) 내로 하향 전파될 수 있다.
또한 열 확산기(208) 및 장벽(210)이 패키징 공정 동안 도포되는 언더 필 물질을 위한 댐으로서 역할 할 수 있다. 예를 들어, 다이 스택(200), 가령, 다이(204) 및 복수의 다이(206)의 패키징 동안, 열 확산기(208)가 다이(204)의 노출된 영역, 가령, 포치 영역, 가령, 포치(212) 위에 그리고 복수의 다이(206) 옆에 또는 접하여 형성될 수 있고, 언더 필 물질이 도포되기 전에 장벽(210)은 복수의 다이(206)에 접할 수 있다. 이러한 방식으로, 열 확산기(208) 및 장벽(210)은 다이(204)와 복수의 다이(206) 사이의 공백으로부터 윅킹 아웃되고 다이(204)의 일부분 및 기판(202) 상에서 복수의 다이(206)의 베이스 주위에 풀링되는 언더 필 물질의 양을 없애거나 감소시킬 수 있다.
패키징 공정 동안, 다이 스택이 형성된 후 그리고 열 확산기(208) 및 장벽(210)의 형성 또는 배치 후에 언더 필 물질이 다이 스택(200)에 도포될 수 있다. 언더 필 물질을 도포하기 전에 복수의 다이(206) 주위에 열 확산기(208) 및 장벽(210)을 배치함으로써, 언더 필 물질의 윅킹 및 풀링이 감소되거나 제거될 수 있다. 예를 들어, 언더 필 물질이 열 확산기(208) 및 장벽(210) 내에 포함될 수 있도록 상기 언더 필 물질은 복수의 다이(206)의 에지(edge) 주위에 도포될 수 있다. 그 후 언더 필 물질이 포함된 다이 스택(200)이 열 공정의 대상이 되어, 상기 언더 필 물질이 양생, 가령, 경화될 수 있다. 양생된 언더 필 물질은 다이 스택에 구조적 무결성을 제공할 수 있으며, 다이 스택과 접촉할 것이기 때문에 그리고 공기보다 우수한 열 전도체이기 때문에 또한 열 전달을 약간 향상시킬 수 있다. 도 2에 의하면 열 확산기와 장벽(210) 간 갭(gap)이 있다, 예컨대, 이들은 접하지 않으나, 이 양태에 한정되지 않으며 그 밖의 다른 실시예가 복수의 다이 스택 주위에 연속 루프로 형성되는 금속 와이어를 포함할 수 있다, 가령, 와이어의 연속 루프가 열 확산기(208)와 장벽(210)을 형성한다.
도 3a 내지 3d가 본 발명의 실시예에 따르는 패키징된 다이 스택(300)의 측면도 및 횡단면도의 예시를 도시한다. 도 3a 내지 3d에 도시된 예시는 본 명세서에 개시된 다양한 특징부를 모호하게 하지 않고 본 발명의 명료화를 돕기 위해 일부 패키징 컴포넌트를 생략한다. 예를 들어, 본 발명의 양태를 모호하게 하지 않도록 패키징 리드, 언더 필 물질, 및 열 계면 물질이 생략된다. 패키징된 다이 스택(300)은 도 2에 도시된 패키징된 다이 스택(200)의 한 예시일 수 있다. 도 3a-3d의 패키징된 다이 스택(300)이 기판(302), 다이(304) 및 복수의 다이(306), 및 열 확산기(308)를 포함한다. 열 확산기(308)는 다이(304) 및 복수의 다이(306)로부터의 향상된 열 전달 경로, 및 도 1에 언급된 바와 같은 언더 필 윅킹 및 풀링에 대한 댐을 제공할 수 있다.
도 3a는 도 2에 도시된 방향 A를 따라 바라보는 패키징된 다이 스택(300)의 측면도이다. 기판(302)은 패키징 기판일 수 있으며, 유기 물질, 가령 섬유 유리, 및 금속, 가령 구리의 복수의 층으로 형성될 수 있다. 기판(302)의 하부 측면에서부터 기판의 상부 측면까지 전도성 경로를 제공하기 위해 유기 물질 및 구리의 층이 형성될 수 있으며, 여기서 예컨대 다이(304)가 기판(302)의 상부 측면에 본딩될 수 있다. 기판(302)의 하부 측면은, 예를 들어 패키징된 다이 스택(300)을 회로 기판에 본딩하는 것을 가능하게 하고 호스트 시스템과 패키징된 다이 스택(300) 간 통신 경로를 가능하게 하는 패키징된 금속 본딩 패드를 포함할 수 있다.
다이(304)는 예를 들어 로직 다이 또는 시스템 온 칩(system on a chip)일 수 있으며 다이(304)의 하부 측면에서 기판(302)의 상부 측면에 본딩될 수 있다. 다이(302)의 상부 측면 상에서, 복수의 다이(306)가 배치될 수 있다. 다이들을 결합하는 금속 본드를 형성하기 위해 압축 본딩을 이용해 복수의 다이(306)의 하부 다이가 다이(304)의 상부 측면에 본딩될 수 있다. 나머지 다이가 유사한 공정을 이용해 본딩될 수 있다. 복수의 다이(306)는 메모리 다이, 휘발성 메모리, 비-휘발성 메모리, 또는 이들의 조합일 수 있으며, TSV를 통해 다이(304)와 통신할 수 있다.
다이(304)는 하나, 둘, 셋, 또는 네 개의 측면 상에서 복수의 다이(306) 너머까지 뻗어 있을 수 있다. 따라서 다이(306) 너머까지 뻗어 있는 다이(304)의 영역이 이의 상부 표면 상에서 노출될 수 있다. 도 3a는 단지 설명 목적으로 단 하나의 측면만 도시한다. 다이(306) 너머까지 뻗어 있는 다이(304)의 영역 또는 부분이 포치 영역(porch area)이라고 지칭될 수 있다. 일부 실시예에서, 다이(304)가 동작을 수행하는 중일 때, 포치 영역은 소산될 필요가 있는 열을 발생시킬 수 있다. 앞서 언급된 바와 같이 언더 필 물질이 포치 영역 상으로 풀링되는 경우, 열 소산이 방해될 수 있다. 포치 영역 위에 형성되고 포치 영역과 접촉할 수 있는 열 확산기(308)가 향상된 열 전달 경로 및/또는 상기 포치 영역 상의 언더 필 물질 풀링에 대한 댐을 제공할 수 있다.
열 확산기(308)는 라운드 금속 와이어, 가령 구리의 복수의 층으로부터 형성될 수 있으며, 와이어의 양 단부 모두에서 기판(302)에 본딩될 수 있다. 예를 들어, 열 확산기(308)의 제1 층, 가령, (308A)이 하나의 단부에서 기판(302)에 본딩될 수 있고 다이(304)의 포치 영역 위에 뻗어 있으며, 그 후 다이(304)의 다른 측면 상에서 기판(302)에 본딩될 수 있다. 추가 와이어가 각각의 층, 가령, 층(308A, 308B, 및 308C)을 형성하기 위해 단계가 반복될 수 있으며, 열 확산기(308)가 복수의 다이(306)의 상부와 대략 동일한 높이일 수 있도록 복수의 층이 상하로 형성될 수 있다. 도 3a가 단 3개의 층만 도시하며 열 확산기(308)가 다이(306)의 상부 아래에 있지만, 도시된 컴포넌트의 상대 개수와 크기로 한정되지 않으며 단지 설명 목적으로만 도시된 것이다.
도 3b는 도 2에 도시된 선 A'-A"을 따라 절단된 패키징된 다이 스택(300)의 횡단면도를 도시한다. 도 3b의 횡단면도는 열 확산기(308)의 형성 및 열 확산기(308)의 개별 와이어가 다이(304)의 포치 영역, 가령, 포치(312) 위에 그리고 다른 와이어와 관련하여 어떻게 배치될 수 있는지의 예시적 배열을 도시한다. 열 확산기(308)를 형성하는 와이어가 포치 위에 형성될 수 있다. 일부 실시예에서, 열 확산기(308)는 복수의 다이(306)의 측면에 접할 수 있다. 일부 실시예에서, 열 확산기(308)는 50 내지 200 마이크론일 수 있으며, 예를 들어, 복수의 다이(306) 사이로부터 형성된다. 열 확산기(308)는 복수의 다이(306)와 다이(304)의 포치 영역 상의 풀 사이로부터 윅킹 아웃될 수 있는 언더 필 물질(도시되지 않음)의 양을 제한할 수 있다.
도 3c는 도 2에 도시된 방향 B를 따라 바라보는 패키징된 다이 스택(300)의 측면도이다. 도 3c의 도면은 기판(302), 장벽(310) 및 다이(306)를 도시한다. 도 3c에서, 장벽(310) 아래에 위치하는 다이(304)의 어떠한 부분도 없다. 따라서 장벽(310)은 기판(302) 상에 형성될 수 있다. 예를 들어, 층(310A)이 초기에 기판(302) 상에 형성될 수 있다. 층(310A)은 하나의 단부에서 기판(302)에 본딩된 라운드 금속 와이어, 가령 구리로부터 형성될 수 있고, 와이어의 길이가 기판(302)의 표면의 일부분을 따라 연장되고, 그 후 다른 한 단부에 본딩된다. 일부 실시예에서, 제1 층(310A)이 다이(304)의 길이를 연장할 수 있다. 제2 층, 가령, 층(310B)이 제1 층(310A) 위에 형성될 수 있으며, 장벽(310)의 모든 층이 형성될 때까지 그렇게 계속될 수 있다. 장벽(310)은 다이 스택(300)의 인접 다이들 사이에 배치된 언더 필 물질(도시되지 않음)에 대한 댐을 제공할 수 있고, 기판(302)에서부터 패키징 리드(도시되지 않음)까지의 향상된 열 전달 경로를 더 제공할 수 있다.
도 3d는 도 2에 도시된 선 B'-B"를 따라 절단된 패키징된 다이 스택(300)의 횡단면도를 도시한다. 도 3d의 횡단면도는 장벽(310)의 형성 및 장벽(310)의 개별 와이어의 예시적 배열을 보여준다. 장벽(310)을 형성하는 와이어가 기판 상에 형성될 수 있다. 일부 실시예에서, 장벽(310)은 다이 스택(300)의 측면에 접하도록 배치될 수 있다. 일부 실시예에서, 장벽(310)은 다이(304) 및 복수의 다이(306)로부터 가령 50 내지 200 마이크론일 수 있다. 장벽(310)은 복수의 다이 스택(300)과 기판(302) 상의 풀 사이로부터 윅킹 아웃될 수 있는 언더 필 물질(도시되지 않음)의 양을 제한할 수 있다.
패키징된 다이 스택(300)은 열 확산기(308) 및 장벽(310)의 이익을 취할 수 있다. 예를 들어, 열 확산기(308) 및 장벽(310)은 다이(304) 및 기판(302)에서부터 패키징 리드까지의 열 전달 경로를 제공함으로써 패키징된 다이 스택(300)의 열 소산을 향상시킬 수 있다. 또한 열 확산기(308) 및 장벽(310)은 다이(304) 및 기판(302) 상에 풀링되는 언더 필 물질의 양을 감소시킬 수 있다.
도 4a 내지 4d는 본 발명의 실시예에 따라 패키징된 다이 스택(400)의 측면도 및 횡단면도의 예시적 도시이다. 도 4a-4d에 도시된 예시적 도시는 본 명세서에 개시된 다양한 특징부를 모호하게 하지 않고 본 발명의 명료화를 돕기 위해 일부 패키징 컴포넌트를 생략한다. 예를 들어, 본 발명의 양태를 모호하게 하지 않기 위해 패키징 리드, 언더 필 물질, 및 열 계면 물질이 생략된다. 패키징된 다이 스택(400)은 도 2에 도시된 패키징된 다이 스택(200)의 예시일 수 있다. 도 4a-4d의 패키징된 다이 스택(400)은 기판(402), 다이(404) 및 복수의 다이(406), 열 확산기(408), 및 장벽(410)을 포함한다. 열 확산기(408) 및 장벽(410)은 다이(404) 및 복수의 다이(406)로부터의 향상된 열 전달 경로, 및 도 1에 도시된 언더 필 윅킹 및 풀링에 대한 댐을 집합적으로 제공할 수 있다.
도 4a 내지 4d에 도시된 컴포넌트는 도 3a 내지 3d와 관련하여 언급된 것과 유사할 수 있다. 따라서, 간결화를 위해 상세한 설명이 생략된다. 예를 들어, 기판(402), 다이(404), 및 복수의 다이(404)에 대한 상세한 설명이 생략된다.
도 4a는 도 2에 도시된 방향 A를 따라 바라보는 패키징된 다이 스택(300)의 측면도이다. 열 확산기(408)는 예를 들어 구리로 만들어진 평면 금속 와이어, 가령, 리본 와이어의 복수의 층으로부터 형성될 수 있다. 리본 와이어는 양 단부 모두에서 기판(402)에 본딩될 수 있다. 예를 들어, 열 확산기(408)의 제1 층, 가령, (408A)이 하나의 단부에서 기판(402)에 본딩될 수 있고, 다이(404)의 포치 영역 위에 뻗어 있고, 그 후 다이(404)의 다른 한 측면 상에서 기판(402)에 본딩될 수 있다. 단계는 추가 와이어가 각각의 층, 가령, 층(408A, 408B, 및 408C)을 형성하도록 반복될 수 있고, 열 확산기(408)가 복수의 다이(406)의 상부와 대략 동일한 높이일 수 있도록 복수의 층이 서로 상하로 형성될 수 있다. 도 4a가 단 3개의 층 및 다이(406)의 상부 아래에 있는 열 확산기(408)를 도시하지만, 도시된 컴포넌트의 상대 개수 및 크기에 한정되지 않으며 단지 설명 목적으로 도시된 것에 불과하다.
도 4b는 도 2에 도시된 선 A'-A"를 따라 절단된 패키징된 다이 스택(400)의 횡단면도를 도시한다. 도 4b의 횡단면도가 열 확산기(408)의 형성 및 열 확산기(408)의 개별 와이어가 다이(404)의 포치(412) 위에 그리고 다른 와이어와 관련하여 어떻게 배치될 수 있는지에 대한 예시적 배열을 도시한다. 열 확산기(408)를 형성하는 와이어가 포치 위에 형성될 수 있다. 일부 실시예에서, 열 확산기(408)는 복수의 다이(406)의 측면에 접할 수 있다. 일부 실시예에서, 열 확산기(408)는 예컨대 복수의 다이(406)로부터 50 내지 200 마이크론일 수 있다. 열 확산기(408)는 복수의 다이(406)와 다이(404)의 포치 영역 상의 풀 사이로부터 윅킹 아웃될 수 있는 언더 필 물질(도시되지 않음)의 양을 제한할 수 있다.
도 4c는 도 2에 도시된 방향 B를 따라 바라보는 패키징된 다이 스택(400)의 측면도이다. 도 4c의 도면은 기판(402), 장벽(410) 및 다이(406)를 도시한다. 도 3c는 장벽(310) 아래에 위치하는 다이(404)의 어떠한 부분도 없다. 따라서 장벽(410)은 기판(402) 상에 형성될 수 있다. 예를 들어, 층(410A)이 초기에 기판(402) 상에 형성될 수 있다. 층(410A)은 평면 금속 와이어, 가령, 리본 와이어로부터 형성될 수 있고 예를 들어 구리로부터 형성될 수 있다. 제1 층(410A)은 하나의 단부에서 기판(302)에 본딩될 수 있으며, 와이어의 길이가 기판(402)의 표면의 일부분을 따라 연장되고 그 후 나머지 단부에 본딩된다. 일부 실시예에서, 제1 층(410A)이 다이(404)의 길이를 연장할 수 있다. 제2 층, 가령, 층(410B)이 제1 층(410A) 위에 형성될 수 있고, 장벽(410)의 모든 층이 형성될 때까지 그렇게 계속될 수 있다. 장벽(410)은 다이 스택(400)의 인접 다이들 사이에 배치되는 언더 필 물질(도시되지 않음)에 대한 댐을 제공할 수 있고, 기판(402)에서부터 패키징 리드(도시되지 않음)로의 향상된 열 전달 경로를 더 제공할 수 있다.
도 4d는 도 2에 도시된 선 B'-B"를 따라 절단되는 패키징된 다이 스택(400)의 횡단면도를 도시한다. 도 4d의 횡단면도는 장벽(410)의 형성 및 장벽(410)의 개별 와이어가 어떻게 배열되는지에 대한 예시를 보여준다. 다이(404) 및 다이(406)의 에지는 거의 정렬된다. 장벽(410)을 형성하는 와이어가 기판 상에 형성될 수 있다. 일부 실시예에서, 장벽(410)은 다이(404)와 복수의 다이(406)에 접할 수 있다. 일부 실시예에서, 장벽(410)은 가령 다이(404) 및 복수의 다이(406)로부터 50 내지 200 마이크론일 수 있다. 장벽(410)은 다이 스택(400)까지의 자신의 근접성을 바탕으로 복수의 다이 스택(400)과 기판(402) 상의 풀 사이로부터 윅킹 아웃될 수 있는 언더 필 물질(도시되지 않음)의 양을 제한할 수 있다.
패키징된 다이 스택(400)은 열 확산기(408) 및 장벽(410)으로부터 이익을 얻을 수 있다. 예를 들어, 열 확산기(408) 및 장벽(410)은 다이(404) 및 기판(402)에서부터 패키징 리드로의 열 전달 경로를 제공함으로써, 패키징된 다이 스택(400)의 열 소산을 향상시킬 수 있다. 또한 열 확산기(408) 및 장벽(410)은 다이(404) 및 기판(402) 상에 풀링되는 언더 필 물질의 양을 감소시킬 수 있다.
도 5는 본 발명의 실시예에 따르는 패키징된 다이 스택(500)의 예시를 도시한다. 패키징된 다이 스택(500)은 기판(502), 다이(504), 복수의 다이(506), 및 열 확산기(508)를 포함할 수 있다. 도 5에 도시된 요소들 중 다수는 앞서 언급된 요소와 유사하며, 따라서 간결성을 위해 상세히 설명되지 않을 것이다. 예를 들어, 기판(502), 다이(504), 및 복수의 다이(506)가 도 2와 관련하여 언급된 컴포넌트, 가령, 기판(202), 다이(204), 및 복수의 다이(206)와 유사할 수 있다. 도 5와 관련하여, 열 확산기(508)는 복수의 다이(506) 주위에 배치되고 다이(504)의 포치 영역(510) 상에 배치될 수 있다. 열 확산기(508)는 적어도 다이(504)로의 향상된 열 소산 경로를 제공할 수 있으며, 패키징된 다이 스택(500)을 위한 언더 필 장벽을 더 제공할 수 있다.
열 확산기(508)는 복수의 다이(506) 주위의 루프로 형성되는 연속 길이의 와이어로부터 형성될 수 있다. 열 확산기(508)는 라운드 와이어 또는 리본 와이어로부터 형성될 수 있다. 일부 실시예에서, 와이어는 구리 와이어일 수 있지만, 그 밖의 다른 와이어가 그 밖의 다른 식으로 사용될 수 있다. 연속 루프가 적어도 하나의 방향으로 복수의 다이(506) 너머까지 뻗어 있는 포치(510) 상에 지탱될 수 있는데, 가령 상기 포치에 의해 지지될 수 있다. 도 5가 2개의 방향으로, 가령, 상향 및 하향으로 복수의 다이(506) 너머까지 뻗어 있는 포치(510)를 도시하지만, 포치는 또한 3개 또는 4개의 방향으로도 복수의 다이(506) 너머까지 뻗어 있을 수 있다. 일부 실시예에서, 복수의 다이(206) 주위의 와이어를 루프화하는 동안, 열 확산기(508)의 높이가 복수의 다이(506)의 높이에 걸맞도록 와이어가 적층될 수 있다. 덧붙여, 열 확산기(508)는 패키징된 다이 스택(500) 내에 포함되는 언더 필 물질에 대한 댐을 제공할 수 있다. 예를 들어, 열 확산기(508)가 포치(510) 상 그리고 복수의 다이(506)의 베이스 주위에서 윅킹 및 풀링하는 언더 필 물질(도시되지 않음)의 양을 제한하도록, 언더 필 물질이 다이(504)와 복수의 다이(506) 사이 공백으로 분사되기 전에 열 확산기(508)가 형성될 수 있다. 열 확산기(508)는 종래 기술에서 알려진 임의의 수단에 의해 복수의 다이(506) 주위에서 루프화될 수 있고 와이어의 루프를 형성하는 방법이 본 발명의 양태를 제한하지 않는다.
기판(502)은 열 확산기(508)를 형성하는 와이어에 대한 본딩 사이트를 제공하는 본딩 사이트(512)를 포함할 수 있다. 비-제한적 예시에서, 와이어는 본딩 사이트(512)에 본딩될 수 있고 와이어는 복수의 다이(506) 주위에 루프화되어 열 확산기(508)를 형성할 수 있다. 열 확산기(508)가 형성되면, 가령, 와이어가 복수의 다이(506) 주위에 원하는 횟수만큼 루프화되면, 와이어는 본딩 사이트(512)에 본딩되어 루프를 완성하고 와이어의 다른 단부를 고정할 수 있다. 본딩 사이트(512)는 하나 이상의 금속으로부터 형성될 수 있고 종단 표면은 금일 수 있다.
열 확산기(508)는 다양한 방식으로 형성될 수 있다. 예를 들어, (다이(504) 및 복수의 다이(506)를 포함하는) 기판(502)이 와이어의 루프를 형성하도록 회전되는 동안, 열 확산기(508)를 형성하기 위해 사용되는 와이어는 정지 상태를 유지할 수 있다. 이러한 실시예에서 기판은 클램프 또는 진공 척에 의해 유지될 수 있다. 또 다른 예시는 와이어 본딩 머신이 가령 열 확산기(508)를 형성하도록 복수의 다이(506) 주위에 와이어를 루프화하는 동안 (다이(504) 및 복수의 다이(506)를 포함하는) 기판(502)이 정지 상태를 유지하는 것을 포함할 수 있다.
도 6은 본 발명의 하나의 실시예에 따르는 패키징된 다이 스택(600)의 예시를 도시한다. 패키징된 다이 스택(600)은 기판(602), 다이(604), 복수의 다이(606), 하나 이상의 열 확산기(608) 및 하나 이상의 장벽(608), 언더 필 물질(612), 열 계면 물질(TIM)(614), 접착제(616), 및 리드(618)를 포함할 수 있다. 일부 실시예에서 패키징된 다이 스택(600)이 메모리 디바이스일 수 있지만, 디바이스의 유형이 본 발명의 양태를 제한하지는 않는다. 하나 이상의 열 확산기(608) 및 하나 이상의 장벽(610)은 언더 필 물질(612) 풀링의 감소 또는 제거를 통해 패키징된 다이 스택(600)의 열 성능을 향상시킬 수 있으며 다이 스택(600)을 위한 향상된 열 경로를 제공할 수 있다.
기판(602)은 반도체 패키징을 위한 기판일 수 있다. 기판(602)은 유기 물질, 가령, 수지, 유리 섬유 등의 조합으로부터 형성될 수 있고 비-전도성일 수 있다. 일부 실시예에서, 기판(602)은 전기 트레이스의 복수의 층, 및 다이(604)를 전기적으로 연결하기 위한 하나 이상의 컨택트(도시되지 않음)에서 종단될 수 있는 전기 트레이스의 다양한 층들 간 전기 연결을 위한 관통-비아를 포함할 수 있다. 리드(618)는 패키징된 다이 스택(600)을 위한 커버일 수 있고 패키징된 다이 스택(600)의 나머지 컴포넌트를 봉할 수 있다. 상기 리드(618)는 가령 접착제(616)에 의해 기판(602)에 부착될 수 있다. 일부 실시예에서, 리드(618)는 주위 영역 또는 하나 이상의 열 싱크(도시되지 않음)로의 열 소산을 촉진시킬 수 있다.
TIM(614)은 복수의 다이(606)의 상부 다이, 다이(604)의 노출된 영역, 열 확산기(608) 및 장벽(610), 및 리드(618) 사이에 형성될 수 있다. TIM(614)은 다이 스택(600)에서부터 리드(618)로의 열 전달을 보조하도록 포함될 수 있으며, 리드(618)를 패키징된 다이 스택(600)의 다른 컴포넌트에 장착, 가령, 부착하는 것을 또한 보조할 수 있다. TIM(614)은 다이 스택(600)에도 추가 기계적 지지를 제공할 수 있다. TIM(614)은 열 전도를 향상시키도록 포함될 수 있는 금속 필러, 가령, 인듐 또는 금을 포함하거나 포함하지 않을 수 있는 에폭시 물질일 수 있다. TIM(614)의 두께는 20 내지 50 마이크론일 수 있으며 제조 공정 및/또는 패키징 공정의 보통의 변동에 따라 달라질 수 있다.
비제한적 예시에서, 복수의 다이(606) 각각은 메모리 다이, 가령, 비휘발성 또는 휘발성 메모리 다이일 수 있다. 다이(604)는 인터페이스 다이 또는 로직 다이일 수 있다. 복수의 다이(206) 및 다이(204)를 포함하는 다이의 스택은 명령어 및/또는 데이터 신호가 다이 스택 내에서 전파되기 위한 공통 버스일 수 있는 관통 비아 인터커넥트(도시되지 않음)에 의해 인터커넥트될 수 있다. 명령어 및 데이터 신호는 호스트에 의해 다이의 스택으로 외부에서 제공될 수 있으며 이에 응답하여 데이터가 호스트로 제공될 수 있다. 덧붙여, 다이(604)는 하나 이상의 외부 컴포넌트로부터 데이터 및 명령어 신호를 수신할 수 있고, 이에 응답하여 데이터/명령어 신호를 복수의 다이(606)의 타깃 다이(606)로 제공할 수 있다. 관통-비아 인터커넥트는 다이(602, 604)의 각각의 상부 측면 및/또는 하부 측면 상에 형성되는 하나 이상의 본딩 패드(도시되지 않음)로 연결될 수 있다. 또한, 본딩 패드는 도 1을 참조하여 앞서 언급된 금속 본드와 유사하게, 패키징된 다이 스택(600)의 인접한 다이들 사이에 금속 본드를 형성하기 위한 위치일 수 있다.
다이(604)는 패키징된 다이 스택(600)의 하부 다이일 수 있으며 복수의 다이(606)를 지원할 수 있다. 또한 각각의 다이(604, 606)는 적어도 부분적으로 다이들을 연결하는 금속 본드 때문에 인접 다이(604, 606)로부터 이격될 수 있다. 인접 다이들 간 공백이 언더 필 물질(612)에 의해 채워질 수 있다. 언더 필 물질(612)로 다이들 간 공백을 채우는 것은, 앞서 언급된 바와 같이, 패키징된 다이 스택(600)에 구조적 지지를 제공할 수 있으며 또한 열 소산을 제공할 수 있다.
도 2 내지 6에 도시된 다이 스택은 단지 예시 목적만 가지며 한정이 아니다. 스택 내 다이의 개수 및 스택 내 다이의 유형의 모든 가능한 변형이 본 발명의 범위 내에 있다. 예를 들어, 인터포저 다이(interposer die)가 다이(604)와 복수의 다이(606)의 하부 다이 사이에 삽입될 수 있으며, 가령, 구조적 안정성 및 열적 향상을 더 제공할 수 있다.
지금까지의 내용에서 본 발명의 특정 실시예가 설명 목적으로 기재되었지만, 다양한 수정이 본 발명의 사상 및 범위 내에서 가능할 수 있음이 자명할 것이다. 따라서 본 발명은 첨부된 청구항에 의해서만 제한된다.

Claims (20)

  1. 장치로서,
    스택 내 복수의 다이,
    상기 복수의 다이를 지지하는 하부 다이 - 하부 다이의 일부분이 복수의 다이 너머까지 뻗어 있으며 하부 다이의 상부 표면에서 노출됨 - ,
    복수의 다이 및 하부 다이 옆에 배치된 장벽, 및
    하부 다이의 상부 표면 위에 그리고 복수의 다이 옆에 배치된 열 확산기
    를 포함하는 장치.
  2. 제1항에 있어서, 열 확산기의 단부가 기판 상에 형성되는 장치.
  3. 제1항에 있어서, 상기 장벽은 기판에 의해 지지되는 장치.
  4. 제1항에 있어서, 상기 열 확산기는 스택 내 배열되는 와이어의 복수의 층으로부터 형성되는 장치.
  5. 제4항에 있어서, 상기 와이어는 라운드 와이어(round wire)인 장치.
  6. 제4항에 있어서, 상기 와이어는 리본 와이어(ribbon wire)인 장치.
  7. 제1항에 있어서, 상기 장벽은 스택 내에 형성되는 복수의 층으로부터 형성되는 장치.
  8. 제7항에 있어서, 상기 와이어는 라운드 와이어인 장치.
  9. 제7항에 있어서, 상기 와이어는 리본 와이어인 장치.
  10. 장치로서,
    제1 다이,
    복수의 제2 다이 - 상기 제1 다이가 상기 복수의 제2 다이를 지지하도록 상기 제1 다이 및 상기 복수의 제2 다이는 하나의 스택으로 배열됨 - ,
    기판 상에 형성되며 상기 제1 다이 및 상기 복수의 제2 다이 옆에 배치되는 장벽,
    적어도 상기 제1 다이의 일부분 위에 그리고 상기 복수의 제2 다이에 인접하게 형성되는 열 확산기
    를 포함하며, 상기 열 확산기 및 장벽은 복수의 제2 다이 사이의 공백으로부터 윅킹(wicking)되는 언더 필 물질의 양을 제한하도록 구성되는 장치.
  11. 제9항에 있어서, 제1 다이는 로직 다이를 포함하며 복수의 제2 다이는 복수의 메모리 다이를 포함하는 장치.
  12. 제10항에 있어서, 제1 다이, 열 확산기의 단부, 및 장벽, 및 상기 기판에 연결되고 제1 다이, 복수의 제2 다이, 열 확산기 및 장벽을 봉하도록 구성되는 리드를 지지하는 기판을 더 포함하는 장치.
  13. 제11항에 있어서, 상기 열 확산기 및 장벽은 복수의 와이어로부터 형성되는 장치.
  14. 제13항에 있어서, 상기 열 확산기 및 장벽은 복수의 제2 다이 주위에 배치되는 연속 길이의 와이어로부터 형성되는 장치.
  15. 제13항에 있어서, 상기 열 확산기 및 장벽은 복수의 다이의 상부와 높이가 걸맞는 장치.
  16. 장치로서,
    스택 내에 배열되는 복수의 제1 다이,
    복수의 제1 다이에 연결된 제2 다이 - 제2 다이의 제1 부분 및 제2 부분이 복수의 제1 다이 너머까지 뻗어 있고, 제2 다이의 제3 부분 및 제4 부분의 에지(edge)가 복수의 다이의 에지와 대략 정렬됨 - ,
    복수의 제2 다이의 각각의 다이의 각자의 에지 및 제2 다이의 제3 부분 및 제4 부분의 각자의 에지에 각각 근접하게 배치되는 제1 장벽 및 제2 장벽, 및
    제2 다이의 제1 부분 및 제2 부분 위에 각각 형성되고 복수의 제1 다이의 각자의 에지에 근접하게 형성되는 제1 열 확산기 및 제2 열 확산기
    를 포함하는 장치.
  17. 제16항에 있어서, 제2 다이, 제1 장벽 및 제2 장벽 및 제1 열 확산기 및 제2 열 확산기의 부분들이 기판 상에 형성되는 장치.
  18. 제17항에 있어서, 제1 장벽 및 제2 장벽의 단부 및 제1 열 확산기 및 제2 열 확산기의 단부가 기판에 본딩되는 장치.
  19. 제16항에 있어서, 제1 열 확산기 및 제2 열 확산기 및 제1 장벽 및 제2 장벽은 와이어의 복수의 층으로부터 형성되는 장치.
  20. 제19항에 있어서, 제1 장벽 및 제2 장벽 및 제1 열 확산기 및 제2 열 확산기는 스택으로 배열되는 복수의 제1 다이의 상부와 높이가 걸맞는 장치.

KR1020187026296A 2016-02-17 2017-02-08 패키징된 반도체 다이에 대한 내열 확산을 위한 장치 및 방법 KR102284598B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US15/046,078 2016-02-17
US15/046,078 US11329026B2 (en) 2016-02-17 2016-02-17 Apparatuses and methods for internal heat spreading for packaged semiconductor die
PCT/US2017/016941 WO2017142755A1 (en) 2016-02-17 2017-02-08 Apparatuses and methods for internal heat spreading for packaged semiconductor die

Publications (2)

Publication Number Publication Date
KR20180105725A true KR20180105725A (ko) 2018-09-28
KR102284598B1 KR102284598B1 (ko) 2021-08-04

Family

ID=59562259

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020187026296A KR102284598B1 (ko) 2016-02-17 2017-02-08 패키징된 반도체 다이에 대한 내열 확산을 위한 장치 및 방법

Country Status (7)

Country Link
US (1) US11329026B2 (ko)
EP (1) EP3417480A4 (ko)
JP (1) JP6884791B2 (ko)
KR (1) KR102284598B1 (ko)
CN (1) CN108701664B (ko)
TW (1) TWI628760B (ko)
WO (1) WO2017142755A1 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10074633B2 (en) * 2016-11-08 2018-09-11 Micron Technology, Inc. Semiconductor die assemblies having molded underfill structures and related technology
US10622282B2 (en) * 2017-07-28 2020-04-14 Qualcomm Incorporated Systems and methods for cooling an electronic device
US10748874B2 (en) * 2018-10-24 2020-08-18 Micron Technology, Inc. Power and temperature management for functional blocks implemented by a 3D stacked integrated circuit
KR102661833B1 (ko) 2019-04-17 2024-05-02 삼성전자주식회사 반도체 패키지
WO2021119930A1 (zh) * 2019-12-16 2021-06-24 华为技术有限公司 芯片封装及其制作方法
US11915991B2 (en) * 2021-03-26 2024-02-27 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device having first heat spreader and second heat spreader and manufacturing method thereof
US11984378B2 (en) * 2021-05-13 2024-05-14 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package structure and method for forming the same
CN116913864B (zh) * 2023-09-14 2023-12-01 北京升宇科技有限公司 一种结温公差小的高可靠集成电路封装结构及封装方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110304036A1 (en) * 2010-06-09 2011-12-15 Hynix Semiconductor Inc. Semiconductor package with heat dissipation devices
US20120001314A1 (en) * 2010-07-05 2012-01-05 Mosaid Technologies Incorporated Multi-chip package with thermal frame and method of assembling
JP2012109572A (ja) * 2010-11-17 2012-06-07 Samsung Electronics Co Ltd 半導体パッケージ、半導体モジュール、電子装置、及び半導体パッケージの製造方法
US20160013173A1 (en) * 2014-07-14 2016-01-14 Micron Technology, Inc. Methods of manufacturing stacked semiconductor die assemblies with high efficiency thermal paths

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10233474A (ja) 1997-02-19 1998-09-02 Hitachi Metals Ltd ヒートスプレッダおよびこれを用いた半導体装置ならびにヒートスプレッダの製造方法
US7215018B2 (en) * 2004-04-13 2007-05-08 Vertical Circuits, Inc. Stacked die BGA or LGA component assembly
US7371676B2 (en) 2005-04-08 2008-05-13 Micron Technology, Inc. Method for fabricating semiconductor components with through wire interconnects
US7307348B2 (en) 2005-12-07 2007-12-11 Micron Technology, Inc. Semiconductor components having through wire interconnects (TWI)
KR100777926B1 (ko) 2006-08-29 2007-11-21 동부일렉트로닉스 주식회사 반도체 소자 및 그 제조방법
TW200820401A (en) 2006-10-23 2008-05-01 Via Tech Inc Chip package and manufacturing method thereof
JP2008235783A (ja) 2007-03-23 2008-10-02 Kyocera Corp 電子装置
US8030761B2 (en) 2007-05-23 2011-10-04 United Test And Assembly Center Ltd. Mold design and semiconductor package
CA2676495C (en) 2009-08-24 2014-04-08 Ibm Canada Limited - Ibm Canada Limitee Mechanical barrier element for improved thermal reliability of electronic components
KR101715761B1 (ko) 2010-12-31 2017-03-14 삼성전자주식회사 반도체 패키지 및 그 제조방법
TWI536516B (zh) 2011-09-19 2016-06-01 日月光半導體製造股份有限公司 具有散熱結構之半導體封裝及其製造方法
US8796829B2 (en) 2012-09-21 2014-08-05 Taiwan Semiconductor Manufacturing Company, Ltd. Thermal dissipation through seal rings in 3DIC structure
TW201426958A (zh) 2012-12-19 2014-07-01 Advanced Semiconductor Eng 堆疊式封裝件與其製造方法
TWI508255B (zh) 2013-07-01 2015-11-11 Powertech Technology Inc 散熱型覆晶封裝構造
US9082743B2 (en) 2013-08-02 2015-07-14 Taiwan Semiconductor Manufacturing Company, Ltd. 3DIC packages with heat dissipation structures
US9570421B2 (en) 2013-11-14 2017-02-14 Taiwan Semiconductor Manufacturing Co., Ltd. Stacking of multiple dies for forming three dimensional integrated circuit (3DIC) structure
US9287240B2 (en) 2013-12-13 2016-03-15 Micron Technology, Inc. Stacked semiconductor die assemblies with thermal spacers and associated systems and methods
KR102245003B1 (ko) 2014-06-27 2021-04-28 삼성전자주식회사 오버행을 극복할 수 있는 반도체 패키지 및 그 제조방법
US20160049383A1 (en) 2014-08-12 2016-02-18 Invensas Corporation Device and method for an integrated ultra-high-density device
JP6259168B2 (ja) * 2014-10-24 2018-01-10 アーベーベー・シュバイツ・アーゲー 半導体モジュールおよび半導体モジュールのスタック配列
US9768149B2 (en) 2015-05-19 2017-09-19 Micron Technology, Inc. Semiconductor device assembly with heat transfer structure formed from semiconductor material
US10068875B2 (en) 2015-10-22 2018-09-04 Micron Technology, Inc. Apparatuses and methods for heat transfer from packaged semiconductor die

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110304036A1 (en) * 2010-06-09 2011-12-15 Hynix Semiconductor Inc. Semiconductor package with heat dissipation devices
US20120001314A1 (en) * 2010-07-05 2012-01-05 Mosaid Technologies Incorporated Multi-chip package with thermal frame and method of assembling
JP2012109572A (ja) * 2010-11-17 2012-06-07 Samsung Electronics Co Ltd 半導体パッケージ、半導体モジュール、電子装置、及び半導体パッケージの製造方法
US20160013173A1 (en) * 2014-07-14 2016-01-14 Micron Technology, Inc. Methods of manufacturing stacked semiconductor die assemblies with high efficiency thermal paths

Also Published As

Publication number Publication date
US11329026B2 (en) 2022-05-10
WO2017142755A1 (en) 2017-08-24
CN108701664A (zh) 2018-10-23
JP2019506003A (ja) 2019-02-28
US20170236804A1 (en) 2017-08-17
CN108701664B (zh) 2022-02-22
TWI628760B (zh) 2018-07-01
EP3417480A1 (en) 2018-12-26
TW201735292A (zh) 2017-10-01
KR102284598B1 (ko) 2021-08-04
JP6884791B2 (ja) 2021-06-09
EP3417480A4 (en) 2019-10-23

Similar Documents

Publication Publication Date Title
KR102284598B1 (ko) 패키징된 반도체 다이에 대한 내열 확산을 위한 장치 및 방법
TWI582920B (zh) 半導體封裝以及其之製造方法
CN103715150B (zh) 芯片帽及戴有芯片帽的倒装芯片封装
US20180315740A1 (en) Semiconductor device package and method for fabricating the same
TWI446466B (zh) 在引線鍵合的晶片上疊置倒裝晶片的方法
KR101069499B1 (ko) 반도체 디바이스 및 그 제조 방법
US20120146242A1 (en) Semiconductor device and method of fabricating the same
US11658107B2 (en) Semiconductor package including an interposer and method of fabricating the same
JP2016092300A (ja) 半導体装置及び半導体装置の製造方法
CN108140632A (zh) 一种芯片
CN112510022A (zh) 电子封装件及其制法
JP2008016653A (ja) 半導体パッケージ、その製造方法、プリント基板及び電子機器
KR20100069007A (ko) 반도체 패키지 및 그 제조 방법
US20110316151A1 (en) Semiconductor package and method for manufacturing semiconductor package
US9006904B2 (en) Dual side package on package
US10068875B2 (en) Apparatuses and methods for heat transfer from packaged semiconductor die
KR20160093948A (ko) 칩 적층형 반도체 패키지 및 이의 제조 방법
CN112331645A (zh) 半导体封装装置
JP2010062292A (ja) 半導体装置の製造方法
JP2010287859A (ja) 貫通電極を有する半導体チップ及びそれを用いた半導体装置
KR20120098376A (ko) 반도체 패키지 구조를 가공하는 방법
KR101101435B1 (ko) 반도체 디바이스 및 그 제조 방법
JP2007517405A (ja) 半導体チップ・パッケージ
KR101332857B1 (ko) 반도체 패키지 및 그 제조 방법
KR20160093949A (ko) 인터포저를 이용한 반도체 패키지 및 이의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant