JP2020181864A - 半導体装置および半導体装置の製造方法 - Google Patents

半導体装置および半導体装置の製造方法 Download PDF

Info

Publication number
JP2020181864A
JP2020181864A JP2019082715A JP2019082715A JP2020181864A JP 2020181864 A JP2020181864 A JP 2020181864A JP 2019082715 A JP2019082715 A JP 2019082715A JP 2019082715 A JP2019082715 A JP 2019082715A JP 2020181864 A JP2020181864 A JP 2020181864A
Authority
JP
Japan
Prior art keywords
semiconductor device
protrusion
lead
substrate
control unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2019082715A
Other languages
English (en)
Other versions
JP2020181864A5 (ja
Inventor
幸太 中村
Kota Nakamura
幸太 中村
博美 富永
Hiromi Tominaga
博美 富永
村上　純一
Junichi Murakami
純一 村上
英憲 重岡
Hidenori Shigeoka
英憲 重岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2019082715A priority Critical patent/JP2020181864A/ja
Priority to US16/835,582 priority patent/US11527471B2/en
Priority to DE102020110260.7A priority patent/DE102020110260A1/de
Priority to CN202010304764.5A priority patent/CN111863760A/zh
Publication of JP2020181864A publication Critical patent/JP2020181864A/ja
Publication of JP2020181864A5 publication Critical patent/JP2020181864A5/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49861—Lead-frames fixed on or encapsulated in insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/49—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions wire-like arrangements or pins or rods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/485—Adaptation of interconnections, e.g. engineering charges, repair techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4885—Wire-like parts or pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H01L23/49555—Cross section geometry characterised by bent parts the bent parts being the outer leads

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

【課題】基板挿入型リードタイプの半導体装置において、基板実装時に安定したはんだフィレットを形成することが可能な技術を提供することを目的とする。【解決手段】半導体装置１００は、基板４の複数のスルーホール５に複数のリード端子２をそれぞれ差し込むことで実装される基板挿入型リードタイプの半導体装置である。半導体装置１００は、半導体素子および配線を含む通電制御部と、通電制御部を覆う封止樹脂１と、一端側が通電制御部と接続され、かつ、他端側が封止樹脂１から突出する複数のリード端子２とを備え、各リード端子２は、封止樹脂１から突出する他端側の一部に形成される突起部３を有している。【選択図】図４

Description

本発明は、基板挿入型リードタイプの半導体装置およびその製造方法に関するものである。
従来の面実装型リードタイプの半導体装置では、リード端子の表面等に加工を施して、リード端子と封止樹脂との結合力向上、およびリード端子とはんだとの結合力向上を図っている（例えば、特許文献１参照）。
また、半導体素子を実装する基板とリード端子との接合力を向上させるために、リード端子と基板との接合部分にはんだフィレットを形成する必要がある。
特開２００７−２８７７６５号公報
しかし、基板挿入型リードタイプの半導体装置では、リード端子の途中部において基板と接合することから、重力により、はんだが下方に流れるように応力がかかるため、面実装型リードタイプの半導体装置と比較して、正常なはんだフィレットの形状を形成することは難しい。はんだフィレットの形状は、はんだの量、リード端子およびその周辺の温度等により変わることから、安定したはんだフィレットを形成できない可能性があった。
そこで、本発明は、基板挿入型リードタイプの半導体装置において、基板実装時に安定したはんだフィレットを形成することが可能な技術を提供することを目的とする。
本発明に係る半導体装置は、基板の複数のスルーホールに複数のリード端子をそれぞれ差し込むことで実装される基板挿入型リードタイプの半導体装置であって、半導体素子および配線を含む通電制御部と、前記通電制御部を覆う封止樹脂と、一端側が前記通電制御部と接続され、かつ、他端側が前記封止樹脂から突出する複数の前記リード端子とを備え、各前記リード端子は、前記封止樹脂から突出する前記他端側の一部に形成される突起部を有するものである。
本発明によれば、各リード端子は、封止樹脂から突出する他端側の一部に形成される突起部を有するため、基板挿入型リードタイプの半導体装置において、基板実装時に安定したはんだフィレットを形成することができる。
実施の形態１に係る半導体装置の側面図である。 半導体装置の正面図である。 半導体装置の基板挿入時における突起部およびその周辺の拡大図である。 半導体装置の基板実装時における突起部およびその周辺の拡大図である。 実施の形態１に係る半導体装置の製造方法を説明するための説明図である。 実施の形態１の変形例１に係る半導体装置の基板挿入時における突起部およびその周辺の拡大図である。 実施の形態１の変形例２に係る半導体装置の基板挿入時における突起部およびその周辺の拡大図である。 実施の形態１の変形例３に係る半導体装置の基板挿入時における突起部およびその周辺の拡大図である。 実施の形態２に係る半導体装置の基板挿入時における突起部およびその周辺の拡大図である。 実施の形態２の変形例１に係る半導体装置の基板挿入時における突起部およびその周辺の拡大図である。 表面加工領域に形成された複数の溝の一例を示す断面図である。 表面加工領域に形成された複数の溝の他の例を示す断面図である。 表面加工領域に形成された複数の溝の他の例を示す断面図である。 表面加工領域に形成された複数の溝の他の例を示す断面図である。 表面加工領域に形成された複数の溝の他の例を示す断面図である。 実施の形態２の変形例２に係る半導体装置の基板挿入時における突起部およびその周辺の拡大図である。 表面加工領域に形成された複数の凹凸の一例を示す断面図である。 表面加工領域に形成された複数の凹凸の他の例を示す断面図である。 複数の溝の形成方法を説明するための説明図である。 複数の凹凸の形成方法を説明するための説明図である。
＜実施の形態１＞
本発明の実施の形態１について、図面を用いて以下に説明する。図１は、実施の形態１に係る半導体装置１００の側面図である。図２は、半導体装置１００の正面図である。
図１と図２に示すように、半導体装置１００は、基板４（図３参照）の複数のスルーホール５（図３参照）に複数のリード端子２をそれぞれ差し込むことで実装される基板挿入型リードタイプの半導体装置であり、通電制御部（図示省略）、封止樹脂１、および複数のリード端子２を備えている。封止樹脂１は、平面視にて矩形形状に形成され、通電制御部と複数のリード端子２の一端側とを封止している。複数（例えば１０本）のリード端子２は、封止樹脂１の前後から５本ずつ突出している。通電制御部は半導体素子および配線を含み、複数のリード端子２の一端側に接続されている。
複数のリード端子２の他端側は封止樹脂１から突出しており、基板４と接続されるためオープンとなっている。複数のリード端子２の他端側は、封止樹脂１の前面と背面から水平方向に延び、途中部で屈曲し下方に延びる形状である。複数のリード端子２における下方に延びる部分には、局所的に幅が広くなっている突起部３が形成されている。
次に、突起部３について詳細に説明する。図３は、半導体装置１００の基板挿入時における突起部３およびその周辺の拡大図である。
図２と図３に示すように、突起部３の正面視形状は、通電制御部から離れる方向に向かって細くなるテーパー形状、すなわち、逆三角形形状である。突起部３の下端部よりも上側の部分の幅は、基板４のスルーホール５の幅よりも広くなっており、リード端子２が基板４のスルーホール５に差し込まれた状態で、突起部３の下端部がスルーホール５の上端に位置する。
次に、図３と図４を用いて、リード端子２に突起部３を設けた場合の効果について、リード端子２に突起部３を設けない場合と比較して説明する。図４は、半導体装置１００の基板実装時における突起部３およびその周辺の拡大図である。なお、基板実装時とは、はんだ６により複数のリード端子２が基板４に固定された状態である。
はんだ６は基板４の下側からはんだごてまたは噴流はんだにより供給されるため、基板４の下面にははんだフィレットが安定して形成されやすい。しかし、リード端子２に突起部３を設けない場合、重力により、はんだ６が下方に流れるように応力がかかるため、基板４の上面にはんだフィレットが安定して形成されない可能性がある。
リード端子２に突起部３を設けた場合、突起部３においてリード端子２の体積を局所的に大きくすることにより熱容量を向上させている。そのため、突起部３を高温状態で保つことが容易であることから、突起部３におけるはんだ６の濡れ上がり性を向上させることができる。また、突起部３は、はんだ６の表面張力を利用したはんだ６の濡れ上がり性も向上させることができる。
図３と図４を用いて、表面張力を利用したはんだ６の濡れ上がり性について説明する。突起部３の下端部に到達したはんだ６は突起部３の下端部において表面張力により上側に濡れ上がる。濡れ上げられたはんだ６は、表面張力により突起部３を伝って基板４の上面にフィレットを形成する。
突起部３の下端部よりも上側の部分の幅はスルーホール５の幅よりも広くなっており、基板４の上面での基板４と突起部３との間の距離は、基板４の下面での基板４とリード端子２との間の距離よりも小さい。そのため、基板４の上面では基板４の下面よりも少ないはんだ６ではんだフィレットを形成することができる。また、基板４の上面と下面に供給されるはんだ６が同量であった場合には、図４に示すように、大きく安定したはんだフィレットを形成することができる。
また、リード端子２がスルーホール５に挿入された状態で、突起部３の一部が基板４の上面と同じ高さ位置に位置するスルーホール５の上端に位置すれば、はんだフィレットが形成された箇所にて半導体装置１００が固定される。
また、突起部３は複数のリード端子２を形成する際にプレス金型を用いた作製が可能である。次に、半導体装置１００の製造方法について説明する。図５は、実施の形態１に係る半導体装置１００の製造方法を説明するための説明図である。具体的には、図５（ａ）は、通電制御部を封止樹脂１で封止する工程が行われた状態を示す平面図である。図５（ｂ）は、フレーム枠８を加工して突起部３を形成する工程が行われた状態を示す平面図である。図５（ｃ）は、外枠９を切断して複数のリード端子２を形成する工程が行われた状態を示す平面図である。
最初に、複数のリード７と、複数のリード７の他端側を接続するフレーム枠８と、複数のリード７およびフレーム枠８を囲む外枠９とを有するリードフレーム１０を配置する工程が行われる。
次に、図５（ａ）に示すように、複数のリード７の一端側に通電制御部を形成する工程と、通電制御部を封止樹脂１で封止する工程が行われる。次に、図５（ｂ）に示すように、プレス加工によりフレーム枠８を加工して突起部３を形成する工程が行われる。なお、この工程では、図５（ａ），（ｂ）において破線で囲まれた領域が加工される。
次に、図５（ｃ）に示すように、プレス加工により外枠９を切断して、各々が突起部３を有する複数のリード端子２を形成する工程が行われる。以上のような工程を経て半導体装置１００が製造される。
以上のように、実施の形態１に係る半導体装置１００は、半導体素子および配線を含む通電制御部と、通電制御部を覆う封止樹脂１と、一端側が通電制御部と接続され、かつ、他端側が封止樹脂１から突出する複数のリード端子２とを備え、各リード端子２は、封止樹脂１から突出する他端側の一部に形成される突起部３を有している。
したがって、各リード端子２は、封止樹脂１から突出する他端側の一部に形成される突起部３を有するため、基板挿入型リードタイプの半導体装置１００において、基板実装時に安定したはんだフィレットを形成することができる。
半導体装置１００の製造方法は、複数のリード７と、複数のリード７の他端側を接続するフレーム枠８と、複数のリード７およびフレーム枠８を囲む外枠９とを有するリードフレーム１０を配置する工程（ａ）と、複数のリード７の一端側に通電制御部を形成する工程（ｂ）と、通電制御部を封止樹脂１で封止する工程（ｃ）と、プレス加工によりフレーム枠８を加工して突起部３を形成する工程（ｄ）と、プレス加工により外枠９を切断して複数のリード端子２を形成する工程（ｅ）とを備えている。
したがって、複数のリード端子２を形成する際にプレス金型を用いて突起部３を形成することができるため、半導体装置１００の製造コストの上昇を抑えつつ、安定したはんだフィレットの形成が可能な突起部３を形成することができる。
＜実施の形態１の変形例＞
以上の説明では、突起部３の正面視形状は、通電制御部から離れる方向に向かって細くなるテーパー形状、すなわち、逆三角形形状に形成されていた。しかしこれに限ったものではなく、他の形状であってもよい。
図６は、実施の形態１の変形例１に係る半導体装置１００の基板挿入時における突起部１３およびその周辺の拡大図である。図７は、実施の形態１の変形例２に係る半導体装置１００の基板挿入時における突起部２３およびその周辺の拡大図である。図８は、実施の形態１の変形例３に係る半導体装置１００の基板挿入時における突起部３３およびその周辺の拡大図である。
図６と図７では、基板４の上面において、突起部３を用いた場合よりも少ないはんだ６でフィレットを形成することができる突起部１３，２３の形状の例を示している。図６に示すように、突起部１３の正面視形状は矩形形状であってもよいし、図７に示すように、突起部２３の正面視形状は楕円形状であってもよい。
図６と図７の場合にも、突起部１３，２３においてリード端子２の体積を局所的に大きくすることにより熱容量を向上させている。そのため、突起部１３，２３を高温状態で保つことが容易であることから、突起部１３，２３におけるはんだ６の濡れ上がり性を向上させることができる。また、突起部１３，２３は、はんだ６の表面張力を利用したはんだ６の濡れ上がり性も向上させることができる。さらに、突起部１３，２３は、図３に示す突起部３と比較して基板４の上面の高さ位置に位置する面積が大きいため、突起部３の場合よりも少ないはんだ６で左右に濡れ上がることから、基板実装時に少ないはんだ６で安定したはんだフィレットを形成することができる。
図８では、はんだ６の濡れ上がり性をさらに向上させることができる突起部３３の形状の例を示している。図８に示すように、突起部３３の下端部がスルーホール５内に配置されることが望ましい。そのため、リード端子２の側面に対するテーパー形状の傾斜角度θは４５度未満であることが望ましい。図３に示した突起部３のテーパー部３ａは直線状であったが、図８に示す突起部３３のテーパー部３３ａは上方に凹む曲線状であるため、突起部３の場合よりもはんだ６が濡れ上がりやすくなる。
突起部３３の正面視形状は、通電制御部から離れる方向に向かって細くなるテーパー形状であり、リード端子２の側面に対するテーパー形状の傾斜角度θは４５度未満であるため、突起部３の場合よりもはんだ６が濡れ上がりやすくなり、基板実装時に安定したはんだフィレットを容易に形成することができる。
＜実施の形態２＞
次に、実施の形態２に係る半導体装置１００について説明する。図９は、実施の形態２に係る半導体装置１００の基板挿入時における突起部３およびその周辺の拡大図である。なお、実施の形態２において、実施の形態１で説明したものと同一の構成要素については同一符号を付して説明は省略する。
実施の形態２では、はんだ濡れ性を向上させて、基板４の実装性を向上させることを目的として、リード端子２および突起部３における、基板４のスルーホール５の内部およびその周辺に位置する部分（以下「表面加工領域」という）に複数の小さな切り込み１４が形成されている。より具体的には、表面加工領域は、リード端子２および突起部３における、基板４のスルーホール５の内部およびその上側と下側に位置する部分である。
リード端子２および突起部３の表面加工領域に複数の切り込み１４が形成されることで、毛細管現象を利用したはんだ６の濡れ上がり性を向上させることができる。なお、表面加工領域は、リード端子２および突起部３の表面のみにあってもよいし、リード端子２および突起部３の表面と裏面にあってもよい。
複数の切り込み１４に代えて、複数の溝１５または複数の凹凸１６が表面加工領域に形成されていてもよい。図１０は、実施の形態２の変形例１に係る半導体装置１００の基板挿入時における突起部３およびその周辺の拡大図である。図１１は、表面加工領域に形成された複数の溝１５の一例を示す断面図である。図１２〜図１５は、表面加工領域に形成された複数の溝１５の他の例を示す断面図である。
図１０に示すように、リード端子２の長手方向に延びる複数の細い溝１５が表面加工領域に形成されている。なお、溝１５は、図１１に示すようにリード端子２および突起部３の表面のみに形成された矩形形状の溝であってもよいし、図１２に示すようにリード端子２および突起部３の表面と裏面に形成された矩形形状の溝であってもよい。溝１５がリード端子２および突起部３の表面と裏面に形成されることで、はんだ６の濡れ上がり性をさらに向上させることができる。
または、溝１５は、図１３に示すようにリード端子２および突起部３の表面のみに形成された鋸状の溝であってもよいし、図１４に示すように、リード端子２および突起部３の表面と裏面に形成された鋸状の溝であってもよい。複数の鋸状の溝１５、すなわち、溝１５がリード端子２の中心から離れる方向に向かって細くなるテーパー形状に形成されることで、はんだ６の濡れ上がり時の空気の巻き込みを減らすことができるため、さらにはんだ濡れ性の向上を見込める。
または、溝１５は、図１５に示すようにリード端子２および突起部３の表面と裏面に形成された複数の台形形状の溝であってもよい。図１４に示したようにリード端子２および突起部３の表面と裏面に形成された溝１５をテーパー形状にすることでリード端子２が変形する可能性が生じる場合は、図１５に示すように溝１５の傾斜を緩やかにすることで、リード端子２について必要な強度を保持することができる。
図１６は、実施の形態２の変形例２に係る半導体装置１００の基板挿入時における突起部３およびその周辺の拡大図である。図１７は、表面加工領域に形成された複数の凹凸１６の一例を示す断面図である。図１８は、表面加工領域に形成された複数の凹凸１６の他の例を示す断面図である。
図１６に示すように、複数の凹凸１６が表面加工領域に形成されている。なお、凹凸１６は、図１７に示すようにリード端子２および突起部３の表面のみに形成された凹凸であってもよいし、図１８に示すようにリード端子２および突起部３の表面と裏面に形成された凹凸であってもよい。
次に、リード端子２および突起部３の表面加工領域に複数の溝１５を形成する方法について説明する。図１９は、複数の溝１５の形成方法を説明するための説明図である。具体的には、図１９（ａ）は、複数の溝１５が形成される前のリード端子２の概略図であり、図１９（ｂ）は、プレス金型２０にリード端子２をセットした状態を示す概略図である。図１９（ｃ）は、複数の溝１５が形成された後のリード端子２の概略図である。
図１９（ａ）〜図１９（ｃ）に示すように、プレス金型２０にセットされたリード端子２はプレス金型２０によりプレス加工されることで、リード端子２および突起部３の表面加工領域に複数の溝１５が形成される。
次に、リード端子２および突起部３の表面加工領域に複数の凹凸１６を形成する方法について説明する。図２０は、複数の凹凸１６の形成方法を説明するための説明図である。具体的には、図２０（ａ）は、複数の凹凸１６が形成される前のリード端子２の概略図であり、図２０（ｂ）は、リード端子２に対してビーズブラストを行っている状態を示す概略図である。図２０（ｃ）は、複数の凹凸１６が形成された後のリード端子２の概略図である。
図２０（ａ）〜図２０（ｃ）に示すように、ウェットまたはドライでのビーズブラストを行い、リード端子２および突起部３の表面加工領域に微細粒状物質であるビーズ２１を当てることで、リード端子２および突起部３の表面加工領域に複数の凹凸１６が形成される。めっき後にビーズブラストを行った場合、リード端子２の金属表面の露出等が懸念されることから、めっき前にビーズブラストを行うことが好ましい。また、ビーズ２１の粒径およびブラスト時間を調整することで、凹凸１６の深さおよび粗さの調整が可能である。なお、ビーズ２１を当てるビーズブラストに代えて、微細粒状物質である砂を当てるサンドブラストが行われてもよい。
以上のように、実施の形態２に係る半導体装置１００では、リード端子２および突起部３における、基板４のスルーホール５の内部およびその周辺に位置する部分に、複数の切り込み１４、リード端子２の長手方向に延びる複数の溝１５、または複数の凹凸１６が形成されている。したがって、毛細管現象を利用したはんだ６の濡れ上がり性を向上させることができる。
リード端子２および突起部３における、基板４のスルーホール５の内部およびその周辺に位置する部分に、プレス加工により複数の溝１５、または、ビーズブラストまたはサンドブラストにより複数の凹凸１６を形成する工程をさらに備えるため、はんだ６の濡れ上がり性を向上させる構造を容易に形成することができる。
以上の説明では、リード端子２および突起部３における、基板４のスルーホール５の内部およびその周辺に位置する部分に複数の切り込み１４、複数の溝１５、または複数の凹凸１６が形成されていた。しかしこれに限ったものではなく、複数の切り込み１４、複数の溝１５、または複数の凹凸１６が形成される対象は、突起部３に代えて突起部１３、２３，３３であってもよい。この場合にも同様の効果が得られる。
なお、本発明は、その発明の範囲内において、各実施の形態を自由に組み合わせたり、各実施の形態を適宜、変形、省略することが可能である。
１ 封止樹脂、２ リード端子、３ 突起部、４ 基板、５ スルーホール、７ リード、８ フレーム枠、９ 外枠、１０ リードフレーム、１３ 突起部、１４ 切り込み、１５ 溝、１６ 凹凸、２３ 突起部、３３ 突起部、１００ 半導体装置。

Claims (5)

  1. 基板の複数のスルーホールに複数のリード端子をそれぞれ差し込むことで実装される基板挿入型リードタイプの半導体装置であって、
    半導体素子および配線を含む通電制御部と、
    前記通電制御部を覆う封止樹脂と、
    一端側が前記通電制御部と接続され、かつ、他端側が前記封止樹脂から突出する複数の前記リード端子と、を備え、
    各前記リード端子は、前記封止樹脂から突出する前記他端側の一部に形成される突起部を有する、半導体装置。
  2. 前記リード端子および前記突起部における、前記基板の前記スルーホールの内部およびその周辺に位置する部分に、複数の切り込み、前記リード端子の長手方向に延びる複数の溝、または複数の凹凸が形成される、請求項１に記載の半導体装置。
  3. 前記突起部の正面視形状は、前記通電制御部から離れる方向に向かって細くなるテーパー形状であり、
    前記リード端子の側面に対する前記テーパー形状の傾斜角度は４５度未満である、請求項１または請求項２に記載の半導体装置。
  4. 請求項１から請求項３のいずれか１項に記載の半導体装置を製造する製造方法であって、
    （ａ）複数のリードと、複数の前記リードの前記他端側を接続するフレーム枠と、複数の前記リードおよび前記フレーム枠を囲む外枠とを有するリードフレームを配置する工程と、
    （ｂ）複数の前記リードの前記一端側に前記通電制御部を形成する工程と、
    （ｃ）前記通電制御部を前記封止樹脂で封止する工程と、
    （ｄ）プレス加工により前記フレーム枠を加工して前記突起部を形成する工程と、
    （ｅ）プレス加工により前記外枠を切断して複数の前記リード端子を形成する工程と、
    を備える、半導体装置の製造方法。
  5. （ｆ）前記リード端子および前記突起部における、前記基板の前記スルーホールの内部およびその周辺に位置する部分に、プレス加工により複数の前記溝、または、ビーズブラストまたはサンドブラストにより複数の前記凹凸を形成する工程をさらに備える、請求項４に記載の半導体装置の製造方法。
JP2019082715A 2019-04-24 2019-04-24 半導体装置および半導体装置の製造方法 Pending JP2020181864A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2019082715A JP2020181864A (ja) 2019-04-24 2019-04-24 半導体装置および半導体装置の製造方法
US16/835,582 US11527471B2 (en) 2019-04-24 2020-03-31 Semiconductor device and method of manufacturing the semiconductor device
DE102020110260.7A DE102020110260A1 (de) 2019-04-24 2020-04-15 Halbleitervorrichtung und Verfahren zur Herstellung der Halbleitervorrichtung
CN202010304764.5A CN111863760A (zh) 2019-04-24 2020-04-17 半导体装置及半导体装置的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019082715A JP2020181864A (ja) 2019-04-24 2019-04-24 半導体装置および半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2020181864A true JP2020181864A (ja) 2020-11-05
JP2020181864A5 JP2020181864A5 (ja) 2021-07-26

Family

ID=72840201

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019082715A Pending JP2020181864A (ja) 2019-04-24 2019-04-24 半導体装置および半導体装置の製造方法

Country Status (4)

Country Link
US (1) US11527471B2 (ja)
JP (1) JP2020181864A (ja)
CN (1) CN111863760A (ja)
DE (1) DE102020110260A1 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0528053U (ja) * 1991-09-18 1993-04-09 クラリオン株式会社 リードフレーム
JPH0677383A (ja) * 1992-08-26 1994-03-18 Murata Mfg Co Ltd リード端子およびリード端子付電子部品の製造方法
JP2001210775A (ja) * 2000-01-27 2001-08-03 Sony Corp リードフレーム、電子部品パッケージ、及びそれらの作製方法
JP2004063688A (ja) * 2002-07-26 2004-02-26 Mitsubishi Electric Corp 半導体装置及び半導体アセンブリモジュール

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3762039A (en) * 1971-09-10 1973-10-02 Mos Technology Inc Plastic encapsulation of microcircuits
DE2812768B2 (de) * 1978-03-23 1980-09-25 Stettner & Co, 8560 Lauf Elektrisches Bauelement mit Anschlußdrahten zum Einstecken in Bohrungen der Platte einer gedruckten Schaltung
US4257668A (en) * 1979-01-02 1981-03-24 Gte Automatic Electric Laboratories, Inc. Edge clip terminal for mounting thick film hybrid circuits in printed circuit boards
JPS59159550A (ja) * 1983-03-01 1984-09-10 Toshiba Corp 半導体装置
JPS6298656A (ja) * 1985-10-25 1987-05-08 Hitachi Ltd リ−ドフレ−ム
US5166570A (en) * 1990-06-08 1992-11-24 Murata Manufacturing Co. Ltd. Electronic component
JPH0656871B2 (ja) * 1990-08-09 1994-07-27 新日本無線株式会社 外部リード段差部の形成方法
JPH0620731A (ja) * 1992-07-01 1994-01-28 Mitsubishi Electric Corp リード、集積回路装置の組立方法、集積回路装置、導電路提供用リードおよび導電路提供方法
JP3093476B2 (ja) * 1992-08-31 2000-10-03 ローム株式会社 電子部品およびその実装方法
JP2000200642A (ja) * 1999-01-04 2000-07-18 Yazaki Corp 基板接続用端子
JP2002029055A (ja) * 2000-07-13 2002-01-29 Canon Inc 記録ヘッド、その記録ヘッドを有するヘッドカートリッジ、その記録ヘッドを用いた記録装置、及び、記録ヘッド素子基板
JP4182467B2 (ja) * 2001-12-27 2008-11-19 セイコーエプソン株式会社 回路基板、電気光学装置及び電子機器
JP2007287765A (ja) 2006-04-13 2007-11-01 Denso Corp 樹脂封止型半導体装置
US8324642B2 (en) * 2009-02-13 2012-12-04 Once Innovations, Inc. Light emitting diode assembly and methods
JP5009972B2 (ja) * 2009-12-21 2012-08-29 日立オートモティブシステムズ株式会社 コネクタの製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0528053U (ja) * 1991-09-18 1993-04-09 クラリオン株式会社 リードフレーム
JPH0677383A (ja) * 1992-08-26 1994-03-18 Murata Mfg Co Ltd リード端子およびリード端子付電子部品の製造方法
JP2001210775A (ja) * 2000-01-27 2001-08-03 Sony Corp リードフレーム、電子部品パッケージ、及びそれらの作製方法
JP2004063688A (ja) * 2002-07-26 2004-02-26 Mitsubishi Electric Corp 半導体装置及び半導体アセンブリモジュール
KR20040025545A (ko) * 2002-07-26 2004-03-24 미쓰비시덴키 가부시키가이샤 반도체장치
US20040145043A1 (en) * 2002-07-26 2004-07-29 Mitsubishi Denki Kabushiki Kaisha Semiconductor device and semiconductor assembly module

Also Published As

Publication number Publication date
US20200343174A1 (en) 2020-10-29
US11527471B2 (en) 2022-12-13
DE102020110260A1 (de) 2020-10-29
CN111863760A (zh) 2020-10-30

Similar Documents

Publication Publication Date Title
CN104078438B (zh) 引线框架、包括引线框架的半导体封装以及用于生产引线框架的方法
JP6127293B2 (ja) リードフレーム、半導体装置及びその製造方法
JP4565634B2 (ja) 半導体装置およびその製造方法
JP5557636B2 (ja) 電子部品
JP6827347B2 (ja) 半導体装置
JP2020181864A (ja) 半導体装置および半導体装置の製造方法
US20100059207A1 (en) Fin, thermal module, and method for assembling the same
JP2003031855A (ja) 半導体装置の製造方法および半導体装置
JP2016039321A (ja) リードフレーム、樹脂成型体、表面実装型電子部品、表面実装型発光装置、及びリードフレーム製造方法
JP6080305B2 (ja) 半導体装置の製造方法、半導体装置及びリードフレーム
JP2010040884A (ja) 半導体装置及び半導体チップのボンディング方法
JP4797781B2 (ja) 補強タブ、補強タブの製造方法、及びコネクタの実装構造
CN204616191U (zh) 基板安装构造
JP6666320B2 (ja) 樹脂成型基板及びコンデンサの実装構造
JP5308979B2 (ja) 半導体パッケージ
JPH09312358A (ja) Ｉｃパッケージ
JP2021002637A (ja) 半導体装置及び半導体装置の製造方法
JP7203651B2 (ja) 接続端子、電子装置
JP2015118872A (ja) 電子基板
JP4476977B2 (ja) 半導体装置
JP6066476B2 (ja) はんだペーストの塗布構造
JP7285225B2 (ja) リードフレーム及びその製造方法
JP7019840B2 (ja) 半導体装置および半導体装置の製造方法
JP2010212729A (ja) 半導体装置およびその製造方法
WO2020261969A1 (ja) 電子モジュール

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210512

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210512

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220315

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220317

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20220913