CN104078438B - 引线框架、包括引线框架的半导体封装以及用于生产引线框架的方法 - Google Patents

引线框架、包括引线框架的半导体封装以及用于生产引线框架的方法 Download PDF

Info

Publication number
CN104078438B
CN104078438B CN201410119896.5A CN201410119896A CN104078438B CN 104078438 B CN104078438 B CN 104078438B CN 201410119896 A CN201410119896 A CN 201410119896A CN 104078438 B CN104078438 B CN 104078438B
Authority
CN
China
Prior art keywords
attachment part
lead
lead finger
width
opening
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410119896.5A
Other languages
English (en)
Other versions
CN104078438A (zh
Inventor
S·西瓦佩拉梅尔
W·W·E·李
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN104078438A publication Critical patent/CN104078438A/zh
Application granted granted Critical
Publication of CN104078438B publication Critical patent/CN104078438B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582—Metallic layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48464—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area also being a ball bond, i.e. ball-to-ball
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Manufacturing & Machinery (AREA)

Abstract

本发明涉及一种引线框架，包括裸片焊盘以及具有被配置为电连接到裸片接触焊盘的内部部分和具有附接部分的外部部分的引线指。附接部分被配置为被焊接到外部焊盘，其中附接部分具有宽度、长度和厚度。开口延伸通过附接部分的厚度。

Description

引线框架、包括引线框架的半导体封装以及用于生产引线框 架的方法
技术领域
本发明总体涉及引线框架以及包括引线框架的半导体封装。本发明还涉及用于生产引线框架的方法。具体地，本发明涉及包括裸片焊盘和引线指（lead finger）的引线框架。
背景技术
引线框架提供用于确保在半导体芯片和容纳半导体芯片或裸片的封装的外部之间的电连接。引线框架总体包括裸片焊盘和多个引线指。
半导体裸片或芯片附接到裸片焊盘，并且例如通过键合接线提供在裸片上的接触焊盘和引线指的内部部分之间的电连接。在电连接之后，可以例如通过在模制工艺中模制壳体来形成封装。壳体包封裸片。引线指的外部部分包括附接部分，附接部分可以被被焊接到外部电路，诸如印刷电路板。
引线指的附接部分应允许在半导体封装和外部电路之间的、耐受多个温度循环的安全焊接。
由于半导体封装与半导体封装被焊接到的外部电路的热膨胀系数的差异，可能在焊点中出现裂缝，从而导致增加的电阻或者甚至导致在半导体封装和外部电路之间的电连接断开。
发明内容
根据引线框架的一个实施例，引线框架包括：裸片焊盘，被配置用于容纳裸片；以及引线指。引线指包括：内部部分，被配置为电耦合到所述裸片的接触焊盘；以及外部部分，包括在引线指的背 离内部部分的端部处的附接部分。附接部分被配置为被焊接到外部焊盘。附接部分包括第一宽度、长度和厚度。开口延伸通过附接部分的厚度。
根据一种用于生产引线框架的方法的实施例，该方法包括：提供被配置用于容纳裸片的裸片焊盘；提供引线指，引线指包括：内部部分，被配置为电耦合到裸片的接触焊盘；以及外部部分，包括在引线指的背离内部部分的端部处的附接部分，附接部分被配置为被焊接到外部焊盘，其中附接部分包括宽度、长度和厚度；并且提供开口，该开口延伸通过附接部分的厚度。
根据一种半导体封装的实施例，半导体封装包括引线框架。引线框架包括：裸片焊盘，被配置用于容纳裸片；以及引线指。引线指包括内部部分，被配置为电耦合到裸片的接触焊盘；以及外部部分，包括在引线指的背离所述内部部分的端部处的附接部分。附接部分被配置为被焊接到外部焊盘。附接部分包括第一宽度、长度和厚度。开口延伸通过附接部分的厚度。半导体封装还包括：裸片，附接到裸片焊盘，并且电耦合到引线指的内部部分；以及壳体，包封裸片和引线指的内部部分。
本领域技术人员在阅读以下详细说明以及在查看附图之后将意识到另外的特征和优点。
附图说明
附图被包括以提供对本发明的实施例的进一步的理解，并且被合并入并构成本说明的一部分。附图图示实施例，并且连同说明一起用于解释实施例的原理。由于通过参照以下详细说明其它实施例以及实施例的很多预期优点将变得容易理解，从而它们将容易被领会。
图1示意地图示根据第一实施例的引线框架。
图2示意地图示根据第二实施例的引线框架的一部分。
图3示意地图示图2的细节。
图4示意地图示根据第三实施例的半导体封装的部分的截面图。
图5示意地图示根据第一实施例至第三实施例之一的引线指的附接部分的透视图。
图6示意地图示根据第四实施例的引线指的附接部分的透视图。
图7示意地图示沿现有技术的引线指的以及沿根据第一至第三实施例中的一个实施例的引线指的作用在附接部分上的法向力的仿真结果。
具体实施方式
在下文中，通过参照附图描述本发明的实施例，附图中相似的标号在全文中通常用于表示相似的元件。在以下说明中，出于解释的目的阐述大量具体细节以便提供对实施例的一个或多个方面的透彻理解。然而，对于本领域技术人员来说可能显然地可以使用较少数量的这些具体细节来实践实施例的一个或多个方面。因此以下说明不应被视为是限制性的，并且保护范围由所附权利要求限定。
所总结的各个方面可以以各种形式实施。以下说明以说明的方式示出其中可以实施本发明的方面的各种组合和设置。应理解，所述方面和/或实施例仅仅是示例，并且可以利用其它方面和/或实施例，并且可以在不背离本公开的范围的情况下对其作出结构和功能上的修改。此外，尽管可能仅关于一个或几个实施方式公开了一个实施例的特定的特征或方面，但是正如可能对于任何给定的或特定的应用是所期望的及是有益的，该特征或方面可以与其余实施方式的一个或多个其它特征或方面组合。此外，对于在详细说明或权利要求中术语“包含”、“具有”、“有”或其它它们的变体所使用的范围，这类术语意在为与术语“包括”相似的包括。而且，输入“示例性的”仅意味着例如，而不是最佳的或最适宜的。
图1示意地示出引线框架100。引线框架100包括裸片焊盘102和6个引线指104。裸片焊盘102和引线指104被外部支撑框架106包围，引线指104连接到外部支撑框架106。支撑条108进一步互连 引线指104，并且连接到外部支撑框架106。裸片焊盘支撑条110将裸片焊盘102连接到外部支撑框架106。
支撑条108和110以及外部支撑框架106在生产工艺中将裸片焊盘102和引线指104保持在一起。它们在制造工艺结束时被去除，并且在制造工艺期间被部分地去除，以创建被自由放置的裸片焊盘102和分离的引线指104。
在图1中示出的第一实施例中，裸片焊盘102为矩形，并且大约位于外部支撑框架106的中部。引线指104被布置为沿裸片焊盘102的较长侧的2行。例如在小外形（small-outline）集成电路（SOIC）封装和在小外形封装（SOP）中使用两行的布置，该小外形封装具有从封装的两侧突出的引线。虽然图1仅示出6个引线指104，但是也可能有另一引线指数目，例如8、10、14或更多或更少的引线。可以例如使用沿矩形（更具体的为方形）的四侧的4行布置以用于四方扁平封装。
使用虚线绘制的矩形112指示在随后的工艺步骤中被模制在裸片和部分引线框100之上的壳体（在图1中未示出）的可能的外形。
裸片焊盘102适于容纳裸片。裸片焊盘102具有在其上放置芯片（裸片）的形状和大小，并且更具体地的是引脚框架100被指定的芯片。裸片焊盘102可以具有适用于待放置在裸片焊盘102上的具体芯片或者甚至若干芯片的任何形式。
每个引线指104包括指向裸片焊盘102的内部部分104a和延伸背离裸片焊盘102的外部部分104b。外部部分104b的至少一部分将突出到壳体之外。
每个外部部分104b包括在引线指的背离（背对）内部部分104a的端部的附接部分114。每个附接部分114包括开口116，开口116延伸通过引线框架100。开口116是通孔。开口116基本上为矩形。在图1中示出的实施例中，开口116大约位于附接部分114的中部。将理解，在其它实施例中开口116可以具有其它形状，并且可以位于附接部分114的中心之外。
引线框架100可以通过蚀刻或模压出而由金属薄片形成。一种适合于引线框架100的金属是铜，然而也可以使用其它材料甚至非金属材料。一种可以使用的适合的铜铁合金是C194ESH（超弹性硬（Extra Spring Hard））。一种可以使用的适合的铜镍合金是C7025。独立于结构、引线指的数目、尺寸等，可以在蚀刻或模压工艺中生产引线框架100的所有结构。因此，根据本发明的引线框架仅需要改变蚀刻掩膜或模压形式。不同地，引线框架100的生产成本没有增加。然而，还可以在分离的步骤中在已经模压出或蚀刻的引线框架100上例如通过激光切割来形成开口116。
裸片例如通过胶附接到裸片焊盘102。裸片也可以被焊接到裸片焊盘102。也可以使用其它的附接方法，这本质上取决于裸片的种类。裸片焊盘102应适于（或被配置用于）所使用的附接。为了便于或实现附接，裸片焊盘102可以被适合的材料覆盖。
将在附接到裸片焊盘102的裸片接触焊盘和引线指104的内部部分104a之间提供电连接。可以由键合接线提供电连接。引线指104的内部部分适于提供优良的键合连接。内部部分104a可以被提供具有适于键合的覆盖。
附接部分114将被焊接到外部焊盘。因此，附接部分114适于焊接工艺，并且可以为了更佳的可焊性而被镀覆。用于增强可焊性的适合的材料是金、银、铂、锌、锡、镍、铜和这些金属的合金。适合的合金例如是镍-钯-银/金。镀覆工艺可以限于附接部分或围绕整个引线框架。镀覆工艺还覆盖开口116的内壁。相同的材料可以被用于使内部部分104a适于键合以及使附接部分114适于可焊性。电镀可以被用于镀覆引线框架100。
图2示出根据第二实施例的引线框架200的一部分。引线框架200用于四方扁平封装。沿裸片焊盘（未示出）的4侧按4行设置引线指204。在引线指204的外部部分的端部处的附接部分214包括穿通开口216，即延伸通过引线指204的厚度的或者更精确地通过附接部分214的厚度的开口。穿通开口216可以从引线指204的上表面 延伸到引线指204的下表面，或者更精确地从附接部分214的上表面延伸到附接部分214的下表面。引线指204由支撑条208彼此附接。引线指204附接到周围的支撑框架206。支撑条208和支撑框架206在处理工艺中确保稳定性，并且然后被去除。虚线212指示壳体的可能的外形。
图3示出图2的细节A。图3示出2个引线指204的2个外部部分204b。2个附接部分214包括均通过附接部分214的厚度的开口216。在图2和图3示出的第二实施例中，引线指204的附接部分214具有宽度w1。开口216具有宽度w2并且远离引线指204的端部边沿218距离d。由于引线指204仍附接到周围的支撑框架206，因此端部边沿218由虚线指示。
附接部分214的宽度w1可以是0.2mm，其具有大约+/-0.025mm的公差，并且开口216的宽度w2可以是0.1mm。因此，宽度w2大约是宽度w1的二分之一。宽度w2也可以小于0.1mm。宽度w2可以例如是0.09mm、0.08mm或0.075mm。当宽度w2是0.1mm时，附接部分214的在开口216两侧的剩余幅板（web）是0.05mm。开口216可以具有0.25mm的长度12。长度12可以被包括在0.1mm和0.5mm之间。距离端部边沿218的距离d可以是0.15mm。优选地，开口216至少被到所有引线指边沿的附接部分214的0.05mm的薄幅板环绕，以确保附接部分214的稳定性。附接部分214的厚度t可以是0.1mm，更具体地当使用通常的引线厚度时厚度t可以是6mil（即0.006英寸，即0.15mm）或者5mil（即0.005英寸，即0.125mm）。厚度t可以在0.06mm和0.2mm之间。镀覆厚度可以在0.008和0.010mm之间。
图4示出根据第三实施例的半导体封装300的部分的截面图。半导体封装300包括裸片焊盘302、引线指304、裸片320和壳体322。裸片焊盘302包括层324，层324增强裸片320到裸片焊盘302的附接。裸片320附接到裸片焊盘302。壳体322具有在裸片320之上的上表面322a和在裸片焊盘302之下的下表面322b。半导体封装300 被安装例如到印刷电路328，并且下表面322b朝向印刷电路328。
引线指304包括内部部分304a和外部部分304b。内部部分304a在壳体322内部，即被壳体322封装。内部部分304a适于提供优良的键合连接。键合接线326键合到裸片320的接触焊盘（未示出），并且键合到引线指304的内部部分304a。键合接线326在裸片320和引线指304之间提供电连接。当裸片320附接到裸片焊盘302并且电连接到内部部分304a时，形成壳体322。壳体322包封裸片320、键合接线326和内部部分034a，以保护它们免受外部影响。壳体322可以在模制工艺中由塑料材料形成。
引线指304的外部部分304b弯曲以形成所称谓的鸥翼形（gull-wing）引线，即，外部部分304b笔直地伸出壳体322，并且然后向壳体322的下表面322b弯曲为沿大约90°至135°的角度标界的曲线。引线指304的端部以第二曲线弯曲，以背离（或背向）壳体322，并且近似平行于内部部分304a和裸片焊盘302。
外部部分304b包括在引线指304的背离内部部分304a的端部处的附接部分314。附接部分314包括延伸通过附接部分314的厚度t的开口316。外部部分304b并且更具体地附接部分314和开口部分316被可焊性增强层330所覆盖或镀覆。附接部分314和开口316的所有尺寸可以与上文参考第二实施例的所述相同。此外，前文所述的所有材料也可以用于第三实施例。
印刷电路板328包括外部电路装置，半导体封装300将连接到该外部电路装置。更具体地，印刷电路板328包括焊盘332，由焊料334将附接部分314焊接至焊盘332。焊接可以通过任何已知的适于表面安装元件的表面焊接工艺来实行。可能的焊方法包括回流焊接工艺。在回流焊工艺中，将焊膏应用到焊盘332，附接部分314粘到的焊盘332。在随后的加热工艺中，焊膏融化以形成焊点。当焊膏为液态时，其润湿附接部分314和开口316的可焊表面。焊点不仅形成于附接部分314的朝向外部焊盘332的一侧，也在开口316的内部形成。因此在开口316内部形成焊料“柱脚（stub）”，其在印刷 电路板328和半导体封装300之间提供额外锁定。因此，温度变化更小地影响在附接部分314和焊接焊盘332之间的互连。从而，在焊点中很少或者甚至仅异常地出现裂缝。
图5示出根据第一至第三实施例中的一个实施例的引线指的外部部分404b的透视图。外部部分404b弯曲以获得附接部分414的安装表面，其可以是安装到电路板的焊接焊盘上的表面。开口416远离附接部分414的所有边沿。开口416延伸通过附接部分414的厚度，从而焊料可以从焊盘爬安装到开口416中。开口416为矩形。然而，也可以为任何其它可能的形状，包括圆形、正方形或任何多边形。附接部分414仅包括一个开口416。然而，可以提供多于一个的开口416。开口416的数目、形状和尺寸仅限于剩余的附接部分，其中具有至少大约0.05mm的幅板，以维持稳定性。开口416的内壁具有可焊的表面以确保被焊料润湿。焊料将安装到开口416中。焊料可以填充二分之一的开口416、全部开口或者甚至如在图4的示例中所示伸出开口416。附接部分414可以如上文所述被镀覆。
开口416被示出远离所有边沿。在另一个实施例中，开口416可以延伸到附接部分414的端部边沿，从而提供狭长的附接部分。
图6示出根据第四实施例的引线指的外部部分504b的透视图。附接部分514包括延伸通过附接部分514的厚度t的两个开口（或凹陷或凹槽）516a、516b。开口516a、516b并不远离附接部分514的边沿。第一开口516a包括附接部分514的第一侧边沿，并且第二开口516b包括附接部分514的、与第一侧边沿相对的第二侧边沿。在第一开口516a和第二开口516b之间时附接部分514的剩余部分536。包围第一和第二开口516a、516b的壁具有可焊的表面。当将附接部分514焊接到焊盘时，焊料安装到开口516a、516b中，从而提供两个焊料“柱脚”。
第一开口516a具有从第一边沿到剩余部分测量的宽度w3。第二开口516b具有从第二边沿到剩余部分测量的宽度w4。附接部分514具有宽度w1。宽度w3和宽度w4合起来可以具有宽度w1的一半。 宽度w3和宽度w4可能相等。开口516a和516b具有长度12。
在一个示例性实施例中，w1为0.2mm并且w3和w4均为0.05mm。从而，剩余部分536具有0.1mm的宽度。对于附接部分514的长度L1为0.6mm的情况，长度L2可以为0.25mm。在其它实施例中，宽度w3和宽度w4可以彼此不同。开口516a和516b还可以在长度上不同。它们可以是交错的，即相互不直接相对。在一个实施例中，对于一个附接部分可以提供两个开口，更具体地，包括一个边沿的开口可以与远离所有边沿的开口（如图5中的开口416）组合。应理解，对于附接部分的其它宽度和长度，开口的尺寸可以不同。
仿真结果证实，如上文所述的通过引线指的附接部分的开口显著减少作用在焊点上的法向力强度。该开口在表面安装焊接工艺期间由焊料至少部分地填充。图7中示出仿真结果。该图表示出线700和线710。线700代表在没有通过引线指的附接部分厚度的开口情形下作用在引线指上的法向力的强度。线710代表根据第一至第三实施例中的一个实施例的作用在引线指上的法向力的强度。垂直轴720示出按任意单位（可以为MPa）的强度。
在图7中被示意性地指示的引线指604按曲线605和曲线606弯曲为鸥翼形引线。紧挨着引线指604的附接部分的曲线605也被称作引线的“跟部”。附接部分被所仿真为焊接到电路板628上的焊盘632。引线指604意为在仿真中表示两种引线指，即一种现有技术的引线指以及一种根据第一至第三实施例中的一个实施例的有通孔的引线指。所仿真的力600作用在引线指604的、靠近平行于电路板628的壳体（未示出）内部部分上。力600表示在例如温度变化的工艺期间作用在引线上的真实力，但也可以是由于振动或其它因素导致的作用在引线上的真实力。力600在引线指604上引起法向力705，即垂直于电路板628的力。法向力705沿引线指604的长度变化。跨越引线指604的变化被图示为线700和710。假设所仿真的力600为1MPa，则在垂直轴720上的值可以被认为是以MPa为 单位。
在线700和710之间的比较明确地示出，对于根据本公开的引线指而言，作用的引线指604上、在2个曲线605和606之间（即在跟部附近）的法向力显著地减小。在一个仿真中，其从传统引线指的44.0MPa减小到根据第一至第三实施例中的一个实施例的引线指的19.3MPa。对于根据第四实施例的引线指而言，法向力仍减小到21.1MPa。由于不同的设计，力在不同角度下作用。
此外，根据本公开的设备可以耐受温度循环，而在焊点中有显著更少的裂缝。如果出现任何裂缝，则它们影响更小，即比传统引线在温度循环中产生的裂缝更短。
虽然已经关于一个或多个实施方式图示并描述了本发明，但是可以在不背离所附权利要求的精神和范围的情况下做出改变和/或修改。特别是关于由上述结构所执行的各种功能，用于描述这类结构的术语（包括对“装置”的引用）意在符合（除非另外说明）于执行所述结构的特定功能的任何结构（例如在功能上等价的），即使不是构在结构上等价于执行在本文中说明的本发明的示例性实施例的功能的所公开的结构。
知道以上变化和应用的范围就应理解，本发明不被前述说明限制，也不被附图限制。相反地，本发明仅由下列权利要求及其法律等同限制。

Claims (23)

1.一种引线框架，包括：
裸片焊盘，被配置用于容纳裸片；以及
引线指，附接到支撑框架，
所述引线指包括：
内部部分，被配置为电耦合到所述裸片的接触焊盘；以及
外部部分，包括在所述引线指的背离所述内部部分的端部处的附接部分，其中所述附接部分包括第一宽度、长度和厚度，并且其中开口延伸通过所述附接部分的所述厚度，其中所述引线指的外部部分被弯曲以形成鸥翼形引线，其中所述开口被配置成在移除包围的所述支撑框架之后与所述引线指的背离所述内部部分的边缘间隔开，从而所述附接部分保持为未与所述引线指切断并且被配置成焊接到外部焊盘。
2.根据权利要求1所述的引线框架，其中所述开口远离所述附接部分的所有边沿。
3.根据权利要求1所述的引线框架，其中所述开口包括所述附接部分的边沿。
4.根据权利要求1所述的引线框架，其中所述附接部分包括延伸通过所述附接部分的所述厚度的两个开口。
5.根据权利要求1所述的引线框架，其中附接部分基本上为矩形，并且通过所述厚度的所述开口包括第二宽度，所述第二宽度为所述附接部分的所述第一宽度的大约一半。
6.根据权利要求1所述的引线框架，其中所述附接部分基本上为矩形，并且包括通过所述厚度的两个开口，第一开口包括所述附接部分的第一边沿，并且第二开口包括所述附接部分的与所述第一边沿相对的第二边沿。
7.根据权利要求6所述的引线框架，其中所述第一开口包括第三宽度，并且所述第二开口包括第四宽度，并且所述第三宽度加所述第四宽度为所述附接部分的所述第一宽度的大约一半。
8.根据权利要求1所述的引线框架，其中所述开口包括在所述厚度的一半和所述厚度的一又二分之一之间的第二宽度。
9.根据权利要求2所述的引线框架，其中所述附接部分包括200微米的第一宽度和600微米的长度，并且所述开口包括100微米的第二宽度。
10.根据权利要求9所述的引线框架，其中所述开口包括250微米的第二长度。
11.根据权利要求10所述的引线框架，其中所述开口距离在所述引线指的所述端部处的边沿150微米。
12.根据权利要求1所述的引线框架，其中所述开口被由所述附接部分形成的侧壁包围，并且所述附接部分包括在所述附接部分的表面上以及在所述开口的所述侧壁上沉积的可焊性增强层。
13.一种用于生产引线框架的方法，所述方法包括：
提供被配置用于容纳裸片的裸片焊盘；
提供引线指和支撑框架，其中所述引线指附接至所述支撑框架，所述引线指包括：
内部部分，被配置为电耦合到所述裸片的接触焊盘；以及
外部部分，包括在所述引线指的背离所述内部部分处的端部的附接部分，其中所述附接部分包括第一宽度、长度和厚度，其中所述引线指的外部部分被弯曲以形成鸥翼形引线；并且
提供开口，所述开口延伸通过所述附接部分的所述厚度，其中所述开口被配置成在移除包围的所述支撑框架之后与所述引线指的背离所述内部部分的边缘间隔开，从而所述附接部分保持为未与所述引线指切断并且被配置成焊接到外部焊盘。
14.根据权利要求13所述的方法，还包括：
在提供所述开口之后，在所述附接部分的表面沉积可焊性增强层。
15.一种单片化的半导体封装，包括：
引线框架，包括：
裸片焊盘，被配置用于容纳裸片；以及
引线指，包括：
内部部分，被配置为电耦合到所述裸片的接触焊盘；以及
外部部分，包括在所述引线指的背离所述内部部分的端部处的附接部分，所述附接部分被配置为被焊接到外部焊盘，其中所述附接部分包括第一宽度、长度和厚度，并且其中开口延伸通过所述附接部分的所述厚度，其中所述开口与所述引线指的背离所述内部部分的边缘间隔开；
裸片，附接到所述裸片焊盘，并且电耦合到所述引线指的所述内部部分；以及
壳体，包封所述裸片和所述引线指的所述内部部分，
其中所述引线指的所述外部部分弯曲以形成鸥翼形引线。
16.根据权利要求15所述的半导体封装，其中所述附接部分基本上为矩形，并且所述开口包括为所述附接部分的所述第一宽度的大约一半的第二宽度。
17.根据权利要求15所述的半导体封装，其中所述开口被由所述附接部分形成的侧壁包围，并且所述附接部分包括在所述附接部分的表面上以及在所述开口的所述侧壁上沉积的可焊性增强层。
18.一种单片化的半导体封装，包括：
引线框架，包括：
裸片焊盘，被配置用于容纳裸片；
引线指，包括：
内部部分，被配置为电耦合到所述裸片的接触焊盘；以及
外部部分，包括在所述引线指的背离所述内部部分的端部处的附接部分，所述附接部分被配置为被焊接到外部焊盘，其中所述附接部分包括第一宽度、长度和厚度，并且其中开口延伸通过所述附接部分的所述厚度，其中所述开口与所述引线指的背离所述内部部分的边缘间隔开，其中所述引线指的外部部分被弯曲以形成鸥翼形引线；
裸片，附接到所述裸片焊盘，并且电耦合到所述引线指的所述内部部分；以及
壳体，包封所述裸片和所述引线指的所述内部部分，
其中所述附接部分基本上为矩形并且所述开口包括第二宽度，所述第二宽度为所述附接部分的所述第一宽度的约一半。
19.根据权利要求18所述的半导体封装，其中所述引线指的所述外部部分弯曲以形成鸥翼形引线。
20.根据权利要求18所述的半导体封装，其中所述开口由所述附接部分形成的侧壁包围，并且所述附接部分包括在所述附接部分的表面上以及在所述开口的所述侧壁上沉积的可焊性增强层。
21.一种单片化的半导体封装，包括：
引线框架，包括：
裸片焊盘，被配置用于容纳裸片；
引线指，包括：
内部部分，被配置为电耦合到所述裸片的接触焊盘；以及
外部部分，包括在所述引线指的背离所述内部部分的端部处的附接部分，所述附接部分被配置为被焊接到外部焊盘，其中所述附接部分包括第一宽度、长度和厚度，并且其中开口延伸通过所述附接部分的所述厚度，其中所述开口与所述引线指的背离所述内部部分的边缘间隔开，其中所述引线指的外部部分被弯曲以形成鸥翼形引线；
裸片，附接到所述裸片焊盘，并且电耦合到所述引线指的所述内部部分；以及
壳体，包封所述裸片和所述引线指的所述内部部分，
其中所述开口由所述附接部分形成的侧壁包围，并且所述附接部分包括在所述附接部分的表面上以及在所述开口的所述侧壁上沉积的可焊性增强层。
22.根据权利要求21所述的半导体封装，其中所述引线指的所述外部部分弯曲以形成鸥翼形引线。
23.根据权利要求21所述的半导体封装，其中所述附接部分基本上为矩形并且所述开口包括第二宽度，所述第二宽度为所述附接部分的所述第一宽度的约一半。
CN201410119896.5A 2013-03-28 2014-03-27 引线框架、包括引线框架的半导体封装以及用于生产引线框架的方法 Active CN104078438B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/852,058 US9013030B2 (en) 2013-03-28 2013-03-28 Leadframe, semiconductor package including a leadframe and method for producing a leadframe
US13/852,058 2013-03-28

Publications (2)

Publication Number Publication Date
CN104078438A CN104078438A (zh) 2014-10-01
CN104078438B true CN104078438B (zh) 2019-03-08

Family

ID=51519987

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410119896.5A Active CN104078438B (zh) 2013-03-28 2014-03-27 引线框架、包括引线框架的半导体封装以及用于生产引线框架的方法

Country Status (3)

Country Link
US (1) US9013030B2 (zh)
CN (1) CN104078438B (zh)
DE (1) DE102014104399B4 (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014192476A (ja) * 2013-03-28 2014-10-06 Fujitsu Ltd プリント基板の半田実装方法及び半田実装構造
JP2016039213A (ja) * 2014-08-06 2016-03-22 ローム株式会社 基板内蔵パッケージ、半導体装置およびモジュール
JP1537980S (zh) * 2015-04-20 2015-11-16
JP6513465B2 (ja) * 2015-04-24 2019-05-15 日本航空電子工業株式会社 リード接合構造
JP6518547B2 (ja) * 2015-08-07 2019-05-22 新光電気工業株式会社 リードフレーム、半導体装置及びリードフレームの製造方法
CN105810648A (zh) * 2016-05-06 2016-07-27 上海凯虹科技电子有限公司 封装体及封装方法
US10777489B2 (en) 2018-05-29 2020-09-15 Katoh Electric Co., Ltd. Semiconductor module
CN110914981B (zh) 2018-05-29 2023-06-16 新电元工业株式会社 半导体模块
US11502045B2 (en) * 2019-01-23 2022-11-15 Texas Instruments Incorporated Electronic device with step cut lead
CN110449683B (zh) * 2019-07-31 2021-02-09 嘉兴军胜电子科技有限公司 一种高可靠应用印制电路板组件qfn装焊预处理方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1534776A (zh) * 2003-04-02 2004-10-06 雅马哈株式会社 半导体封装及其引线框架

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR960006710B1 (ko) 1987-02-25 1996-05-22 가부시기가이샤 히다찌세이사꾸쇼 면실장형 반도체집적회로장치 및 그 제조방법과 그 실장방법
US5729894A (en) * 1992-07-21 1998-03-24 Lsi Logic Corporation Method of assembling ball bump grid array semiconductor packages
ITMI20011965A1 (it) * 2001-09-21 2003-03-21 St Microelectronics Srl Conduttori di un contenitore del tipo no-lead di un dispositivo semiconduttore
JP2006179760A (ja) 2004-12-24 2006-07-06 Yamaha Corp 半導体パッケージ、および、これに使用するリードフレーム

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1534776A (zh) * 2003-04-02 2004-10-06 雅马哈株式会社 半导体封装及其引线框架

Also Published As

Publication number Publication date
DE102014104399A1 (de) 2014-10-02
US9013030B2 (en) 2015-04-21
CN104078438A (zh) 2014-10-01
US20140291824A1 (en) 2014-10-02
DE102014104399B4 (de) 2022-04-21

Similar Documents

Publication Publication Date Title
CN104078438B (zh) 引线框架、包括引线框架的半导体封装以及用于生产引线框架的方法
KR101388328B1 (ko) 통합 ｔｈｔ 히트 스프레더 핀을 구비한 리드 프레임 기반 오버-몰딩 반도체 패키지와 그 제조 방법
CN102683509B (zh) Led模块
JP6129645B2 (ja) 半導体装置および半導体装置の製造方法
JP2009124095A (ja) 半導体パッケージ及びその実装方法
JP6394634B2 (ja) リードフレーム、パッケージ及び発光装置、並びにこれらの製造方法
JP2014007363A (ja) 半導体装置の製造方法および半導体装置
JP6284397B2 (ja) 半導体装置及びその製造方法
US9484278B2 (en) Semiconductor package and method for producing the same
KR20000005939A (ko) 반도체장치및그제조방법
KR20070027625A (ko) 가요성 리드프레임 구조 및 집적 회로 패키지 형성 방법
JP6357415B2 (ja) 半導体装置の製造方法
US20020022304A1 (en) Semiconductor device, method for fabricating the same, circuit board and electronic device
JP2806328B2 (ja) 樹脂封止型半導体装置およびその製造方法
JP2008016469A (ja) 半導体装置
CN102779761B (zh) 用于封装半导体管芯的引线框架和方法
CN105374785B (zh) 侧面可浸润封装单元及其制造方法
US6331738B1 (en) Semiconductor device having a BGA structure
JP2017183417A (ja) 半導体装置
JP5104020B2 (ja) モールドパッケージ
JP2696532B2 (ja) 半導体装置およびその製造方法
JP6434269B2 (ja) 半導体装置
TWI249834B (en) Semiconductor device and its manufacturing method
JP2000012756A (ja) 半導体装置およびその製造方法並びにそれを使用した実装構造体
JP2018152390A (ja) 電子部品および電子部品の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant