CN105810648A - 封装体及封装方法 - Google Patents

封装体及封装方法 Download PDF

Info

Publication number
CN105810648A
CN105810648A CN201610297289.7A CN201610297289A CN105810648A CN 105810648 A CN105810648 A CN 105810648A CN 201610297289 A CN201610297289 A CN 201610297289A CN 105810648 A CN105810648 A CN 105810648A
Authority
CN
China
Prior art keywords
packaging body
pin
muscle
metal
projection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201610297289.7A
Other languages
English (en)
Inventor
吴平丽
孙闫涛
薛海冰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Kaihong Sci & Tech Electronic Co Ltd
Shanghai Kaihong Electronic Co Ltd
Original Assignee
Shanghai Kaihong Sci & Tech Electronic Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Kaihong Sci & Tech Electronic Co Ltd filed Critical Shanghai Kaihong Sci & Tech Electronic Co Ltd
Priority to CN201610297289.7A priority Critical patent/CN105810648A/zh
Publication of CN105810648A publication Critical patent/CN105810648A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Stackable Containers (AREA)

Abstract

本发明提供一种封装体及封装方法，所述封装体包括至少一凸出于所述封装体的引脚，在背离所述封装体的一端，所述引脚具有一爬锡壁，所述爬锡壁贯穿所述引脚，在后续焊接工艺中，焊料可沿所述爬锡壁攀爬，以形成焊料堆。本发明的优点在于，在背离所封装体的一端，引脚具有一爬锡壁，所述爬锡壁贯穿所述引脚，在后续焊接工艺中，焊料可沿所述爬锡壁攀爬，以形成焊料堆。通过这样一个简单的设计，没有任何成本的增加的情况下就可以使引脚的侧面堆积形成焊料堆，通过该焊料堆能够直观且方便地检查出封装体与PCB板的连接是否符合要求。

Description

封装体及封装方法
技术领域
本发明涉及半导体封装领域，尤其涉及一种封装体及封装方法。
背景技术
在半导体封装技术中，将封装体采用焊料焊接在PCB板上后还需要检查封装体与PCB板的连接是否符合要求，例如，焊料是否充满PCB板与封装体的引脚之间。参见图1A，在所述封装体11与外部框架分离后，在分离处的断面会裸露铜材料，形成裸铜断面12。参见图1B，将该具有裸铜断面12的封装体11通过焊料13与PCB板14焊接，从显微镜或其他检测仪器上易于观察到封装体11具有裸铜断面的一端的状况，因此，可尝试通过显微镜观察封装体11具有裸铜断面12的这一端是否有焊料堆积来检查封装体11与PCB板14的连接是否符合要求，若所述封装体11具有裸铜断面12的这一端有焊料堆积，说明PCB板与封装体的引脚之间的焊料充足，若所述封装体11具有裸铜断面12的这一端没有焊料堆积，说明PCB板与封装体的引脚之间的焊料不足，两者连接不符合要求。但是，由于焊料是不会爬裸铜，在将封装体11焊接在PCB板14上后，焊料并不能在裸铜断面12处堆积，从封装体11具有裸铜断面12的这一侧并不能观察到焊料堆。因此，亟需一种在封装体与PCB板焊接后在封装体具有裸铜断面的一端具有焊料堆的封装体，其能够直观地反应出封装体与PCB板的连接是否符合要求。
发明内容
本发明所要解决的技术问题是，提供一种封装体及封装方法，其能够直观且方便地检查出封装体与PCB板的连接是否符合要求。
为了解决上述问题，本发明提供了一种封装体，包括至少一凸出于所述封装体的引脚，在背离所述封装体的一端，所述引脚具有一爬锡壁，所述爬锡壁贯穿所述引脚，在后续焊接工艺中，焊料可沿所述爬锡壁攀爬，以形成焊料堆。
进一步，所述引脚具有一贯穿所述引脚的通孔，所述通孔的四周侧壁为爬锡壁。
进一步，在背离所述封装体的一端，所述引脚的端面裸露出铜材料。
进一步，在背离所述封装体的一端，所述引脚具有一宽度小于所述引脚宽度的凸起，所述凸起的侧面与所述引脚未被所述凸起覆盖的裸露面形成爬锡壁。
进一步，所述凸起设置在所述引脚背离所述封装体一端的中部，在所述凸起的两侧，所述引脚均具有未被所述凸起覆盖的裸露面。
进一步，所述凸起设置在所述引脚背离所述封装体一端的边缘，在所述凸起的一侧，所述引脚具有未被所述凸起覆盖的裸露面。
进一步，所述凸起的端面裸露出铜材料。
进一步，所述焊料堆上表面平行或高于所述引脚上表面。
进一步，所述焊料含有锡，所述爬锡壁为镀锡壁。
本发明还提供一种封装方法，包括如下步骤：
提供一封装体，所述封装体通过至少一金属连筋与一外部框架连接；在所述金属连筋背离所述封装体的一端形成一贯穿所述金属连筋的侧壁；电镀，使所述金属连筋及所述侧壁被电镀金属，所述侧壁形成爬锡壁；将所述封装体与所述外部框架分离，形成独立的封装体，所述金属连筋形成凸出于所述封装体的引脚，所述爬锡壁设置在所述引脚背离所述封装体的一端。
进一步，所述侧壁通过在所述金属连筋上形成贯穿所述金属连筋的通孔而形成，在电镀步骤中，所述通孔四周被电镀金属，形成爬锡壁。
进一步，所述侧壁通过去除所述金属连筋一侧或两侧的部分金属而形成，在所述外部框架与所述金属连筋之间形成一宽度小于所述金属连筋宽度的桥接结构。
进一步，在所述封装体与所述外部框架分离步骤中，在所述桥接结构位置断开，以在所述引脚背离所述封装体的一端形成一宽度小于所述引脚宽度的凸起，所述凸起的侧面与所述引脚未被所述凸起覆盖的裸露面形成爬锡壁。
进一步，在所述封装体与所述外部框架分离步骤中，采用冲压的方式将所述封装体与所述外部框架分离。
进一步，所述封装体与所述外部框架分离后，在分离处裸露出铜材料。
本发明的优点在于，在背离所封装体的一端，引脚具有一爬锡壁，所述爬锡壁贯穿所述引脚，在后续焊接工艺中，焊料可沿所述爬锡壁攀爬，以形成焊料堆。通过这样一个简单的设计，没有任何成本的增加的情况下就可以使引脚的侧面堆积形成焊料堆，通过该焊料堆能够直观且方便地检查出封装体与PCB板的连接是否符合要求。
附图说明
图1A是现有的封装体的结构示意图；
图1B是现有的封装体与PCB板连接的示意图；
图2A～图2B是本发明封装体的第一具体实施方式的结构示意图；
图3是本发明第一具体实施方式的封装体焊接到PCB板上的结构示意图；
图4A～图4D本发明封装体的第二具体实施方式的结构示意图
图5是本发明第二具体实施方式的封装体焊接到PCB板上的结构示意图；
图6是本发明封装方法的步骤示意图；
图7A～图7G是本发明封装方法的工艺流程图。
具体实施方式
下面结合附图对本发明提供的封装体及封装方法的具体实施方式做详细说明。
参见图2A及图2B，其中，图2B是引脚的结构示意图，在本发明封装体的第一具体实施方式中，所述封装体21包括至少一凸出于所述封装体21的引脚22，在背离所述封装体21的一端，所述引脚22的端面裸露出铜材料。
在背离所述封装体21的一端，所述引脚22具有一爬锡壁23，所述爬锡壁23贯穿所述引脚22，在后续焊接工艺中，焊料31((标示于图3中))可沿所述爬锡壁23攀爬，以形成焊料堆30(标示于图3中)。所述爬锡壁23与焊料含有相同的金属成分，使得在后续焊接工艺中所述焊料31能够沿所述爬锡壁23攀爬，例如，所述焊料31含有锡，则所述爬锡壁23为镀锡壁，则所述焊料31可沿所述爬锡壁23攀爬，若所述爬锡壁23为现有技术中所述的铜材料，则含有锡的焊料31不会沿铜壁攀爬，不会形成焊料堆30。
在本第一具体实施方式中，所述引脚22具有一贯穿所述引脚22的通孔24，所述通孔24的四周侧壁为爬锡壁23。
参见图3，由于所述通孔24贯穿所述引脚22，所述通孔24的侧壁形成爬锡壁23，因此，在将封装体21通过焊料31焊接到PCB板32上后，所述焊料31可沿所述爬锡壁23攀爬，甚至会从通孔24中溢出，形成焊料堆30。所述焊料堆30上表面平行或高于所述引脚22上表面，在本具体实施方式中，所述焊料堆30上表面高于所述引脚22上表面。通过显微镜可清晰观察到所述焊料堆30，因此，能够直观且方便地检查出封装体21与PCB板32的连接是否符合要求。例如，若在所述爬锡壁23处有焊料堆30，说明PCB板32与封装体的引脚22之间的焊料充足，若在所述爬锡壁23处没有焊料堆30，说明PCB板32与封装体的引脚22之间的焊料不足，不能够在爬锡壁23处形成焊料堆30，PCB板32与封装体的引脚22之间的连接不符合要求。
参见图4A及4B，其中，图4B是引脚的结构示意图，本发明封装体的第二具体实施方式与第一具体实施方式的区别在于，在第二具体实施方式中，没有设置通孔24，而是在背离所述封装体21的一端，所述引脚22具有一宽度小于所述引脚22宽度的凸起25，所述凸起25的端面裸露出铜材料。所述凸起25的侧面与所述引脚22未被所述凸起覆盖的裸露面形成爬锡壁23。
在本第二具体实施方式中，所述凸起25设置在所述引脚22背离所述封装体21一端的中部，在所述凸起25的两侧，所述引脚22均具有未被所述凸起25覆盖的裸露面，所述凸起25的每一侧面与该侧面对应的引脚22的裸露面形成爬锡壁23，因此，在该具体实施方式中，所述封装体21具有两个分布在凸起25两侧的爬锡壁23。
参见图4C及图4D，其中，图4D是引脚的结构示意图，在本发明另一具体实施方式中，所述凸起25设置在所述引脚22背离所述封装体21一端的边缘，在所述凸起25的一侧，所述引脚22具有未被所述凸起25覆盖的裸露面，所述凸起25只有一个侧面与所述引脚22的裸露面相邻，因此，在该具体实施方式中，所述封装体21具有一个爬锡壁23。
参见图5，由于所述凸起25的端面的宽度小于所述引脚22的宽度，能够形成爬锡壁23，因此，在将封装体21通过焊料31焊接到PCB板32上后，所述焊料31可沿所述爬锡壁23攀爬，形成焊料堆30。所述焊料堆30上表面平行或高于所述引脚22上表面，在本具体实施方式中，所述焊料堆30上表面高于所述引脚22上表面。通过显微镜可清晰观察到所述焊料堆30，因此，能够直观且方便地检查出封装体21与PCB板32的连接是否符合要求。例如，若在所述爬锡壁23处有焊料堆30，说明PCB板32与封装体的引脚22之间的焊料充足，若在所述爬锡壁23处没有焊料堆30，说明PCB板32与封装体的引脚22之间的焊料不足，不能够在爬锡壁23处形成焊料堆30，PCB板32与封装体的引脚22之间的连接不符合要求。
参见图6，本发明还提供一种封装方法，所述封装方法的第一具体实施方式包括如下步骤：
参见步骤S60及图7A，提供一封装体700，所述封装体700通过至少一金属连筋701与一外部框架800连接。
参见步骤S61及图7B，在所述金属连筋701背离所述封装体700的一端形成一贯穿所述金属连筋701的侧壁703。在本具体实施方式中，所述侧壁703通过在所述金属连筋701上形成贯穿所述金属连筋701的通孔704而形成。
参见步骤S62，电镀，使所述金属连筋701及所述侧壁703被电镀金属，所述侧壁703由于被电镀金属而形成爬锡壁705(参见图7C)。在该电镀步骤中电镀的金属种类需要与后续将封装体焊接在PCB板上的焊料中含有的金属种类相同，例如，焊料中含有锡，则该电镀步骤中，电镀的金属种类为锡。在本具体实施方式中，由于所述侧壁703通过在所述金属连筋701上形成贯穿所述金属连筋701的通孔704而形成，因此，在该电镀步骤中，所述通孔704四周被电镀金属，形成爬锡壁705。
参见步骤S63及图7C，将所述封装体700与所述外部框架800分离，形成独立的封装体700，所述金属连筋701形成凸出于所述封装体700的引脚702，所述爬锡壁705设置在所述引脚702背离所述封装体700的一端。在该步骤中，可采用冲压或切割的方式将所述封装体700与所述外部框架800分离，所述封装体700与所述外部框架800分离后，在分离处裸露出铜材料，在本具体实施方式中，所述分离处为引脚702的端面。其中，所述封装体700与外部框架800分离处位于所述通孔704的外侧，如图7B中虚线所示，以使分离后所述通孔704留在引脚702上。
形成独立封装体700后，再将该封装体700与PCB板连接，此步骤为现有技术，本文不再赘述。
本发明封装方法还提供了一第二具体实施方式，所述封装方法的第二具体实施方式与第一具体实施方式的区别在于，两者形成侧壁703的方式不同。
在所述封装方法的第二具体实施方式中，参见图7D及图7E，所述侧壁703通过去除所述金属连筋701一侧或两侧的部分金属而形成，在所述外部框架800与所述金属连筋701之间形成一宽度小于所述金属连筋701宽度的桥接结构707，其中，若去除所述金属连筋701一侧的部分金属，则参见图7D，所述桥接结构707位于金属连筋701的一侧，则在后续分离步骤中，所述凸起708(参见图7F及图7G)设置在所述引脚702背离所述封装体700一端的边缘，在所述凸起708的一侧，所述引脚702具有未被所述凸起708覆盖的裸露面，所述凸起708只有一个侧面与所述引脚702的裸露面相邻，因此，所述封装体700具有一个爬锡壁705；其中，若去除所述金属连筋701两侧的部分金属，则参见图7E，所述凸起708设置在所述引脚702背离所述封装体700一端的中部，在所述凸起708的两侧，所述引脚702均具有未被所述凸起708覆盖的裸露面，所述凸起708的每一侧面与该侧面对应的引脚702的裸露面形成爬锡壁705，因此，所述封装体700具有两个分布在凸起708两侧的爬锡壁705。
在电镀步骤中，所述桥接结构707裸露的面被电镀金属。
参见图7F及图7G，在所述封装体700与所述外部框架800分离步骤中，在所述桥接结构707位置断开，以在所述引脚702背离所述封装体700的一端形成一宽度小于所述引脚702宽度的凸起708，所述凸起708的侧面与所述引脚702未被所述凸起覆盖的裸露面形成爬锡壁705，在该步骤中，采用冲压或切割的方式将所述封装体700与所述外部框架800分离。所述封装体700与所述外部框架800分离后，在分离处裸露出铜材料，在本具体实施方式中，所述分离处为凸起708的端面，如图7D及图7E的虚线所示位置。
本发明封装体及封装方法只需在封装体与外部框架的分理处的引脚上加一个通孔并分离后留在引脚上，或者做一个宽度小于引脚宽度的桥接结构并在桥接结构处分离，使得引脚在背离封装体的一端具有一宽度小于引脚宽度的凸起，即可在后续工艺中直观且方便地检查到封装体与PCB板的连接是否符合要求，且本发明与原先的设计相比，没有任何成本的增加。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (15)

1.一种封装体，包括至少一凸出于所述封装体的引脚，其特征在于，在背离所述封装体的一端，所述引脚具有一爬锡壁，所述爬锡壁贯穿所述引脚，在后续焊接工艺中，焊料可沿所述爬锡壁攀爬，以形成焊料堆。
2.根据权利要求1所述的封装体，其特征在于，所述引脚具有一贯穿所述引脚的通孔，所述通孔的四周侧壁为爬锡壁。
3.根据权利要求1或2所述的封装体，其特征在于，在背离所述封装体的一端，所述引脚的端面裸露出铜材料。
4.根据权利要求1所述的封装体，其特征在于，在背离所述封装体的一端，所述引脚具有一宽度小于所述引脚宽度的凸起，所述凸起的侧面与所述引脚未被所述凸起覆盖的裸露面形成爬锡壁。
5.根据权利要求4所述的封装体，其特征在于，所述凸起设置在所述引脚背离所述封装体一端的中部，在所述凸起的两侧，所述引脚均具有未被所述凸起覆盖的裸露面。
6.根据权利要求4所述的封装体，其特征在于，所述凸起设置在所述引脚背离所述封装体一端的边缘，在所述凸起的一侧，所述引脚具有未被所述凸起覆盖的裸露面。
7.根据权利要求4所述的封装体，其特征在于，所述凸起的端面裸露出铜材料。
8.根据权利要求1所述的封装体，其特征在于，所述焊料堆上表面平行或高于所述引脚上表面。
9.根据权利要求1所述的封装体，其特征在于，所述焊料含有锡，所述爬锡壁为镀锡壁。
10.一种封装方法，其特征在于，包括如下步骤：
提供一封装体，所述封装体通过至少一金属连筋与一外部框架连接；
在所述金属连筋背离所述封装体的一端形成一贯穿所述金属连筋的侧壁；
电镀，使所述金属连筋及所述侧壁被电镀金属，所述侧壁形成爬锡壁；
将所述封装体与所述外部框架分离，形成独立的封装体，所述金属连筋形成凸出于所述封装体的引脚，所述爬锡壁设置在所述引脚背离所述封装体的一端。
11.根据权利要求10所述的封装方法，其特征在于，所述侧壁通过在所述金属连筋上形成贯穿所述金属连筋的通孔而形成，在电镀步骤中，所述通孔四周被电镀金属，形成爬锡壁。
12.根据权利要求10所述的封装方法，其特征在于，所述侧壁通过去除所述金属连筋一侧或两侧的部分金属而形成，在所述外部框架与所述金属连筋之间形成一宽度小于所述金属连筋宽度的桥接结构。
13.根据权利要求12所述的封装方法，其特征在于，在所述封装体与所述外部框架分离步骤中，在所述桥接结构位置断开，以在所述引脚背离所述封装体的一端形成一宽度小于所述引脚宽度的凸起，所述凸起的侧面与所述引脚未被所述凸起覆盖的裸露面形成爬锡壁。
14.根据权利要求10所述的封装方法，其特征在于，在所述封装体与所述外部框架分离步骤中，采用冲压的方式将所述封装体与所述外部框架分离。
15.根据权利要求10所述的封装方法，其特征在于，所述封装体与所述外部框架分离后，在分离处裸露出铜材料。
CN201610297289.7A 2016-05-06 2016-05-06 封装体及封装方法 Pending CN105810648A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610297289.7A CN105810648A (zh) 2016-05-06 2016-05-06 封装体及封装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610297289.7A CN105810648A (zh) 2016-05-06 2016-05-06 封装体及封装方法

Publications (1)

Publication Number Publication Date
CN105810648A true CN105810648A (zh) 2016-07-27

Family

ID=56456390

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610297289.7A Pending CN105810648A (zh) 2016-05-06 2016-05-06 封装体及封装方法

Country Status (1)

Country Link
CN (1) CN105810648A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107105572A (zh) * 2017-05-10 2017-08-29 华勤通讯技术有限公司 一种竖直焊脚结构

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103531551A (zh) * 2013-09-26 2014-01-22 杰群电子科技（东莞）有限公司 一种半导体封装结构及其成型方法
CN104078438A (zh) * 2013-03-28 2014-10-01 英飞凌科技股份有限公司 引线框架、包括引线框架的半导体封装以及用于生产引线框架的方法
US20140299978A1 (en) * 2013-04-03 2014-10-09 Lingsen Precision Industries, Ltd. Quad flat non-lead package
CN205621723U (zh) * 2016-05-06 2016-10-05 上海凯虹科技电子有限公司 封装体

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104078438A (zh) * 2013-03-28 2014-10-01 英飞凌科技股份有限公司 引线框架、包括引线框架的半导体封装以及用于生产引线框架的方法
US20140299978A1 (en) * 2013-04-03 2014-10-09 Lingsen Precision Industries, Ltd. Quad flat non-lead package
CN103531551A (zh) * 2013-09-26 2014-01-22 杰群电子科技（东莞）有限公司 一种半导体封装结构及其成型方法
CN205621723U (zh) * 2016-05-06 2016-10-05 上海凯虹科技电子有限公司 封装体

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107105572A (zh) * 2017-05-10 2017-08-29 华勤通讯技术有限公司 一种竖直焊脚结构
CN107105572B (zh) * 2017-05-10 2023-04-14 华勤技术股份有限公司 一种竖直焊脚结构

Similar Documents

Publication Publication Date Title
CN101529586B (zh) 封装半导体器件和预制连接器的方法
US6751086B2 (en) Structure of surface-mounting solid electrolytic capacitor and method of making the same
CN102347319B (zh) 降低凸块桥接的堆叠封装结构
US9224620B2 (en) Method for packaging quad flat non-leaded package body, and package body
US9113570B2 (en) Planar electronic device having a magnetic component
EP2852002B1 (en) Electric part soldered onto printed circuit board
US9167686B2 (en) 3D stacked package structure and method of manufacturing the same
US7352562B2 (en) Surface-mount solid electrolytic capacitor and process for manufacturing same
CN205194694U (zh) 表面贴装电子器件
CN104241239A (zh) 半导体基板及其制造方法
CN105810648A (zh) 封装体及封装方法
TW201511055A (zh) 端子製作方法及端子與電子元器件芯體的製作方法
US9728869B2 (en) Printed substrate and printed substrate with terminal using same
WO2013005576A1 (ja) 配線板
CN205621723U (zh) 封装体
CN104851865A (zh) 覆晶式封装基板、覆晶式封装件及其制法
US10304759B2 (en) Electronic device and method of making same
CN100378992C (zh) 一种半导体封装件及其制法
CN106057685A (zh) 封装方法及倒装芯片封装结构
US20180062290A1 (en) Substrate terminal-equipped printed circuit board
KR101594495B1 (ko) 볼 그리드 어레이 반도체 패키지의 범프 패드 구조 및 방법
US20190181077A1 (en) Semiconductor package with multiple stacked leadframes and a method of manufacturing the same
KR101807621B1 (ko) 캐리어 기판을 이용한 인쇄회로기판 및 그 제조 방법
CN105992465A (zh) 嵌入式发光二极管电路板及其制作方法
KR101432488B1 (ko) 적층형 반도체 패키지 및 그 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20160727