TW201511055A - 端子製作方法及端子與電子元器件芯體的製作方法 - Google Patents

端子製作方法及端子與電子元器件芯體的製作方法 Download PDF

Info

Publication number
TW201511055A
TW201511055A TW102143405A TW102143405A TW201511055A TW 201511055 A TW201511055 A TW 201511055A TW 102143405 A TW102143405 A TW 102143405A TW 102143405 A TW102143405 A TW 102143405A TW 201511055 A TW201511055 A TW 201511055A
Authority
TW
Taiwan
Prior art keywords
substrate
terminal
stamping
manufacturing
electronic component
Prior art date
Application number
TW102143405A
Other languages
English (en)
Other versions
TWI460751B (zh
Inventor
Zong-Yuan Zhong
Original Assignee
Shin Yuan Electronic Products Kunshan Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Yuan Electronic Products Kunshan Co Ltd filed Critical Shin Yuan Electronic Products Kunshan Co Ltd
Application granted granted Critical
Publication of TWI460751B publication Critical patent/TWI460751B/zh
Publication of TW201511055A publication Critical patent/TW201511055A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting

Landscapes

  • Manufacturing Cores, Coils, And Magnets (AREA)
  • Manufacturing Of Electrical Connectors (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Punching Or Piercing (AREA)
  • Coils Or Transformers For Communication (AREA)

Abstract

一種端子製作方法，包括：步驟S1，提供一金屬片和基材；步驟S2，將基材劃分為複數個衝壓區；步驟S3，將一個金屬片對應固定設置在基材的其中一個衝壓區上；步驟S4，衝壓金屬片和基材，使基材中的金屬片形成上下兩個相對設置的端子。本發明還提供一種電子元器件芯體與其端子製作方法，除上述步驟S1至S4外，還包括步驟S5，將電子元器件芯體對應焊接在端子上；步驟S6，切斷基材固定設置的端子，取出連接後的電子元器件芯體和端子；步驟S7，採用封裝技術封裝，使每個端子的一部分露出於封裝殼體的側面或底部。本發明端子製作方法及電子元器件芯體與其端子製作方法，能夠降低電子元器件的端子的製造成本。

Description

端子製作方法及端子與電子元器件芯體的製作方法
本發明有關於一種電子元器件的製作方法，特別有關於一種電子元器件的端子製作方法以及端子與其電子元器件芯體的製作方法。
電子元器件包括外掛程式裝置和表面安裝裝置，其結構一般由電子元器件芯體、與連接電子元器件芯體的端子、以及封裝殼體構成。其中，端子稱為電極片，亦稱為引腳。其中，電子元器件可以是表面安裝線圈電感、電容、扼流器、二極體等元器件。當電子元器件為線圈電感時，其芯體為線圈；當電子元器件為扼流器時，其電子元器件芯體為扼流器線圈；當電子元器件為電容時，其芯體為電容極板；當電子元器件為半導體二極體時，其芯體為半導體二極芯體。例如，表面安貼的線圈電感裝置包括線圈、與線圈的兩端用以連接的端子、以及封裝的殼體。其中，線圈為表面貼裝的線圈電感裝置的核心零件，稱為芯體；端子一般露出於封裝殼體的底面或側面；封裝殼體一般採用塑膠封裝。
下面以表面安裝的線圈電感裝置為例，說明現有技術中的電子元器件件芯體與其端子的製作方法，一般包括以下步驟，如圖1 至3所示：步驟1，提供一金屬片基材10；步驟2，在金屬片基材10的長度方向上，衝壓出多組與該金屬片基材10連接的端子11，每組端子11的數量為兩個，並且兩個端子11為分佈設置於金屬片基材10的寬度端面的上部和下部；步驟3，將線圈電感12的兩端分別焊接在每組的上下兩個端子11上；以及步驟4，採用封裝技術封裝該線圈電感12和端子11。
上述電子元器件芯體與其端子的製作方法，金屬片基材一般為銅金屬材料，由於端子是由金屬片直接衝壓成型的，在衝壓端子時，產生的大量的金屬廢料，從而增加端子的製造成本。結合圖1至2可知，在上述製作方法中，每組端子所佔用的金屬片的面積遠遠小於衝壓端子後所生產金屬廢料的面積，從而造成了大量的金屬片被浪費了，從而增大了製作電子元器件芯體與端子的生產成本。
本發明所要解決的技術問題是，提供一種端子製作方法，以降低電子元器件的端子的製造成本。
為了解決上述技術問題，本發明的技術方案是：一種端子製作方法，包括以下步驟：步驟S1，提供一形狀為矩形的一金屬片，以及價格小於該金屬片的一長條形基材；步驟S2，將該基材的長度劃分為複數個大小相等的矩形衝壓區， 使每個衝壓區的面積大於該金屬片的面積；步驟S3，將一個金屬片對應固定設置在該基材的其中一個衝壓區上，使該金屬片的長度方向垂直於該基材的長度方向來設置；以及步驟S4，衝壓步驟S3中的該金屬片和基材，使該基材中的至少一個衝壓區的該金屬片形成上下兩個相對設置的端子。
進一步的，在步驟S3之前，還包括在該基材的至少一個衝壓區的寬度端面分別設置有複數個第一定位孔的步驟。
進一步的，在步驟S3之前，還包括在該基材的每個衝壓區設置有一第一避讓孔位元的步驟，並且使步驟S3中的該金屬片覆蓋在該第一避讓孔位元上。
進一步的，在步驟S4中，還包括在該基材的每個衝壓區上形成一第二避讓孔位元的步驟。
進一步的，在步驟S3中，該金屬片與基材的固定設置方式採用焊接、鉚接、壓接及膠接中的一種。
本發明的端子製作方法用於製作電子元器件的端子，特別是用於製作表面安裝裝置的端子。與現有技術相比，本發明的端子製作方法是採用矩形金屬片以及價格成本小於該金屬片的長條形基材的複合材料衝壓形成端子，而非採用金屬片為該基材直接衝壓形成端子。本發明的製作方法在衝壓形成端子時，衝壓餘料中只有小部分為金屬片餘料、大部分為基材餘料，而現有技術中由於採用金屬片為基材，因此其衝壓餘料全部為金屬片餘料。又由於本發明所選用的基材價格成本遠遠小於金屬片的價格成本，而且使用形成端子的金屬片的 面積遠遠小於現有技術中形成端子的金屬基材，因此，本發明的端子製作方法之製造成本更低。
為了解決上述技術問題，本發明還提供一種電子元器件芯體與其端子製作方法，包括以下步驟：步驟S1，提供一形狀為矩形的一金屬片，以及價格小於該金屬片的一長條形基材；步驟S2，將該基材的長度劃分為複數個矩形衝壓區，使該等衝壓區的面積大於該金屬片的面積；步驟S3，將一個金屬片對應固定設置在該基材的其中一個衝壓區上，使該金屬片的長度方向垂直於該基材的長度方向來設置；步驟S4，衝壓步驟S3中的該金屬片和基材，使該基材中的至少一個衝壓區的該金屬片形成上下兩個相對設置的端子；步驟S5，將一個電子元器件芯體的兩端分別對應焊接在該基材中一個衝壓區的兩個端子上，實現一個電子元器件芯體與該基材中兩個端子的電氣連接；步驟S6，切斷步驟S5中與該基材固定設置的端子，取出電氣連接後的該電子元器件芯體和端子；以及步驟S7，採用封裝技術對該電子元器件芯體和端子進行殼體封裝，使每個端子的部分露出於該封裝殼體的側面或底部。
進一步的，在步驟S3之前，還包括在該基材的至少一個衝壓區設置有一第一避讓孔位元的步驟，並且使步驟S3中的該金屬片覆蓋在該第一避讓孔位元上。
進一步的，在步驟S3之前，還包括在該基材的至少一個衝壓區的寬度端面分別設置有複數個第一定位孔的步驟。
進一步的，在步驟S5之前，還包括在每個端子與該基材的固定設置區域設置有一第二定位孔的步驟。
進一步的，在步驟S5之前，還包括在該基材的每個衝壓區上形成一第二避讓孔位元的步驟。
與現有技術相比，本發明的電子元器件芯體與其端子的製作方法用於製作電子元器件，特別是用於製作表面安裝的電子元器件。與現有技術相比，本發明的電子元器件芯體與其端子的製作方法是採用矩形金屬片以及價格成本小於該金屬片的長條形基材的複合材料衝壓形成端子，而非採用金屬片為基材直接衝壓形成端子。本發明的製作方法在衝壓形成端子時，衝壓餘料中只有小部分為金屬片餘料、大部分為基材餘料，而現有技術中由於採用金屬片為基材，因此其衝壓餘料全部為金屬片餘料。又由於本發明所選用的基材價格成本遠遠小於金屬片的價格成本，而且使用形成端子的金屬片的面積遠遠小於現有技術中形成端子的金屬基材，因此，本發明在製作電子元器件芯體與其連接的端子時，其製造成本更低。
10‧‧‧金屬片基材
11‧‧‧端子
12‧‧‧線圈電感
100‧‧‧基材
101‧‧‧衝壓區
102‧‧‧第一定位孔
103‧‧‧第一避讓孔位元
104‧‧‧第二避讓孔位元
105‧‧‧第二定位孔
200‧‧‧金屬片
201‧‧‧端子
300‧‧‧電子元器件芯體
圖1至圖3是現有技術的電子元器件件芯體與其端子的製作方法過程示意圖；圖4至圖10為本發明的端子製作方法過程示意圖； 圖11至圖14為本發明電子元器件芯體與其端子製作方法的過程示意圖。
下面結合附圖對本發明做詳細描述：
實施例一
圖4至圖10為本發明的端子製作方法過程示意圖，請參考圖4，本實施例以表面安裝裝置中的線圈電感為例，來說明本發明實施例的端子製作方法。一種端子製作方法，包括以下步驟：步驟S1，請參考圖5和6，提供一形狀為矩形的金屬片200，以及價格小於該金屬片200的長條形塑膠片基材100；步驟S2，請參考圖7，將該基材100的長度劃分為若干個大小相等的矩形衝壓區101，使該等衝壓區101的面積大於該金屬片200的面積；步驟S3，請參考圖9，將一個金屬片200對應固定設置在該基材100的其中一個衝壓區101上，使該金屬片200的長度方向垂直於該基材100的長度方向來設置；以及步驟S4，請參考圖10，衝壓步驟S3中的金屬片200和基材100，使該基材100中的至少一個衝壓區101的金屬片200形成上下兩個相對設置的端子201。
其中，金屬片200為金屬銅材料製成。
其中，基材100採用每公斤單價小於金屬片200價格的金屬材料或非金屬材料。例如：可以是鋁金屬材料、可以是紙片材料、還可以是塑膠片等材料。
其中，金屬片200與基材100的固定設置方式選擇鉚接方式。
本實施方式的端子製作方法用於製作表面安裝電子元器件的端子。本發明的端子製作方法是採用矩形金屬片200以及價格成本小於該金屬片200的長條形基材100所構成的複合材料進行衝壓，衝壓後在金屬片200形成端子201，而非採用金屬片為基材直接衝壓形成端子。本發明的製作方法在衝壓形成端子201時，衝壓餘料中大部分為基材100的餘料，而現有技術中由於採用金屬片為基材在衝壓後，其餘料全部為金屬片餘料。由於本發明所選用的基材價格成本遠遠低於金屬片的價格成本，而且使用形成端子的金屬片的面積遠遠小於現有技術中形成端子的金屬基材，因此，本實施方式的端子製作方法之製造成本更低。
作為較佳的實施方式，請參考圖7，在步驟S3之前，還包括在該基材100的至少一個衝壓區101的寬度端面分別設置有若干個第一定位孔102的步驟。其中，第一定位孔102的作用有兩個，一是用於拖曳基材，使其位置移動；二是在鉚接時，直接將鉚釘設置在該第一定位孔102內，用於將金屬片200固定在基材100上。
作為較佳的實施方式，請參考圖8，在步驟S3之前，還包括在該基材100的每個衝壓區101設置有第一避讓孔位元103的步驟，並且使步驟S3中的金屬片200覆蓋在該第一避讓孔位元103上。第一避讓孔位元103的作用是：降低金屬片200的衝壓厚度，以提高衝壓金屬片200的衝壓品質，形成品質較高的端子201。
作為較佳的實施方式，請參考圖10，在步驟S4中，還包 括在該基材100的每個衝壓區101上形成第二避讓孔位元104的步驟。第二避讓孔位元104的作用在於，提供一定的作業空間，以便於實現端子201與其電子元器件芯體的焊接作業。
在本實施方式的步驟S3中，該金屬片200與基材100的固定設置方式不限於鉚接方式，還可以採用焊接、壓接或膠接等方式。
實施例二
本實施例二是在實施例一的基礎上改進而成，其端子製作方法的步驟與實施例一相同。本實施例二提供一種電子元器件芯體與其端子製作方法，請參考圖11，包括以下步驟：步驟S1，請參考圖5和6，提供一形狀為矩形的金屬片200，以及價格小於該金屬片200的長條形塑膠片基材100；步驟S2，請參考圖7，將該基材100的長度劃分為若干個大小相等的矩形衝壓區101，使該等衝壓區101的面積大於該金屬片200的面積；步驟S3，請參考圖9，將一個金屬片200對應固定設置在該基材100的其中一個衝壓區101上，使該金屬片200的長度方向垂直於該基材100的長度方向設置；步驟S4，請參考圖10，衝壓步驟S3中的金屬片200和基材100，使該基材100中的至少一個衝壓區101的金屬片200形成上下兩個相對設置的端子201；步驟S5，請參考圖13，將一個電子元器件芯體300的兩端分別對應焊接在該基材100中一個衝壓區101的兩個端子201上，實現一個電子元器件芯體300與該基材100中兩個端子201的電氣連接； 步驟S6，請參考圖14，切斷步驟S5中與該基材100固定設置的端子201，取出電氣連接後的電子元器件芯體300和端子201；步驟S7，採用封裝技術對該電子元器件芯體300和端子201進行殼體封裝，使每個端子201的一部分露出於該封裝殼體的側面或底部。
其中，以上步驟S1至S4為本實施例二中製作端子201的步驟，其製作方法與上述實施例一相同。上述實施例一的端子較佳的實施方式的製作方法同樣適應於本實施例二中。
作為較佳的實施方式，請參考圖12，本實施例二中，在步驟S5之前，還包括在每個端子201與基材100的固定設置區域設置有第二定位孔105的步驟。其中，第二定位孔105的作用如下：一是用於拖曳衝壓後形成端子的基材；二是在步驟S5中，實現電子元器件芯體與端子的焊接作業中作為限定作用，防止固定連接有端子201的基材100位置偏移；三是在步驟S6中作為限定位置的作用，防止切斷作業時基材100位置偏移，以避免切斷作業的精度不良，從而提高取出電氣連接後的電子元器件芯體300和端子201的品質。
其中，本實施例二中的電子元器件芯體300為表面安裝的電感線圈，但不限於表面安裝的線圈電感，還可以是表面安裝電容、扼流器、二極體等元件。當電子元器件為線圈電感時，其芯體為線圈；當電子元器件為扼流器時，其電子元器件芯體為扼流器線圈；當電子元器件為電容時，其芯體為電容極板；當電子元器件為半導體二極體時，其芯體為半導體二極芯體。
本實施例二的電子元器件芯體與其端子的製作方法用 於製作表面安裝的線圈電感。與現有技術相比，本發明的電子元器件芯體與其端子的製作方法是採用矩形金屬片200以及價格成本小於該金屬片200的長條形基材100的複合材料衝壓形成端子201，而非採用金屬片200為基材100直接衝壓形成端子201。本發明的製作方法，在衝壓形成端子201時，衝壓餘料中只有小部分為金屬片餘料、大部分為基材餘料，而現有技術中由於採用金屬片為基材，因此其衝壓餘料全部為金屬片餘料。又由於本發明所選用的基材價格成本遠遠小於金屬片的價格成本，而且使用形成端子的金屬片的面積遠遠小於現有技術中形成端子的金屬基材，因此，本發明在製作電子元器件芯體與其連接的端子時，其製造成本更低。

Claims (10)

  1. 一種端子製作方法，包括以下步驟：步驟S1，提供一形狀為矩形的金屬片，以及價格小於該金屬片的一長條形基材；步驟S2，將該基材的長度劃分為複數個大小相等的矩形衝壓區，使該等衝壓區的面積大於該金屬片的面積；步驟S3，將一個該金屬片對應固定設置在該基材的其中一個衝壓區上，使該金屬片的長度方向垂直於該基材的長度方向來設置；以及步驟S4，衝壓步驟S3中的金屬片和基材，使該基材中的至少一個衝壓區的該金屬片形成上下兩個相對設置的端子。
  2. 如申請專利範圍第1項的端子製作方法，其中，在步驟S3之前，還包括在該基材的至少一個衝壓區的寬度端面分別設置有複數個第一定位孔的步驟。
  3. 如申請專利範圍第1項的端子製作方法，其中，在步驟S3之前，還包括在該基材的每個衝壓區設置有一第一避讓孔位元的步驟，並且使步驟S3中的該金屬片覆蓋在該第一避讓孔位元上。
  4. 如申請專利範圍第1項的端子製作方法，其中，在步驟S4中，還包括在該基材的每個衝壓區上形成一第二避讓孔位元的步驟。
  5. 如申請專利範圍第1項的端子製作方法，其中，在步驟S3中，該金屬片與基材的固定設置方式採用焊接、鉚接、壓接及膠接中的一種。
  6. 一種電子元器件芯體與其端子製作方法，包括以下步驟：步驟S1，提供一形狀為矩形的金屬片，以及價格小於該金屬片的一長條形基材；步驟S2，將該基材的長度劃分為複數個矩形衝壓區，使該等衝壓區的面積大於該金屬片的面積；步驟S3，將一個金屬片對應固定設置在該基材的其中一個衝壓區上，使該金屬片的長度方向垂直於該基材的長度方向來設置；步驟S4，衝壓步驟S3中的該金屬片和基材，使該基材中的至少一個衝壓區的該金屬片形成上下兩個相對設置的端子；步驟S5，將一個電子元器件芯體的兩端分別對應焊接在該基材中一個衝壓區的兩個端子上，實現一個電子元器件芯體與該基材中兩個端子的電氣連接；步驟S6，切斷步驟S5中與該基材固定設置的端子，取出電氣連接後的該電子元器件芯體和端子；以及步驟S7，採用封裝技術對該電子元器件芯體和端子進行殼體封裝，使每個端子的部分露出於該封裝殼體的側面或底部。
  7. 如申請專利範圍第6項的電子元器件芯體與其端子製作方法，其中，在步驟S3之前，還包括在該基材的至少一個衝壓區設置有一第一避讓孔位元的步驟，並且使步驟S3中的該金屬片覆蓋在該第一避讓孔位元上。
  8. 如申請專利範圍第6項的電子元器件芯體與其端子製作方法，其中，在步驟S3之前，還包括在該基材的至少一個衝壓區的寬度端 面分別設置有複數個第一定位孔的步驟。
  9. 如申請專利範圍第6項的電子元器件芯體與其端子製作方法，其中，在步驟S5之前，還包括在每個該端子與基材的固定設置區域設置有一第二定位孔的步驟。
  10. 如申請專利範圍第6項的電子元器件芯體與其端子製作方法，其中，在步驟S5之前，還包括在該基材的每個衝壓區上形成一第二避讓孔位元的步驟。
TW102143405A 2013-09-02 2013-11-28 端子製作方法及端子與電子元器件芯體的製作方法 TW201511055A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310392036.4A CN103474859B (zh) 2013-09-02 2013-09-02 端子制作方法及端子与电子元器件芯体的制作方法

Publications (2)

Publication Number Publication Date
TWI460751B TWI460751B (zh) 2014-11-11
TW201511055A true TW201511055A (zh) 2015-03-16

Family

ID=49799606

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102143405A TW201511055A (zh) 2013-09-02 2013-11-28 端子製作方法及端子與電子元器件芯體的製作方法

Country Status (3)

Country Link
JP (1) JP5824495B2 (zh)
CN (1) CN103474859B (zh)
TW (1) TW201511055A (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103746208B (zh) * 2014-01-09 2017-01-04 青岛钜祥精密模具有限公司 接触弹片及其高精度制造方法
JP6156350B2 (ja) * 2014-12-20 2017-07-05 株式会社村田製作所 表面実装インダクタおよびその製造方法
CN104753495B (zh) * 2015-03-28 2017-10-20 烟台明德亨电子科技有限公司 一种金属片接地三引线表面贴石英谐振器及其生产工艺
CN109287074B (zh) * 2018-09-25 2023-03-24 苏州昀冢电子科技股份有限公司 一种具有电子元件的基座的生产工艺
CN108989511B (zh) * 2018-09-25 2023-05-12 苏州昀冢电子科技股份有限公司 一种具有电子元件的基座及音圈马达
CN113571992B (zh) * 2021-08-09 2024-01-12 东莞市彩历上自动化设备科技有限公司 一种端子贴合机

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6406338B1 (en) * 1999-07-08 2002-06-18 Yazaki Corporation Board terminal and method of producing same
CN1164015C (zh) * 2000-12-07 2004-08-25 富士康(昆山)电脑接插件有限公司 电连接器及其端子芯座之制造方法
CN101471525B (zh) * 2007-12-29 2011-03-23 富士康(昆山)电脑接插件有限公司 端子料带及其制造方法
KR101044608B1 (ko) * 2009-05-29 2011-06-29 오세종 콤포짓 인덕터의 성형 방법
JP5503991B2 (ja) * 2010-02-03 2014-05-28 矢崎総業株式会社 コネクタ端子の製造方法及び多段コネクタの組立方法
TW201234395A (en) * 2011-02-11 2012-08-16 Superworld Electronics Co Ltd Injection molding shielding type inductor manufacturing method
CN202585048U (zh) * 2011-12-14 2012-12-05 东莞大锋塑胶五金有限公司 一种改良网络变压器端子

Also Published As

Publication number Publication date
CN103474859B (zh) 2015-11-25
CN103474859A (zh) 2013-12-25
JP5824495B2 (ja) 2015-11-25
TWI460751B (zh) 2014-11-11
JP2015050450A (ja) 2015-03-16

Similar Documents

Publication Publication Date Title
TW201511055A (zh) 端子製作方法及端子與電子元器件芯體的製作方法
KR102035382B1 (ko) 무선 충전 코일
TWI584315B (zh) 電源模組與應用其之能量轉換裝置
US10090657B2 (en) Circuit assembly, connected busbar structure, and electrical junction box
JP2006120887A (ja) 磁性素子
TWI677887B (zh) 電感元件以及製造電感元件之方法及自動化設備
TWI436380B (zh) 磁性組件及其基座
CN104517922A (zh) 层叠式封装结构及其制法
CN106298553A (zh) 封装模组及其制作方法
JP2019192842A (ja) インダクタおよびその製造方法
CN107887367B (zh) 微型桥堆整流器
JP2006060141A (ja) 印刷基板及びこれを用いた表面実装型半導体パッケージの実装方法
JP2018098312A (ja) インダクター
WO2016013363A1 (ja) 回路構成体
JP2005158883A (ja) 回路基板
WO2019095648A1 (zh) 一种开关电源模组及其封装方法
KR102558332B1 (ko) 인덕터 및 이의 제조 방법
JP6144132B2 (ja) コンデンサ
JP5264797B2 (ja) 半導体装置
JP6684062B2 (ja) スナバモジュール
CN219513095U (zh) 一种焊接有散热件的半导体组件以及bsg电机
JP4461476B2 (ja) 混成集積回路の製造方法
JP6622239B2 (ja) 半導体装置の製造方法
JP2008053515A (ja) 半導体装置およびその製造方法
JP4999492B2 (ja) 半導体装置用リードフレームの製造方法およびそれを用いた半導体装置

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees