JPH09312358A - Ｉｃパッケージ - Google Patents
ＩｃパッケージInfo
- Publication number
- JPH09312358A JPH09312358A JP8125709A JP12570996A JPH09312358A JP H09312358 A JPH09312358 A JP H09312358A JP 8125709 A JP8125709 A JP 8125709A JP 12570996 A JP12570996 A JP 12570996A JP H09312358 A JPH09312358 A JP H09312358A
- Authority
- JP
- Japan
- Prior art keywords
- package
- solder
- heat sink
- soldered
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3421—Leaded components
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
(57)【要約】
【課題】 ＩＣパッケージの放熱板を、実装基板に高い
信頼性ではんだ付けできるＩＣパッケージを提供するこ
とである。 【解決手段】 ＩＣパッケージ４０の放熱板４２の背面
には、縦方向中心線及び横方向中心線上にすなわち十文
字状に、溝４４が形成されている。実装基板の金属パタ
ーン上の所定位置にはんだを塗布し、次いで、放熱板４
２と金属パターンとをはんだ付けすると、過剰なはんだ
は十文字状の溝４４に収容されるので、はんだが放熱板
の周囲から食み出すことを防止できる。また、はんだ接
合面は制御して形成されることができ、各ＩＣパッケー
ジから均一に放熱される。よって、各ＩＣパッケージの
温度は均一になり、各ＩＣパッケージの出力パワーやゲ
インは、均一になる。これにより、高い信頼性で放熱板
を実装基板にはんだ付けできるＩＣパッケージが実現さ
れる。
信頼性ではんだ付けできるＩＣパッケージを提供するこ
とである。 【解決手段】 ＩＣパッケージ４０の放熱板４２の背面
には、縦方向中心線及び横方向中心線上にすなわち十文
字状に、溝４４が形成されている。実装基板の金属パタ
ーン上の所定位置にはんだを塗布し、次いで、放熱板４
２と金属パターンとをはんだ付けすると、過剰なはんだ
は十文字状の溝４４に収容されるので、はんだが放熱板
の周囲から食み出すことを防止できる。また、はんだ接
合面は制御して形成されることができ、各ＩＣパッケー
ジから均一に放熱される。よって、各ＩＣパッケージの
温度は均一になり、各ＩＣパッケージの出力パワーやゲ
インは、均一になる。これにより、高い信頼性で放熱板
を実装基板にはんだ付けできるＩＣパッケージが実現さ
れる。
Description
【０００１】
【発明の属する技術分野】本発明は、放熱板を有するＩ
Ｃパッケージに関し、更に詳しくは、高い信頼性で実装
基板に実装できるＩＣパッケージに関するものである。
Ｃパッケージに関し、更に詳しくは、高い信頼性で実装
基板に実装できるＩＣパッケージに関するものである。
【０００２】
【従来の技術】本明細書で言うＩＣパッケージは、表面
実装型のＩＣパッケージであって、ＩＣチップと、ＩＣ
チップに熱的に接続された金属製放熱板と、リードとを
備え、リードが外部に突出するようにＩＣチップと放熱
板とリードとを封止剤により封止したものである。ＩＣ
パッケージは、通電時、散逸電力があると発熱する。特
に、ＩＣチップが高周波用パワーアンプＩＣ等の散逸電
力の大きいチップの場合、発熱量が大きく、そのため、
温度が上昇してＩＣの機能を阻害することがある。そこ
で、ＩＣチップの熱をチップ外部に逃がすために、種々
の構造のＩＣパッケージが提案されている。
実装型のＩＣパッケージであって、ＩＣチップと、ＩＣ
チップに熱的に接続された金属製放熱板と、リードとを
備え、リードが外部に突出するようにＩＣチップと放熱
板とリードとを封止剤により封止したものである。ＩＣ
パッケージは、通電時、散逸電力があると発熱する。特
に、ＩＣチップが高周波用パワーアンプＩＣ等の散逸電
力の大きいチップの場合、発熱量が大きく、そのため、
温度が上昇してＩＣの機能を阻害することがある。そこ
で、ＩＣチップの熱をチップ外部に逃がすために、種々
の構造のＩＣパッケージが提案されている。
【０００３】その構造の一つとして、放熱板の金属面を
ＩＣパッケージの裏側に露出させ、プリント基板（Prin
ted Circuit Boadの略として、以下、ＰＣＢと記載）等
の実装基板にはんだ付けする構造がある。この構造は、
実装面積及びＩＣパッケージの寸法が小さく製作費が安
価なため広く用いられている。以下に、この構造のＩＣ
パッケージの例を挙げ、図を用いて説明する。
ＩＣパッケージの裏側に露出させ、プリント基板（Prin
ted Circuit Boadの略として、以下、ＰＣＢと記載）等
の実装基板にはんだ付けする構造がある。この構造は、
実装面積及びＩＣパッケージの寸法が小さく製作費が安
価なため広く用いられている。以下に、この構造のＩＣ
パッケージの例を挙げ、図を用いて説明する。
【０００４】図７（ａ）及び（ｂ）は、それぞれ、従来
の表面実装型ＩＣパッケージの一例の正面断面図及び背
面図である。図７（ａ）は、図７（ｂ）の矢視Ｉ−Ｉ断
面を示す。ＩＣパッケージ１０は、図７（ａ）及び
（ｂ）に示すように、直方体形状のモールド１２と、モ
ールド１２にそれぞれ内蔵されている、ＩＣチップ１
４、銀ペースト層１６及び金ワイヤ１８と、モールド１
２の側面から複数本突出し、所定の位置で下方に向けて
略クランク状に屈曲されているＣｕ製リード２２と、モ
ールド１２に大部分が内蔵されているＣｕ製放熱板２０
とから構成されている。銀ペースト層１６はＩＣチップ
１４と放熱板２０とを接合し、金ワイヤ１８はＩＣチッ
プ１４とリード２２とを接続している。放熱板２０は、
モールド１２の背面に、銀ペースト層１６と反対側の金
属面を露出している。
の表面実装型ＩＣパッケージの一例の正面断面図及び背
面図である。図７（ａ）は、図７（ｂ）の矢視Ｉ−Ｉ断
面を示す。ＩＣパッケージ１０は、図７（ａ）及び
（ｂ）に示すように、直方体形状のモールド１２と、モ
ールド１２にそれぞれ内蔵されている、ＩＣチップ１
４、銀ペースト層１６及び金ワイヤ１８と、モールド１
２の側面から複数本突出し、所定の位置で下方に向けて
略クランク状に屈曲されているＣｕ製リード２２と、モ
ールド１２に大部分が内蔵されているＣｕ製放熱板２０
とから構成されている。銀ペースト層１６はＩＣチップ
１４と放熱板２０とを接合し、金ワイヤ１８はＩＣチッ
プ１４とリード２２とを接続している。放熱板２０は、
モールド１２の背面に、銀ペースト層１６と反対側の金
属面を露出している。
【０００５】ＩＣパッケージ１０を実装する際、リード
２２及び放熱板２０は、ＰＣＢの金属パターンにリフロ
ーはんだ付け法ではんだ付けされる。リフローはんだ付
け法は、一般に、図８に示すように、先ず、ＰＣＢ等の
実装基板２６の金属パターン２８上の所定位置に放熱板
用はんだ３０、及びリード用はんだ３２を塗布し、次い
で、ＩＣパッケージのリード及び金属面を、塗布したは
んだ上に設置して加熱し、はんだ接合する方法である。
図９は、リフローはんだ付け法により、ＩＣパッケージ
１０をＰＣＢ２６にはんだ付けしたものの、図７（ｂ）
に示す矢視Ｉ−Ｉでの断面図である。放熱板用はんだ３
０は、溶融して放熱板用はんだ層３４としてＰＣＢとＩ
Ｃチップとの間に介在していて、ＩＣチップ１４の熱を
ＰＣＢ２６の金属パターンへ逃がしている。尚、図１０
及び図１１は、それぞれ、別の態様のＩＣパッケージを
ＰＣＢにはんだ付けした例の正面断面図である。
２２及び放熱板２０は、ＰＣＢの金属パターンにリフロ
ーはんだ付け法ではんだ付けされる。リフローはんだ付
け法は、一般に、図８に示すように、先ず、ＰＣＢ等の
実装基板２６の金属パターン２８上の所定位置に放熱板
用はんだ３０、及びリード用はんだ３２を塗布し、次い
で、ＩＣパッケージのリード及び金属面を、塗布したは
んだ上に設置して加熱し、はんだ接合する方法である。
図９は、リフローはんだ付け法により、ＩＣパッケージ
１０をＰＣＢ２６にはんだ付けしたものの、図７（ｂ）
に示す矢視Ｉ−Ｉでの断面図である。放熱板用はんだ３
０は、溶融して放熱板用はんだ層３４としてＰＣＢとＩ
Ｃチップとの間に介在していて、ＩＣチップ１４の熱を
ＰＣＢ２６の金属パターンへ逃がしている。尚、図１０
及び図１１は、それぞれ、別の態様のＩＣパッケージを
ＰＣＢにはんだ付けした例の正面断面図である。
【０００６】
【発明が解決しようとする課題】しかし、従来のＩＣパ
ッケージには以下の問題があった。第１には、図４に示
すように、はんだ接合の際、はんだが放熱板の周囲から
食み出し、リードに接触して短絡する等の問題である。
この問題は、特に、接合するとＩＣパッケージの下部が
観察できない場合、接続不良が発生しても見つけ出すこ
とは困難である。第２には、各ＩＣパッケージの放熱板
を実装基板の金属パターンに一様にはんだ付けすること
が難しく、接合面に大小が生じ、各ＩＣパッケージから
の放熱量が不均一、従って温度が不均一となり、このた
め、出力パワーやゲインが各ＩＣパッケージで異なると
いう問題である。図５は、ＰＣＢにはんだ付けされたＩ
Ｃパッケージの一例の背面図である。はんだ付けされな
い大きな領域があり、このため、正常にはんだ付けされ
たＩＣパッケージに比べ、ＰＣＢへの放熱は充分でな
い。
ッケージには以下の問題があった。第１には、図４に示
すように、はんだ接合の際、はんだが放熱板の周囲から
食み出し、リードに接触して短絡する等の問題である。
この問題は、特に、接合するとＩＣパッケージの下部が
観察できない場合、接続不良が発生しても見つけ出すこ
とは困難である。第２には、各ＩＣパッケージの放熱板
を実装基板の金属パターンに一様にはんだ付けすること
が難しく、接合面に大小が生じ、各ＩＣパッケージから
の放熱量が不均一、従って温度が不均一となり、このた
め、出力パワーやゲインが各ＩＣパッケージで異なると
いう問題である。図５は、ＰＣＢにはんだ付けされたＩ
Ｃパッケージの一例の背面図である。はんだ付けされな
い大きな領域があり、このため、正常にはんだ付けされ
たＩＣパッケージに比べ、ＰＣＢへの放熱は充分でな
い。
【０００７】以上のような事情に照らして、本発明の目
的は、高い信頼性で放熱板を実装基板にはんだ付けでき
るＩＣパッケージを提供することである。
的は、高い信頼性で放熱板を実装基板にはんだ付けでき
るＩＣパッケージを提供することである。
【０００８】
【課題を解決するための手段】本発明者は、図６に示す
ように、放熱板と接合するＰＣＢの金属パターン上に、
小さな島状の複数個の放熱板用はんだを均等間隔に塗布
することにより、はんだ付けする際にはんだが食み出さ
ないようにする実験を行った。しかし、放熱板とリード
との高さギャップｌ（図７（ａ）参照）を、従来よりも
遥かに厳密に設定しないと、はんだが接合しなかった
り、不均一に接合したり、又は接合面から食み出したり
し、上記課題を解決するには至らなかった。しかし、ギ
ャップｌを上記のように厳密に設定することは困難であ
る。そこで、本発明者は、第１の問題は、過剰なはんだ
が食み出すと発生することに着眼し、島状のはんだを塗
布することよりも、むしろ、放熱板に溝を形成して過剰
なはんだを溝内に収容するほうがよいことを見い出し、
本発明を完成するに至った。
ように、放熱板と接合するＰＣＢの金属パターン上に、
小さな島状の複数個の放熱板用はんだを均等間隔に塗布
することにより、はんだ付けする際にはんだが食み出さ
ないようにする実験を行った。しかし、放熱板とリード
との高さギャップｌ（図７（ａ）参照）を、従来よりも
遥かに厳密に設定しないと、はんだが接合しなかった
り、不均一に接合したり、又は接合面から食み出したり
し、上記課題を解決するには至らなかった。しかし、ギ
ャップｌを上記のように厳密に設定することは困難であ
る。そこで、本発明者は、第１の問題は、過剰なはんだ
が食み出すと発生することに着眼し、島状のはんだを塗
布することよりも、むしろ、放熱板に溝を形成して過剰
なはんだを溝内に収容するほうがよいことを見い出し、
本発明を完成するに至った。
【０００９】上記課題を解決するために、本発明に係る
ＩＣパッケージは、ＩＣチップと、実装基板にはんだ付
けされるための金属面を有し、かつＩＣチップに熱的に
接続されてＩＣチップの熱を実装基板に放熱する金属製
放熱板とを備え、金属面を除く放熱板とＩＣチップとを
封止剤により封止してなるＩＣパッケージにおいて、放
熱板が金属面に形成された溝状凹部を備え、実装の際に
金属面と実装基板との間に施されるはんだ付けで生じる
過剰なはんだを凹部に収容するようにしたことを特徴と
している。
ＩＣパッケージは、ＩＣチップと、実装基板にはんだ付
けされるための金属面を有し、かつＩＣチップに熱的に
接続されてＩＣチップの熱を実装基板に放熱する金属製
放熱板とを備え、金属面を除く放熱板とＩＣチップとを
封止剤により封止してなるＩＣパッケージにおいて、放
熱板が金属面に形成された溝状凹部を備え、実装の際に
金属面と実装基板との間に施されるはんだ付けで生じる
過剰なはんだを凹部に収容するようにしたことを特徴と
している。
【００１０】また、溝状凹部が十文字状の溝であること
が望ましい。リフローはんだ付け法により接合する際、
先ず、実装基板の金属パターン上の所定位置にはんだを
塗布し、次いで、はんだが十文字状の交点に位置するよ
うにＩＣパッケージを設置して加熱し、はんだを溶かす
と、はんだは十文字状の溝状凹部に沿って流れ出す。こ
の結果、接合面は十文字状の交点付近に形成されてい
る。更には、十文字状の溝が放熱板の縦方向及び横方向
の中心線に沿って金属面上に形成されていることが一層
望ましい。これにより、ＩＣチップが放熱板の中心に位
置するＩＣパッケージでは、放熱が充分に行われる。
が望ましい。リフローはんだ付け法により接合する際、
先ず、実装基板の金属パターン上の所定位置にはんだを
塗布し、次いで、はんだが十文字状の交点に位置するよ
うにＩＣパッケージを設置して加熱し、はんだを溶かす
と、はんだは十文字状の溝状凹部に沿って流れ出す。こ
の結果、接合面は十文字状の交点付近に形成されてい
る。更には、十文字状の溝が放熱板の縦方向及び横方向
の中心線に沿って金属面上に形成されていることが一層
望ましい。これにより、ＩＣチップが放熱板の中心に位
置するＩＣパッケージでは、放熱が充分に行われる。
【００１１】本発明に係るＩＣパッケージは、放熱板の
金属面を備えた表面実装型ＩＣパッケージである限り、
どんな形状であっても適用できる。溝状凹部の寸法及び
形状は、はんだ付けする際、接合に必要な量のはんだは
金属面上に残り、かつ、過剰なはんだは溝内に収容され
る限り、特に限定しない。例えば、金属面に複数本の互
いに平行な溝でもよいし、更には、平行な方向が２以上
でもよい。また、所定の位置に散在してもよい。
金属面を備えた表面実装型ＩＣパッケージである限り、
どんな形状であっても適用できる。溝状凹部の寸法及び
形状は、はんだ付けする際、接合に必要な量のはんだは
金属面上に残り、かつ、過剰なはんだは溝内に収容され
る限り、特に限定しない。例えば、金属面に複数本の互
いに平行な溝でもよいし、更には、平行な方向が２以上
でもよい。また、所定の位置に散在してもよい。
【００１２】本発明に係るＩＣパッケージでは、放熱板
とＰＣＢ等の実装基板とをリフローはんだ付け法により
接合する際、従来食み出していた過剰なはんだは溝状凹
部に収容されるので、はんだが放熱板の周囲から食み出
すことが防止される。また、凹部は予め所定の位置に形
成され、ＩＣパッケージのはんだ接合面は、すべて、予
め形成された凹部をほぼ中心として形成されるので、Ｉ
Ｃパッケージの接合面は制御して形成できる。従って、
各ＩＣパッケージが均一に放熱する接合面を形成でき、
各ＩＣパッケージの出力パワーやゲインは均一になる。
これにより、高い信頼性で放熱板を実装基板にはんだ付
けできるＩＣパッケージが実現される。
とＰＣＢ等の実装基板とをリフローはんだ付け法により
接合する際、従来食み出していた過剰なはんだは溝状凹
部に収容されるので、はんだが放熱板の周囲から食み出
すことが防止される。また、凹部は予め所定の位置に形
成され、ＩＣパッケージのはんだ接合面は、すべて、予
め形成された凹部をほぼ中心として形成されるので、Ｉ
Ｃパッケージの接合面は制御して形成できる。従って、
各ＩＣパッケージが均一に放熱する接合面を形成でき、
各ＩＣパッケージの出力パワーやゲインは均一になる。
これにより、高い信頼性で放熱板を実装基板にはんだ付
けできるＩＣパッケージが実現される。
【００１３】
【発明の実施の形態】以下に、実施例を挙げ、添付図面
を参照して、本発明の実施の形態を具体的かつ詳細に説
明する。実施例 本実施例は、本発明に係るＩＣパッケージをＰＣＢにリ
フローはんだ付け法で実装する例である。図１（ａ）、
（ｂ）及び（ｃ）は、それぞれ、本実施例のＩＣパッケ
ージ４０の正面断面図、背面図、及び放熱板の拡大斜視
図である。図１（ａ）から（ｃ）に示すＩＣパッケージ
４０は、放熱板の背面に溝が形成されていること以外
は、図７（ａ）又は（ｂ）に示されたＩＣパッケージ１
０と同じ構成である。従って、図１（ａ）から（ｃ）
で、図７（ａ）又は（ｂ）と同じ部位、部品には同じ符
号を付し、その説明を省略する。
を参照して、本発明の実施の形態を具体的かつ詳細に説
明する。実施例 本実施例は、本発明に係るＩＣパッケージをＰＣＢにリ
フローはんだ付け法で実装する例である。図１（ａ）、
（ｂ）及び（ｃ）は、それぞれ、本実施例のＩＣパッケ
ージ４０の正面断面図、背面図、及び放熱板の拡大斜視
図である。図１（ａ）から（ｃ）に示すＩＣパッケージ
４０は、放熱板の背面に溝が形成されていること以外
は、図７（ａ）又は（ｂ）に示されたＩＣパッケージ１
０と同じ構成である。従って、図１（ａ）から（ｃ）
で、図７（ａ）又は（ｂ）と同じ部位、部品には同じ符
号を付し、その説明を省略する。
【００１４】ＩＣパッケージ４０の放熱板４２の背面に
は、図１（ｂ）及び（ｃ）に示すように、縦方向中心線
及び横方向中心線上に、すなわち十文字状に溝４４が形
成され、十文字の交点は放熱板４２の中心に位置してい
る。溝４４の断面形状はＶ字状であり、幅及び深さは何
れも０．２mm〜０．４mmである。
は、図１（ｂ）及び（ｃ）に示すように、縦方向中心線
及び横方向中心線上に、すなわち十文字状に溝４４が形
成され、十文字の交点は放熱板４２の中心に位置してい
る。溝４４の断面形状はＶ字状であり、幅及び深さは何
れも０．２mm〜０．４mmである。
【００１５】以下、リフローはんだ付け法により、ＩＣ
パッケージ４０をＰＣＢにはんだ付けする方法を説明す
る。図２は、ＰＣＢの金属パターン上にはんだを塗布し
たものの断面図であり、図３は、放熱板４２に付着した
はんだ部分を示すＩＣパッケージ４０の背面図である。
図２に示すように、先ず、ＰＣＢ４５の金属パターン４
６上の所定位置に、溝の容積よりも若干多い程度にはん
だを塗布する。ここで、所定位置とは、ＰＣＢ４５上に
ＩＣパッケージ４０を設置したとき、はんだの中心が溝
４４の交点に接触する位置である。次いで、はんだを溶
かすと、はんだは溝４４に沿って放熱板４２の各側辺方
向である４方向に流れ出し、更に、はんだが冷却する
と、図３に示すように、溝４４の交点付近に接合面４８
が形成される。
パッケージ４０をＰＣＢにはんだ付けする方法を説明す
る。図２は、ＰＣＢの金属パターン上にはんだを塗布し
たものの断面図であり、図３は、放熱板４２に付着した
はんだ部分を示すＩＣパッケージ４０の背面図である。
図２に示すように、先ず、ＰＣＢ４５の金属パターン４
６上の所定位置に、溝の容積よりも若干多い程度にはん
だを塗布する。ここで、所定位置とは、ＰＣＢ４５上に
ＩＣパッケージ４０を設置したとき、はんだの中心が溝
４４の交点に接触する位置である。次いで、はんだを溶
かすと、はんだは溝４４に沿って放熱板４２の各側辺方
向である４方向に流れ出し、更に、はんだが冷却する
と、図３に示すように、溝４４の交点付近に接合面４８
が形成される。
【００１６】本実施例では、過剰なはんだが溝４８内に
収容され、放熱板４２の側辺から食み出すことがないの
で、リード２２に短絡しない。また、各ＩＣパッケージ
の接合面４８は、すべて放熱板４２の金属面のほぼ中心
位置に形成されるので、従来よりも遥かに一様になる。
従って、各ＩＣパッケージは均一に放熱し、各ＩＣパッ
ケージの温度は均一になり、各ＩＣパッケージの出力パ
ワーやゲインは均一になる。また、ＩＣチップ１２は放
熱板４２の中央に備えられているので、従来よりも遥か
に確実に、よく放熱される。以上のように、実施例１の
ＩＣパッケージでは、高い信頼性で放熱板をＰＣＢには
んだ付けできる。尚、本発明は、図１０及び図１１に示
したＩＣパッケージにも、本実施例と同様に適用でき
る。
収容され、放熱板４２の側辺から食み出すことがないの
で、リード２２に短絡しない。また、各ＩＣパッケージ
の接合面４８は、すべて放熱板４２の金属面のほぼ中心
位置に形成されるので、従来よりも遥かに一様になる。
従って、各ＩＣパッケージは均一に放熱し、各ＩＣパッ
ケージの温度は均一になり、各ＩＣパッケージの出力パ
ワーやゲインは均一になる。また、ＩＣチップ１２は放
熱板４２の中央に備えられているので、従来よりも遥か
に確実に、よく放熱される。以上のように、実施例１の
ＩＣパッケージでは、高い信頼性で放熱板をＰＣＢには
んだ付けできる。尚、本発明は、図１０及び図１１に示
したＩＣパッケージにも、本実施例と同様に適用でき
る。
【００１７】
【発明の効果】本発明によれば、放熱板と実装基板の金
属パターンとをはんだ付けすると、過剰なはんだが十文
字状などの溝状凹部内に収容されるので、はんだが放熱
板の周囲から食み出すことを防止できる。また、溝状凹
部は予め所定の位置に形成され、はんだ接合面は溝状凹
部をほぼ中心として形成されるので、各ＩＣパッケージ
の接合面は制御して形成できる。従って、各ＩＣパッケ
ージが均一に放熱する接合面を形成でき、各ＩＣパッケ
ージの温度は均一になる。よって、各ＩＣパッケージの
出力パワーやゲインは均一になる。これにより、高い信
頼性で放熱板を実装基板にはんだ付けできるＩＣパッケ
ージが実現される。
属パターンとをはんだ付けすると、過剰なはんだが十文
字状などの溝状凹部内に収容されるので、はんだが放熱
板の周囲から食み出すことを防止できる。また、溝状凹
部は予め所定の位置に形成され、はんだ接合面は溝状凹
部をほぼ中心として形成されるので、各ＩＣパッケージ
の接合面は制御して形成できる。従って、各ＩＣパッケ
ージが均一に放熱する接合面を形成でき、各ＩＣパッケ
ージの温度は均一になる。よって、各ＩＣパッケージの
出力パワーやゲインは均一になる。これにより、高い信
頼性で放熱板を実装基板にはんだ付けできるＩＣパッケ
ージが実現される。
【図１】図１（ａ）、（ｂ）及び（ｃ）は、それぞれ、
本実施例のＩＣパッケージ４０の正面断面図、背面図、
及び（ｂ）の一部分の拡大斜視図である。
本実施例のＩＣパッケージ４０の正面断面図、背面図、
及び（ｂ）の一部分の拡大斜視図である。
【図２】ＰＣＢの金属面パターン上の所定位置にはんだ
を塗布したものの断面図である。
を塗布したものの断面図である。
【図３】はんだ接合された部分を示す、ＩＣパッケージ
の背面図である。
の背面図である。
【図４】実装基板にはんだ接合されたＩＣパッケージの
正面断面図である。
正面断面図である。
【図５】放熱板のはんだ接合された部分を示す、ＩＣパ
ッケージの背面図である。
ッケージの背面図である。
【図６】ＰＣＢの金属パターン上にはんだを塗布したも
のの断面図である。
のの断面図である。
【図７】図７（ａ）及び（ｂ）は、それぞれ、従来のＩ
Ｃパッケージの正面断面図及び背面図である。
Ｃパッケージの正面断面図及び背面図である。
【図８】従来の、実装基板の金属パターン上の所定位置
にはんだを塗布したものの断面図である。
にはんだを塗布したものの断面図である。
【図９】従来の、ＩＣパッケージが実装基板にはんだ接
合されたものの正面断面図である。
合されたものの正面断面図である。
【図１０】従来の、ＩＣパッケージが実装基板にはんだ
接合されたものの正面断面図である。
接合されたものの正面断面図である。
【図１１】従来の、ＩＣパッケージが実装基板にはんだ
接合されたものの正面断面図である。
接合されたものの正面断面図である。
１０……ＩＣパッケージ、１２……モールド、１４……
ＩＣチップ、１６……銀ペースト層、１８……金ワイ
ヤ、２０……放熱板、２１……金属面、２２……リー
ド、２６……実装基板、２８……金属パターン、３０…
…放熱板用はんだ、３２……リード用はんだ、３４……
放熱板用はんだ層、３６……放熱板用はんだ層、３８…
…はんだ付けされた部分、４０……ＩＣパッケージ、４
２……放熱板、４４……溝、４５……ＰＣＢ、４６……
金属パターン、４８……接合面。
ＩＣチップ、１６……銀ペースト層、１８……金ワイ
ヤ、２０……放熱板、２１……金属面、２２……リー
ド、２６……実装基板、２８……金属パターン、３０…
…放熱板用はんだ、３２……リード用はんだ、３４……
放熱板用はんだ層、３６……放熱板用はんだ層、３８…
…はんだ付けされた部分、４０……ＩＣパッケージ、４
２……放熱板、４４……溝、４５……ＰＣＢ、４６……
金属パターン、４８……接合面。
Claims (3)
- 【請求項１】 ＩＣチップと、実装基板にはんだ付けさ
れるための金属面を有し、かつＩＣチップに熱的に接続
されてＩＣチップの熱を実装基板に放熱する金属製放熱
板とを備え、金属面を除く放熱板とＩＣチップとを封止
剤により封止してなるＩＣパッケージにおいて、 放熱板が金属面に形成された溝状凹部を備え、実装の際
に金属面と実装基板との間に施されるはんだ付けで生じ
る過剰なはんだを凹部に収容するようにしたことを特徴
とするＩＣパッケージ。 - 【請求項２】 溝状凹部が十文字状の溝であることを特
徴とする請求項１に記載のＩＣパッケージ。 - 【請求項３】 十文字状の溝が放熱板の縦方向中心線及
び横方向中心線に沿って金属面上に形成されていること
を特徴とする請求項２に記載のＩＣパッケージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8125709A JPH09312358A (ja) | 1996-05-21 | 1996-05-21 | Ｉｃパッケージ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8125709A JPH09312358A (ja) | 1996-05-21 | 1996-05-21 | Ｉｃパッケージ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09312358A true JPH09312358A (ja) | 1997-12-02 |
Family
ID=14916807
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8125709A Pending JPH09312358A (ja) | 1996-05-21 | 1996-05-21 | Ｉｃパッケージ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09312358A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100699746B1 (ko) * | 2000-11-07 | 2007-03-27 | 페어차일드코리아반도체 주식회사 | 열전달 특성이 개선된 전력용 모듈 패키지 |
| JP2007227931A (ja) * | 2006-02-22 | 2007-09-06 | Samsung Electro Mech Co Ltd | 高出力アレイ型半導体レーザー装置の製造方法 |
| JP2009105327A (ja) * | 2007-10-25 | 2009-05-14 | Toyota Motor Corp | 放熱板付き半導体装置、及びその製造方法 |
| JP2013232654A (ja) * | 2013-06-05 | 2013-11-14 | Denso Corp | 電子制御装置 |
| JP2015060722A (ja) * | 2013-09-19 | 2015-03-30 | ローム株式会社 | Ｌｅｄ照明灯 |
| CN107949158A (zh) * | 2017-12-22 | 2018-04-20 | 英迪迈智能驱动技术无锡股份有限公司 | 一种用于线路板的散热机构 |
-
1996
- 1996-05-21 JP JP8125709A patent/JPH09312358A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100699746B1 (ko) * | 2000-11-07 | 2007-03-27 | 페어차일드코리아반도체 주식회사 | 열전달 특성이 개선된 전력용 모듈 패키지 |
| JP2007227931A (ja) * | 2006-02-22 | 2007-09-06 | Samsung Electro Mech Co Ltd | 高出力アレイ型半導体レーザー装置の製造方法 |
| US8153507B2 (en) | 2006-02-22 | 2012-04-10 | Samsung Led Co., Ltd. | Method of manufacturing high power array type semiconductor laser device |
| JP2009105327A (ja) * | 2007-10-25 | 2009-05-14 | Toyota Motor Corp | 放熱板付き半導体装置、及びその製造方法 |
| JP2013232654A (ja) * | 2013-06-05 | 2013-11-14 | Denso Corp | 電子制御装置 |
| JP2015060722A (ja) * | 2013-09-19 | 2015-03-30 | ローム株式会社 | Ｌｅｄ照明灯 |
| CN107949158A (zh) * | 2017-12-22 | 2018-04-20 | 英迪迈智能驱动技术无锡股份有限公司 | 一种用于线路板的散热机构 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3196762B2 (ja) | 半導体チップ冷却構造 | |
| JP2927010B2 (ja) | 半導体パッケージ | |
| JPH11312769A (ja) | デバイス放熱用のヒートシンクアセンブリ | |
| JP2002368285A (ja) | 発光器、発光モジュール及びその製造方法 | |
| US6617200B2 (en) | System and method for fabricating a semiconductor device | |
| JPH09312358A (ja) | Ｉｃパッケージ | |
| US20020014351A1 (en) | Module-mounting motherboard device | |
| JPH10163267A (ja) | バンプ付きワークの実装方法および実装基板 | |
| JP3959839B2 (ja) | 半導体装置の製造方法 | |
| JP2001223452A (ja) | 回路基板 | |
| JP3348485B2 (ja) | 半導体装置と実装基板 | |
| JPH0513963A (ja) | 電子部品搭載用基板 | |
| US20230036995A1 (en) | Power supply module and power device | |
| JPH1065084A (ja) | リードフレーム | |
| JP2809316B2 (ja) | 電子部品搭載用基板 | |
| JPH06140540A (ja) | ヒートシンク及びそのヒートシンクを用いた半導体装置の実装方法 | |
| JPH11163197A (ja) | 半導体実装用基板 | |
| JPH0395959A (ja) | リードフレーム | |
| JP2795280B2 (ja) | 電子部品搭載用基板 | |
| JPS6193654A (ja) | 樹脂封止型半導体装置 | |
| JPH0629421A (ja) | 電子部品搭載用基板 | |
| JP2861984B2 (ja) | 半導体装置、および該半導体装置の製造方法 | |
| JPS61214548A (ja) | テ−プキヤリア | |
| JPH10107400A (ja) | プリント配線板 | |
| JP2000138340A (ja) | ハイブリッドモジュール |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040127 |